JPH0822002B2 - イメージセンサ及びその駆動方法 - Google Patents

イメージセンサ及びその駆動方法

Info

Publication number
JPH0822002B2
JPH0822002B2 JP2075772A JP7577290A JPH0822002B2 JP H0822002 B2 JPH0822002 B2 JP H0822002B2 JP 2075772 A JP2075772 A JP 2075772A JP 7577290 A JP7577290 A JP 7577290A JP H0822002 B2 JPH0822002 B2 JP H0822002B2
Authority
JP
Japan
Prior art keywords
light receiving
receiving element
block
common signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2075772A
Other languages
English (en)
Other versions
JPH03276957A (ja
Inventor
弘之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2075772A priority Critical patent/JPH0822002B2/ja
Priority to US07/675,276 priority patent/US5160836A/en
Publication of JPH03276957A publication Critical patent/JPH03276957A/ja
Publication of JPH0822002B2 publication Critical patent/JPH0822002B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Color Image Communication Systems (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は画像の読み取りを行なうイメージセンサに係
り、特に、同一基板上に複数列の受光素子アレイを配置
し、各受光素子アレイ上にそれぞれ異なる色（例えば
赤、緑、青）のフィルタを配設してカラーの画像を読み
取ることができるイメージセンサ及びその駆動方法に関
するものである。
（従来の技術） 同一基板上に複数列の受光素子アレイを配置した従来
のカラーイメージセンサは、例えば第６図の平面説明図
及び第７図を断面説明図に示すように構成されている。
すなわち、基板60上に、主走査方向Ｘにライン状に配
列されるとともに副走査方向Ｙに４列に並べられた画素
電極61a、61b、61c、61d及びそれぞれの画素電極から引
き出された引き出し電極62a、62b、62c、62dを形成して
いる。外側２列の画素電極61a、61dからの引き出し電極
62a、62dは、それぞれ反対方向へ引き出されるととも
に、内側２列の画素電極61b、61cからの引き出し電極62
b、62cは外側の画素電極61a、61dの間を通ってそれぞれ
反対方向へ引き出されている。画素電極61上には、アモ
ルファス半導体膜63が一様に形成され、さらにアモルフ
ァス半導体膜63上に共通透明電極64が形成されている。
アモルファス半導体膜63を画素電極61と共通透明電極64
とにより挟持した部分が光に感光する画素領域を構成し
て受講素子を形成している。共通透明電極64上には、前
記画素電極61に対向する位置に画像情報を色分離するカ
ラーフィルタ66a、66b、66cが配置されている。カラー
フィルタ66は、各列で異なる色（画素電極61a上に赤，
画素電極61b上に緑、画素電極61c上に青）が配置されて
いる。
前記各引き出し電極62の端部は、各受光素子アレイに
蓄積された電荷を抽出する駆動回路を構成するICチップ
（図示せず）にワイヤボンディング（図示せず）を介し
て接続されている。受光素子アレイ及びその駆動回路の
簡易等価回路を第８図に示す。第８図において、71a、7
1b、71c、71dはそれぞれ第６図における画素領域（以
下、それぞれＲ（赤）画素領域、Ｇ（緑）画素領域、Ｂ
（青）画素領域、Ｗ（輝度）画素領域という）であり、
それぞれ信号線読み出し用のスイッチ72a、72b、72c、7
2dを介して共通出力線73a、73b、73c、73dに接続されて
いる。各共通出力線73a、73b、73c、73dはそれぞれA/D
変換器74a、74b、74c、74dに接続され、A/D変換器74bの
出力はｎ段の遅延レジスタ75に接続され、A/D変換器74c
の出力は2n段の遅延レジスタ76に接続され、A/D変換器7
4dの出力は3n段の遅延レジスタ77に接続されている（ｎ
は各色の画素領域の主走査方向における画素数であ
る）。
受光素子アレイ上に配置される原稿は、ローラ等の原
稿送り手段によって副走査方向に移動可能になってお
り、今、読み取るべき原稿面上の画像を第９図のように
画素P11〜1n、P21〜2n、P31〜3n、……で表わす。画素P
11〜1nがＷ画素領域71dに対応した位置にあるとき、ス
イッチ72dが左側から順次選択的にオン状態とされるこ
とにより、画素P11〜1nの輝度の情報が共通出力線73dに
電気信号として順次現れ、これがA/D変換器74dでディジ
タル値に変換された後、遅延レジスタ77に転送されて遅
延レジスタ77の１〜ｎ段目に蓄積される。
次に画素P11〜1nがＢ画素領域71cに対応した位置に移
動すると、スイッチ72cが左側から順次選択的にオン状
態とされることにより、画素P11〜1nの青色の情報が共
通出力線73cに電気信号として順次現れ、これがA/D変換
器74cでディジタル値に変換された後、遅延レジスタ76
に転送されて遅延レジスタ76の１〜ｎ段目に蓄積され
る。同様にして、Ｇ画素領域71bから画素P11〜1nの緑色
の情報が抽出され、遅延レジスタ75の１〜ｎ段目に蓄積
される。更に、Ｒ画素領域71aから画素P11〜1nの赤色の
情報が抽出される。遅延レジスタ75,76,77は一定のクロ
ックで転送動作しているので、A/D変換器74aから画素P1
1〜1nの赤の信号が順次抽出されるとき、それに同期し
て遅延レジスタ75,76,77から同一画素の緑，青の各色信
号及び輝度信号から得られる。以下、他の画素P21〜P2
n、P31〜P3n……の情報も同様にして読み取られる（特
開昭60−113573号公報参照）。
（発明が解決しようとする課題） しかしながら上記従来の構成によると、各受光素子ア
レイから電気信号を抽出するには、それぞれ列毎に別個
の駆動回路を必要とするため高価になるという問題点が
あった。
また、中央２列の受光素子アレイを構成する画素電極
61b、61cからの引き出し電極62b、62cと、その外側の受
光素子アレイを構成する画素電極61a、61dからの引き出
し電極62a、62dとは、その電極の配線部分の長さが異な
るため配線容量が異なってしまう。従って、同じ光量が
各受光素子アルイ照射し各受光素子で発生する電荷（Ｑ
＝CV）が同じであっても、配線容量（Ｃ）が異なるため
出力電圧（Ｖ）にバラツキが生じてしまうという問題点
があった。
更に、各受光素子アレイを構成する画素電極61a、61
b、61c、61dからの引き出し電極62a、62b、62c、62dが
駆動回路となるそれぞれの駆動用ICにそれぞれワイヤー
ボンディング等で接続する構成になているため、ワイヤ
ーボンディングの本数が多くなり、信頼性に欠けるとい
う問題点があった。
本発明は上記実情に鑑みてなされたもので、複数列の
受光素子アレイを一つの駆動回路で駆動することができ
るとともに、各受光素子アレイ列間での感度のバラツキ
を少なくすることができるイメージセンサ及びその駆動
方法を提供することを目的とする。
（課題を解決するための手段） 上記従来例の問題点を解消するため請求項１に記載し
た発明は、複数の受光素子列が副走査線方向に配置され
たイメージセンサであって、次の構成を含むことを特徴
としている。
前記各受光素子列は、主走査線方向に配置された１か
らＮまでの連続した番号を持つ複数のブロックを有して
いる。
前記各ブロックは、１からｎまでの連続した番号を持
つ複数の受光素子を有している。
前記各受光素子は、電源に接続される入力と、スイッ
チング素子に接続される出力とを具備し、前記各スイッ
チング素子は、ゲートと、出力と、対応する前記各受光
素子の出力と接続される入力を有している。
前記ブロック内の複数のスイッチング素子のゲートを
共通に接続するため各ブロック毎に第１共通信号線を設
け、前記各第１共通信号線は、前記ブロック内の複数の
スイッチング素子を一斉に稼働させる駆動手段に接続し
ている。
個々の受光素子列で対応する複数のスイッチング素子
の出力を共通に接続するための第２共通信号線を設け、
前記第２共通信号線は、各ブロック内の１からｎの各受
光素子に対応するスイッチ素子の出力を、１からＮの全
ブロックについて同一番号同士で共通に接続している。
１からｎまでの連続した番号を持つ複数の出力端子を
有し、前記の各出力端子と、１からｎまでの複数の受光
素子に対応するスイッチング素子の出力の結合されたも
のとを接続する第３共通信号線を設けている。
前記各第３共通信号線の出力端子に接続され、スイッ
チング素子の稼働によって各受光素子から転送された電
荷を蓄える電荷蓄積手段を有している。
また、請求項２に記載した発明方法は、上記のような
構造のイメージセンサの駆動方法において、前記複数の
受光素子アレイ列のうちの１列を選択し、この受光素子
アレイ内の各ブロックにおける複数のスイッチング素子
を導通状態とすることで、前記選択された受光素子アレ
イからの画像信号をブロック毎に順次電荷蓄積手段に転
送して読み取り、続いて、前記複数の受講素子アレイ列
のうちの他の１列をそれぞれ選択し、この受光素子アレ
イ内の各ブロックにおける複数のスイッチング素子を導
通状態とすることで、前記選択された受光素子アレイか
らの画像信号をブロック毎に順次電荷蓄積手段に転送し
てそれぞれ読み取ることを特徴としている。
（作用） 本発明によれば、受光素子アレイ列の画像信号を読み
取る場合、受講素子アレイ列内の複数のブロックの１の
ブロックを構成する各受光素子に接続されるスイッチン
グ素子が第１共通信号線からの信号により一斉に導通状
態となることにより、ブロック単位で画像信号を第２共
通信号線及び第３共通信号線を介して各スイッチング素
子に接続される電荷蓄積手段に転送し、各電荷蓄積手段
の画像信号を順次読み取るので、受光素子アレイ列の画
像信号をブロック単位に１個の駆動用ICで読み取ること
ができ、駆動用ICの個数を減らしてコスト軽減を図るこ
とができる。
また、駆動用ICと第３共通信号線との接続をワイヤー
ボンディングで行なう場合、ワイヤーボンディングの本
数を減らすことができ、イメージセンサの信頼性を向上
させることができる。
また、各受光素子で発生した電荷を電荷蓄積手段に転
送した後に読み取るようにしているので、出力電圧にバ
ラツキが生じることが少ない。
（実施例） 本発明の一実施例について図面を参照しなから説明す
る。
第１図に本実施例に係るカラーイメージセンサの等価
回路図を示す。
第１図に示すように、このカラーイメージセンサは、
ガラス等の絶縁性の基板21上に併設されたｎ個のサンド
イッチ型の受光素子（フォトダイオードPD）11′を１ブ
ロックとし、このブロックをＮ固有してなる受光素子ア
レイ11（PD1,1〜PDN,n）とし、この受講素子アレイ11を
副走査方向に受光素子アレイ11a、11b、11cと３本配置
して受光素子アレイ列を形成し、各受光素子11′に接続
された薄膜トランジスタ（T1,1〜ＴN,n）の電荷転送部1
2と、マトリック状の多層配線13と、電荷転送部12から
多層配線13を介して設けられたブロック内の受講素子群
毎に対応するｎ本の共通信号線14と、共通信号線14が接
続する駆動用IC15内のアナログスイッチ（SW1〜SWn）
と、共通信号線14に設けられた負荷容量（C1〜Cn）とか
ら構成されている。
各受光素子11′の一端は各受光素子アレイ列毎の共通
電極にはＶB1、ＶB2、ＶB3の電圧が印加され、第１列の
受光素子アレイ11aに接続する電荷転送部12の薄膜トラ
ンジスタ（TFT）から導かれる配線は、第２列、第３列
の受光素子アレイ11b、11cに接続する薄膜トランジスタ
へ接続する構成となっており、共通の配線としてマトリ
ックス状の多層配線13に接続し、受光素子アレイ11のブ
ロック内の受光素子11′の数の共通信号線14に接続する
ものである。また、受光素子アレイ11間の薄膜トランジ
スタのゲート電極はそれぞれブロック単位に接続され、
ブロック毎に三つのゲート端子ＧR1〜ＧRN、ＧG1〜ＧG
N、ＧB1〜ＧBNが設けられている。
第２図に本実施例に係るカラーイメージセンサの受光
素子11′部分、薄膜トランジスタ部分、それに多層配線
13の一部分の平面説明図を、第３図に本実施例に係るカ
ラーイメージセンサの断面概略説明図を示し、各構成部
分を説明する。
受光素子11′は、第３図の断面説明図に示すように、
ガラス等の基板21上に下部の共通電極となるクロム（C
r）等による帯状の金属電極22と、各受光素子11′毎に
分割形成された水素化アモルファスシリコン（ａ−Si:
H）から成る光導電層23と、同様に分割形成された酸化
インジウム・スズ（ITO）から成る上部の透明電極24と
が順次積層するサンドイッチ型を構成している。尚、こ
こでは下部の金属電極22は主走査方向に帯状に形成さ
れ、金属電極22の上に光導電層23が離散的に分割して形
成され、上部の透明電極24も同様に離散的に分割して個
別電極となるよう形成されることにより、光導電層23を
金属電極22と透明電極24とで挟んだ部分が各受光素子1
1′を構成し、その集まりが受光素子アレイ11を形成し
ている。そして、この受光素子アレイ11を副走査方向に
３本配置して受光素子アレイ列が形成される。透明電極
24上の位置には、画像情報を色分離するカラーフィルタ
（図示せず）が配置されている。カラーフィルタは、各
受光素子アレイ11で異なる色（例えば、受光素子11′ａ
上に赤，受光素子11′ｂ上に緑、受光素子11′ｃ上に
青）が配置されている。
また、離散的に分割形成されたそれぞれの透明電極24
の一端にはアルミニウム等の配線30aの一方が接続さ
れ、その配線30aの他方が電荷転送部12の薄膜トランジ
スタ（ＴN,n）のドレイン電極41に接続されている。ま
た、受光素子11′において、水素化アモルファスシリコ
ンの代わりに、CdSe（カドミウムセレン）等を光導電層
とすることも可能である。このように、光導電層23と透
明電極24を個別化したのは、ａ−Si:Hの光導電層23が共
通層であると、その共通層のために隣接する電極間の干
渉が起こるので、この干渉を少なくするためである。
更に、受光素子11′の光導電層23にａ−Si:H.p−ｉ−
ｎを用いてもよいし、ａ−SiC、ａ−SiGeを用いてもよ
い。また、上記受光素子11′はフォトダイオードである
が、フォトコンダクタ、フォトトランジスタであっても
構わない。
また、電荷転送部12を構成する薄膜トランジスタ（Ｔ
N,n）は、前記基板21上にゲート電極25としてのクロム
（Cr1）層、ゲート絶縁層26としての窒化シリコン膜、
半導体活性層27としての水素化アモルファスシリコン
（ａ−Si:H）層、ゲート電極25に対向するように設けら
れたトップ絶縁層29としての窒化シリコン膜、オーミッ
クコンタクト層28としてのn+水素化アモルファスシリコ
ン（n+a−Si:H）層、ドレイン電極41とソース電極42と
してクロム（Cr2）層を順次積層し、その上にポリイミ
ド等の絶縁層を介してアルミニウム層30の配線が接続す
る逆スタガ構造のトランジスタである。
ここで、オーミックコンタクト層28は、ドレイン電極
41に接触する部分28a層とソース電極42に接触する部分2
8b層とに分離されて形成され、その上のクロム（Cr2）
層もドレイン電極41とソース電極42とに分離して形成さ
れている。そして、ドレイン電極41には受光素子11′の
透明電極24からの配線30aが接続され、ソース電極42に
は多層配線13のアルミニウムの配線30bが接続されてい
る構成となっている。また、上記半導体活性層27として
poly−Si等の別の材料を用いても同様の効果が得られ
る。
次に、マトリックス状の多層配線13と負荷容量C1〜Cn
の構成を説明する。
多層配線13の構成は、下部の縦配線31をクロム層で、
上部の横配線32をアルミニウム層で形成され、縦配線31
と横配線32の間に窒化シリコンから成る第１の絶縁層33
とポリイミドから成る第２の絶縁層34を介して、配線層
がマトリックス状に配置されている。第２の絶縁層は更
に二層にて形成する。絶縁層を多層にしたのは、配線交
差部でのクロストークを低減させるためである。そし
て、上下配線の接続部分は、コンタクトホール35で接続
されている。また、平行に配列された配線の間にアース
線を配置することで、隣接する配線間におけるクロスト
ークの発生を防止することもできる。
負荷容量C1〜Cnの構成は、負荷容量の下部電極31aと
なる個別電極を多層配線13の一部を構成する縦配線31の
延長線上に縦配線31と一体にクロムで離散的に形成し、
その上に多層配線13の第１の絶縁層33の窒化シリコンと
第２の絶縁層34のポリイミドを延長して絶縁層を形成す
る。但し、ここでは第２の絶縁層34は一層のみで形成す
ることとする。そして、絶縁層34上に多層配線13のの上
部の横配線32と同時にアルミニウムで帯状の負荷容量C1
〜Cnの上部電極36部分を形成する。
上記の下部配線31と負荷容量C1〜Cnの下部部分の個別
電極31aは、同一のフォトリソ工程で作成され、また上
部配線32と負荷容量の上部部分の共通電極36も同一のフ
ォトリソ工程で作成されたものである。このようにして
作成された多層配線13と負荷容量の上には保護膜が形成
される。
ｎ本の共通信号線14は、多層配線13の横の配線32の一
部から構成され、負荷容量C1〜Cnを途中に設置して駆動
用IC15内のアナログスイッチSW1〜SWnに接続するよう構
成されている。１〜ｎの共通信号線14は、例えば、受光
素子アレイ11aにおいてはブロック単位の受光素子P1,1
〜P1,n、P2,1〜P2,n、…,PN,1〜ＰN,nのそれぞれの電荷
を読み出すための共通の信号線としての役割を果たすも
ので、受光素子アレイ11b、11cにおいても同様の共通の
信号線となっている。そして負荷容量C1〜Cnに蓄積され
た電荷によって共通信号線14の電位が変化し、この電位
値をアナログスイッチSWnの動作により出力線16（第１
図）に抽出するようになっている。
次に、本発明に係る一実施例のイメージセンサの製造
方法について使い説明する。
まず、検査、洗浄されたガラス等の基板21上に、ゲー
ト電極25と多層配線13の下部の配線31となる第１のクロ
ム（Cr1）層をDCスパッタ法により750Å程度の厚さで着
膜する。次にこのCr1をフォトリソ工程とエッチング工
程によりパターニングする。そしてBHF処理およびアル
カリ洗浄を行い、Cr1パターン上に薄膜トランジスタ（T
FT）部の絶縁層26とその上の半導体活性層27とまたその
上の絶縁層29を形成するために、SiNxを3000Å程度の厚
さで、ａ−Si:Hを500Å程度の厚さで、窒化シリコン膜
（SiNx）を1500Å程度の厚さで順に真空を破らずにプラ
ズマCVD（Ｐ−CVD）により着膜する。ここで、TFTにお
ける下層のゲート絶縁層26をbottom−SiNx（ｂ−SiNx）
とし、上層のトップ絶縁層29をtop−SiNx（ｔ−SiNx）
とする。真空を破らずに連続的に着膜することでそれぞ
れの界面の汚染を防ぐことができ、S/N比の向上を図る
ことができる。
ｂ−SiNx膜をＰ−CVDで形成する条件は、基板温度が3
00〜400℃で、SiH4とNH3のガス圧力が0.1〜0.5Torrで、
SiH4ガス流量が10〜50sccmで、NH3のガス流量が100〜30
0sccmで、RFパワーが50〜200Wである。
ａ−Si:H膜をＰ−CVDで形成する条件は、基板温度が2
00〜300℃で、SiH4のガス圧力が0.1〜0.5Torrで、SiH4
ガス流量が100〜300sccmで、RFパワーが50〜200Wであ
る。
ｔ−SiNx膜をＰ−CVDで形成する条件は、基板温度が2
00〜300℃で、SiH4とNH3のガス圧力が0.1〜0.5Torrで、
SiH4ガス流量が10〜50sccmで、NH3のガス流量が100〜30
0sccmで、RFパワーが50〜200Wである。
次に、ゲート電極25に対応するような形状でトップ絶
縁層29を形成さるために、トップ絶縁層29の上にレジス
トを塗布し、そして基板21の裏方向からゲート電極25の
形状パターンをマスクとして用いて裏面露光を行い、現
像して、レジスト剥離を行ってトップ絶縁層29のパター
ンを形成する。
さらにBHF処理を行い、その上にオーミックコンタク
ト層28としてn+型のａ−Si:HをＰ−CVDにより1000Å程
度の厚さで着膜する。次に、TFTのドレイン電極41とソ
ース電極42および受光素子11′の下部の金属電極22とな
る第２のクロム（Cr2）層をDCマグネトロンスパッタに
より1500Å程度の厚さで着膜し、受光素子11′の光導電
層23となるａ−Si:HをＰ−CVDにより13000Å程度の厚さ
で着膜し、受光素子11′の透明電極24となるITOをDCマ
グネトロンスパッタにより600Å程度の厚さで着膜す
る。この時、それぞれの着膜の前にアルカリ洗浄を行
う。
この後、受光素子11′の透明電極24の個別電極を形成
するために、ITOをフォトリソ工程とエッチング工程で
パターニングする。次に同一のレジストパターンにより
光導電層23のａ−Si:Hをドライエッチングによりパター
ニングする。ここで金属電極22のクロム（Cr2）層は、
ａ−Si:Hのドライエッチング時にストッパーとしての役
割を果たし、パターニングされずに残ることになる。こ
のドライエッチング時において、光導電層23のａ−Si:H
層には、サイドエッチが大きく入るため、レジストを剥
離する前に再度ITOのエッチングを行う。すると、ITOの
周辺裏側からさらにエッチングされて光導電層23のａ−
Si:H層と同じサイズのITOが形成される。
上記のａ−Si:H膜をＰ−CVDで形成する条件は、基板
温度が170〜250℃で、SiH4のガス圧力が0.3〜0.7Torr
で、SiH4ガス流量が150〜300sccmで、RFパワーが100〜2
00Wである。
また、上記のITOをDCスパッタで形成する条件は、基
板温度が室温で、ArとO2のガス圧力が1.5×10-3Torr
で、Arガス流量が100〜150sccmで、O2ガス流量が１〜2s
ccmで、DCパワーが200〜400Wである。
次に、受光素子11′の金属電極22のクロム層とTFTの
ドレイン電極41とソース電極42のクロム層となるCr2を
フォトリソ工程とエッチング工程でパターニングし、同
一レジストパターンを用いて受光素子11′の金属電極22
のクロム層の下層となるn+型のａ−Si:H層とTFTのオー
ミックコンタクト層28のn+型のａ−Si:H層をエッチング
する。
次に、TFTのゲート絶縁層26および多層配線13の第１
の層間絶縁層33のパターンを形成するために、ｂ−SiNx
をフォトリソエッチング工程によりパターニングする。
そして、イメージセンサを覆うように絶縁層のポリイミ
ドを11500Å程度の厚さで塗布し、プリベークを行っ
て、各コンタクト部分を形成するためにフォトリソエッ
チング工程を行い、再度ベーキングする。更に第２の絶
縁層のポリイミドも同様に11500＝Å程度の厚さで塗布
し、ベーキング、フォトリソエッチング、ベーキングを
行う。これにより、受光素子11′においては金属電極22
に電源を供給するコンタクト部分と透明電極24から電荷
を取り出す部分、TFTにおいては受光素子11′で生じた
電荷を転送する配線30aが接続するコンタクト部分と多
層配線13へと電荷を導き出すコンタクト部分、更に多層
配線13において上下間の配線を接続するコンタクトホー
ル35が形成される。この後に、ホール35等に残ったポリ
イミドを完全に除去するために、O2でプラズマにさらす
Descumを行う。
次に、アルミニウム（Al）をDCマグネトロンスパッタ
によりイメージセンサ全体を覆うように15000Å程度の
厚さで着膜し、所望のパターンを得るためにフォトリソ
エッチング工程でパターニングする。これにより、受光
素子11′においては、金属電極22に電源を供給する配線
部分と、透明電極24から電荷を取り出し、TFTのドレイ
ン電極41に接続する配線30a部分と、TFTのソース電極42
から多層配線13へと電荷を導き出す配線30b部分と、さ
らに多層配線13においては上部の配線32と、負荷容量に
おいては上部の共通電極36とが形成される。
最後に、パシベーション層（図示せず）であるポリイ
ミドを塗布し、プリベークを行った後にフォトリソエッ
チング工程でパターニングを行い、さらにベーキングし
てパシベーション層を形成する。この後、Descumを行
い、不要に残っているポリイミドを取り除く。
そして、各受光素子アレイ11上にカラーフィルタを形
成し、例えば、第１の受光素子アレイ11aに赤色を通過
させるフィルタを、第２の受光素子アレイ11bに緑色を
通過させるフィルタを、第３の受光素子アレイ11cに青
色を通過させるフィルタを設け、駆動用IC15等を実装
し、ワイヤボンディング、組み立てが為され、イメージ
センサが完成する。
次に、本発明に係る一実施例のイメージセンサの駆動
方法について説明する。
受光素子アレイ11上に配置された原稿（図示せず）の
光源（図示せず）からの光が照射されると、その反射光
が各受光素子アレイ列の受光素子11′（PD）に照射し、
原稿の濃淡及び色彩に応じた電荷を発生させ、受光素子
11′の寄生容量等に蓄積される。各受光素子アレイ11
a、11b、11cには、特定の色（赤、緑、青）の波長のみ
を通過させるフィルターが設けられているため、第１の
受光素子アレイ11aでは赤色に反応して電荷を発生し、
第２の受光素子アレイ11bでは緑色に反応して電荷を発
生し、第３の受光素子アレイ11cでは青色に反応して電
荷を発生させるようになっている。
ゲートパルス発生回路（図示せず）からゲートパルス
φＧに基づきTFTがオンの状態になると、PDと共通信号
線14側を接続し、寄生容量等に蓄積された電荷を負荷容
量C1〜Cnに転送蓄積される。具体的には、第１の受光素
子アレイ（赤色反応）11aにおける第１ブロックのフォ
トダイオードPD1,1〜PD1,nに電荷が発生した場合、ゲー
トパルス発生回路からゲートパルスφＧR1が印加される
と、TFTのT1,1〜T1,nがオンの状態になり、PD1,1〜PD1,
nに発生した電荷がマトリックス状の多層配線13を経由
して、負荷容量C1〜Cnに転送蓄積される。この後、TFT
のT1,1〜T1,nがオフの状態になる。上記の場合、PDの寄
生容量に比べ、負荷容量の方が100倍以上大きいので、P
Dのリセットは不要となる。
次に、タイミング発生回路（図示せず）は、駆動用IC
15の読み出し用のスイッチSW1〜SWnに読み出しスイッチ
ング信号φs1〜φsnを順次印加するとともに、これに１
タイミングづつ遅れて駆動用IC15のリセット用スイッチ
ング素子RS1〜RSnにリセットスイッチング信号φR1〜φ
Rnを順位印加する。これにより、負荷容量にC1〜Cnに蓄
積されている電荷は画像信号として出力（T out）され
る。そして次のブロックのPDに発生している電荷の転送
が行われる。第１の受光素子アレイ（赤色反応）11aの
読み取りが終了すると、上記同様に、第２の受光素子ア
レイ（緑色反応）11bの読み取りを行い、そして、第３
の受光素子アレイ（青色反応）11cの読み取りを行う。
読み取られた第１〜第３の受光素子アレイ11a〜11cの
画像信号（画像データ）をセンサ外部のメモリ（図示せ
ず）に収納し、各受光素子アレイの間隔を計算して画像
データを合成することになる。
本実施例のカラーイメージセンサによれば、受光素子
11′に発生した電荷をブロック単位に共通信号線14から
順次読み出すことができるため、１個の駆動用IC15で画
像信号を出力することが可能であり、駆動用ICが１個で
足りるためコスト高とならない効果があり、また１個の
駆動用IC15に共通信号線14をワイヤーボンディング等で
接続するようにしているのでワイヤーボンディングの本
数を少なくできて、イメージセンサの信頼性を向上させ
ることができる効果があり、更に受光素子11′で発生し
た電荷を負荷容量C1〜Cnに転送して共通信号線14から読
み出すようにしているので、出力電圧にバラツキが生じ
ることが少ないとの効果がある。
また、本実施例のカラーイメージセンサの駆動方法に
よれば、受光素子11′に発生した電荷をブロック単位に
共通信号線14から順次読み出すため、１個の駆動用IC15
で画像信号を出力することが可能となり、駆動用ICが１
個で足りるためコスト高とならない効果があり、また１
個の駆動用IC15で制御するようにしているので、駆動用
IC15と共通信号線14をワイヤーボンディング等で接続す
る際にワイヤーボンディングの本数を少なくできて、イ
メージセンサの信頼性を向上させることができる効果が
あり、更に受光素子で発生した電荷を負荷容量C1〜Cnに
転送して共通信号線14から読み出すようにしているの
で、出力電圧にバラツキが生じることが少ないとの効果
がある。
本実施例のイメージセンサにおいては、第２図の平面
概略説明図に示すように、受光素子アレイ11の下側（多
層配線13側）に個々のTFTを接続し、これらを一体とし
て第１列〜第３列の受光素子アレイ11a、11b、11cを形
成したものであるが、別の実施例として、第４図の平面
概略説明図に示すように、マトリックス状の多層配線13
から最も離れている第１列の受光素子アレイ11aとそのT
FTについて、多層配線13とは反対側の位置にTFTを設
け、受光素子アレイ11aに個々のTFTを接続する構成のイ
メージセンサも考えられる。この別の実施例のようにす
ると第１列の受光素子アレイ11aとそのTFTに関する配線
が第４図の上側に形成できるので、配線の構成が簡単に
なるとの効果があり、第１列の受光素子アレイ11aと第
２列の受光素子アレイ11bを接近して配置できるので、
画像データを収納するメモリの収納容量を少なくできる
効果がある。
また、受光素子アレイ11における受光素子11′と隣接
する受光素子11′の間を通過させる配線30cを本実施例
では上層のアルミニウム層で形成したが、もう一つの別
の実施例として、第５図に示すように、受光素子11′間
を通過させる配線30dを受光素子11′の金属電極22より
下層のクロム層で形成することとし、TFTのソース電極4
2へは、コンタクトホール35′を介してアルミニウム層
の配線30eで接続することとした。これにより、受光素
子11′の金属電極22に一定のバイアス電圧が掛っている
ため、隣接する受光素子11′の光電変換作用によって起
こる電圧変化の影響（クロストーク）が受光素子間を通
過する配線30dに及ぶのを、この金属電極22でシールド
する効果がある。
（発明の効果） 本発明によれは、受光素子アレイ列の画像信号を読み
取る場合、受光素子アレイ列内の複数のブロックの１の
ブロックを構成する各受光素子に接続されるスイッチン
グ素子が第１共通信号線からの信号により一斉に導通状
態となることにより、ブロック単位で画像信号を第２共
通信号線及び第３共通信号線を介して各スイッチング素
子に接続される電荷蓄積手段に転送し、各電荷蓄積手段
の画像信号を順次読み取るので、受光素子アレイ列の画
像信号をブロック単位に１個の駆動用ICで読み取ること
ができ、駆動用ICの個数を減らしてコスト軽減を図るこ
とができる。
また、駆動用ICと第３共通信号線との接続をワイヤー
ボンディングで行なう場合、ワイヤーボンディングの本
数を減らすことができ、イメージセンサの信頼性を向上
させることができる。
また、各受光素子で発生した電荷を電荷蓄積手段に転
送した後に読み取るようにしているので、出力電圧にバ
ラツキが生じることが少ない。
更に、受光素子列の一部分について画像信号の読み取
りを行なっている時、受光素子列の一部分で次ラインの
画像信号を蓄積するように駆動させることができ、結果
として読み取り時間の高速化を図ることができる。
【図面の簡単な説明】
第１図は本実施例に係るカラーイメージセンサの等価回
路図、第２図は本実施例に係るカラーイメージセンサの
受光素子部分、薄膜トランジスタ部分、多層配線の一部
の平面概略説明図、第３図は本実施例に係るカラーイメ
ージセンサの断面概略説明図、第４図は別の実施例のカ
ラーイメージセンサの平面概略説明図、第５図はもう一
つ別の実施例のカラーイメージセンサの平面概略説明
図、第６図は従来のカラーイメージセンサの平面説明
図、第７図は第６図のＡ−Ａ′線断面説明図、第８図は
第６図のカラーイメージセンサの駆動回路説明図、第９
図は画像読み取り動作を説明するための図である。 11……受光素子アレイ 12……電荷転送部 13……多層配線 14……共通信号線 15……駆動用IC 16……出力線 21……基板 22……金属電極 23……光導電層 24……透明電極 25……ゲート電極 26……ゲート絶縁層 27……半導体活性層 28……オーミックコンタクト層 29……トップ絶縁層 30……アルミニウム層 31……縦配線 32……横配線 33……第１の絶縁層 34……第２の絶縁層 35……コンタクトホール 36……上部電極 41……ドレイン電極 42……ソース電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】複数の受光素子列が副走査線方向に配置さ
    れたイメージセンサであって、 前記各受光素子列は、主走査線方向に配置された１から
    Ｎまでの連続した番号を持つ複数のブロックを有し、 前記各ブロックは、１からｎまでの連続した番号を持つ
    複数の受光素子を有し、 前記各受光素子は、電源に接続される入力と、スイッチ
    ング素子に接続される出力とを具備し、 前記各スイッチング素子は、ゲートと、出力と、対応す
    る前記各受光素子の出力と接続される入力を有し、 前記ブロック内の複数のスイッチング素子のゲートを共
    通に接続するため各ブロック毎に第１共通信号線を設
    け、 前記各第１共通信号線は、前記ブロック内の複数のスイ
    ッチング素子を一斉に稼働させる駆動手段に接続し、 個々の受光素子列で対応する複数のスイッチング素子の
    出力を共通に接続するための第２共通信号線を設け、 前記第２共通信号線は、各ブロック内の１からｎの各受
    光素子に対応するスイッチ素子の出力を、１からＮの全
    ブロックについて同一番号同士で共通に接続し、 １からｎまでの連続した番号を持つ複数の出力端子を有
    し、前記の各出力端子と、１からｎまでの複数の受光素
    子に対応するスイッチング素子の出力の結合されたもの
    とを接続する第３共通信号線を設け、 前記各第３共通信号線の出力端子に接続され、スイッチ
    ング素子の稼働によって各受光素子から転送された電荷
    を蓄える電荷蓄積手段を有する ことを特徴とするイメージセンサ。
  2. 【請求項２】複数の受光素子列が副走査線方向に配置さ
    れたイメージセンサであって、 前記各受光素子列は、主走査線方向に配置された１から
    Ｎまでの連続した番号を持つ複数のブロックを有し、 前記各ブロックは、１からｎまでの連続した番号を持つ
    複数の受光素子を有し、 前記各受光素子は、電源に接続される入力と、スイッチ
    ング素子に接続される出力とを具備し、 前記各スイッチング素子は、ゲートと、出力と、対応す
    る前記各受光素子の出力と接続される入力を有し、 前記ブロック内の複数のスイッチング素子のゲートを共
    通に接続するため各ブロック毎に第１共通信号線を有
    し、 前記各第１共通信号線は、前記ブロック内の複数のスイ
    ッチング素子を一斉に稼働させる駆動手段に接続し、 個々の受光素子列で対応する複数のスイッチング素子の
    出力を共通に接続するための第２共通信号線を有し、 前記第２共通信号線は、各ブロック内の１からｎの各受
    光素子に対応するスイッチ素子の出力を、１からＮの全
    ブロックについて同一番号同士で共通に接続し、 １からｎまでの連続した番号を持つ複数の出力端子を有
    し、前記の各出力端子と、１からｎまでの複数の受光素
    子に対応するスイッチング素子の出力の結合されたもの
    とを接続する第３共通信号線を有し、 前記各第３共通信号線の出力端子に接続され、スイッチ
    ング素子の稼働によって各受光素子から転送された電荷
    を蓄える電荷蓄積手段を有するイメージセンサの駆動方
    法であり、 前記複数の受光素子アレイ列のうちの１列を選択し、こ
    の受光素子アレイ内の各ブロックにおける複数のスイッ
    チング素子を導通状態とすることで、前記選択された受
    光素子アレイからの画像信号をブロック毎に順次電荷蓄
    積手段に転送して読み取り、 続いて、前記複数の受光素子アレイ列のうちの他の１列
    をそれぞれ選択し、この受光素子アレイ内の各ブロック
    における複数のスイッチング素子を導通状態とすること
    で、前記選択された受光素子アレイからの画像信号をブ
    ロック毎に順次電荷蓄積手段に転送してそれぞれ読み取
    ることを特徴とするイメージセンサの駆動方法。
JP2075772A 1990-03-27 1990-03-27 イメージセンサ及びその駆動方法 Expired - Lifetime JPH0822002B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2075772A JPH0822002B2 (ja) 1990-03-27 1990-03-27 イメージセンサ及びその駆動方法
US07/675,276 US5160836A (en) 1990-03-27 1991-03-26 Image sensor including a plurality of light-receiving arrays and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2075772A JPH0822002B2 (ja) 1990-03-27 1990-03-27 イメージセンサ及びその駆動方法

Publications (2)

Publication Number Publication Date
JPH03276957A JPH03276957A (ja) 1991-12-09
JPH0822002B2 true JPH0822002B2 (ja) 1996-03-04

Family

ID=13585834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2075772A Expired - Lifetime JPH0822002B2 (ja) 1990-03-27 1990-03-27 イメージセンサ及びその駆動方法

Country Status (2)

Country Link
US (1) US5160836A (ja)
JP (1) JPH0822002B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006216B2 (ja) * 1991-09-05 2000-02-07 富士ゼロックス株式会社 ２次元密着型イメージセンサ及びその駆動方法
KR940006933B1 (ko) * 1991-12-26 1994-07-29 주식회사 금성사 콘택 영상 센서
US5376782A (en) * 1992-03-04 1994-12-27 Fuji Xerox Co., Ltd. Image pickup device providing decreased image lag
JPH0652319A (ja) * 1992-05-29 1994-02-25 Internatl Business Mach Corp <Ibm> イメージ分析装置
KR960007914B1 (ko) * 1992-12-26 1996-06-15 엘지전자 주식회사 밀착 영상 센서
JP2910485B2 (ja) * 1993-02-19 1999-06-23 富士ゼロックス株式会社 画像読取装置及び画像読取方法
JPH07321299A (ja) * 1994-05-25 1995-12-08 Fuji Xerox Co Ltd 集積回路及び薄膜集積回路
US5530233A (en) * 1994-06-30 1996-06-25 Symbol Technologies, Inc. Bar code scanner with quasi-retroreflective light collection
JP4035194B2 (ja) * 1996-03-13 2008-01-16 キヤノン株式会社 Ｘ線検出装置及びｘ線検出システム
US6248804B1 (en) 1997-02-27 2001-06-19 Acushnet Company Ultraviolet and or/ visible light curable inks with photoinitiators for game balls, golf balls and the like
US6013330A (en) * 1997-02-27 2000-01-11 Acushnet Company Process of forming a print
US7088394B2 (en) * 2001-07-09 2006-08-08 Micron Technology, Inc. Charge mode active pixel sensor read-out circuit
DE102006018828A1 (de) * 2006-04-22 2007-10-25 Bayer Cropscience Ag Alkoxyalkyl-substituierte cyclische Ketoenole
KR101743268B1 (ko) * 2010-12-06 2017-06-05 삼성디스플레이 주식회사 광 센서 및 이를 갖는 표시장치
US9101273B2 (en) * 2012-06-22 2015-08-11 Kabushiki Kaisha Toshiba Apparatus, detector, and method for applying a pixel by pixel bias on demand in energy discriminating computed tomography (CT) imaging

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113573A (ja) * 1983-11-24 1985-06-20 Toshiba Corp 密着型カラ−イメ−ジセンサ
JPS6218863A (ja) * 1985-07-17 1987-01-27 Matsushita Electric Ind Co Ltd カラ−画像読取装置
JP3140753B2 (ja) * 1989-07-24 2001-03-05 株式会社リコー 等倍光センサ
JPH03120868A (ja) * 1989-10-04 1991-05-23 Fuji Xerox Co Ltd イメージセンサ

Also Published As

Publication number Publication date
US5160836A (en) 1992-11-03
JPH03276957A (ja) 1991-12-09

Similar Documents

Publication Publication Date Title
US5525813A (en) Image sensor having TFT gate electrode surrounding the photoelectric conversion element
JPH0822002B2 (ja) イメージセンサ及びその駆動方法
US4461956A (en) Solid-state photoelectric converter
JPH0734467B2 (ja) イメージセンサ製造方法
JPH05183141A (ja) カラーイメージセンサ
JPH0423470A (ja) イメージセンサ
US4819082A (en) Manuscript reading device
US5182625A (en) Image sensor and method of manufacturing the same
JPH0787243B2 (ja) 半導体装置
US5360744A (en) Method of manufacturing image sensor
JP3154850B2 (ja) 光電変換装置及びその製造方法
JP2836246B2 (ja) 薄膜トランジスタ及び多層配線の製造方法
JPH0758768B2 (ja) イメージセンサ
JPH04100271A (ja) イメージセンサ
JPH03295275A (ja) 薄膜スイッチング素子アレイ
JP3144091B2 (ja) ２次元イメージセンサ
JPH0414256A (ja) イメージセンサの製造方法
JPH0728018B2 (ja) イメージセンサ
JP3146509B2 (ja) ２次元密着型イメージセンサ
JP3147353B2 (ja) イメージセンサ及びその駆動方法
EP0304336B1 (en) Photoelectric conversion device and method for producing the same
JPH04373172A (ja) イメージセンサ
JPH0750742A (ja) カラー用密着イメージセンサ
US5424856A (en) Color image reading apparatus
JPH0563173A (ja) 半導体装置