JPH0820644B2 - マトリクス型液晶表示基板の製造方法 - Google Patents
マトリクス型液晶表示基板の製造方法Info
- Publication number
- JPH0820644B2 JPH0820644B2 JP24386889A JP24386889A JPH0820644B2 JP H0820644 B2 JPH0820644 B2 JP H0820644B2 JP 24386889 A JP24386889 A JP 24386889A JP 24386889 A JP24386889 A JP 24386889A JP H0820644 B2 JPH0820644 B2 JP H0820644B2
- Authority
- JP
- Japan
- Prior art keywords
- width
- gate electrode
- resist
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明はマトリクス型液晶表示基板の製造方法に関
し、特に薄膜トランジスタをアドレス素子としてマトリ
クス表示を行うためのマトリクス型液晶表示基板を製造
する方法に関するものである。
し、特に薄膜トランジスタをアドレス素子としてマトリ
クス表示を行うためのマトリクス型液晶表示基板を製造
する方法に関するものである。
(従来の技術) 従来のマトリクス型液晶表示基板の平面図を第7図に
示す。このマトリクス型液晶表示基板は、絶縁性基板上
に保護絶縁膜等を介してマトリクス状に配置された薄膜
トランジスタと絵素電極11、及び、ゲートバスバー(走
査線)23とソースバスバー(信号線)29を備えている。
ゲートバスバー23とソースバスバー29とは、各々、一様
な線幅を有し、互いに交差することによって、格子状の
パターンを形成している。ゲートバスバー23とソースバ
スバー29に囲まれた領域内の基板保護膜上には、絵素電
極11が形成されている。絵素電極11は、アドレス素子と
して機能する薄膜トランジスタのドレイン電極10と接続
されている。また、薄膜トランジスタのゲート電極3は
ゲートバスバー23に、ソース電極9はソースバスバー29
に、各々、接続されている。
示す。このマトリクス型液晶表示基板は、絶縁性基板上
に保護絶縁膜等を介してマトリクス状に配置された薄膜
トランジスタと絵素電極11、及び、ゲートバスバー(走
査線)23とソースバスバー(信号線)29を備えている。
ゲートバスバー23とソースバスバー29とは、各々、一様
な線幅を有し、互いに交差することによって、格子状の
パターンを形成している。ゲートバスバー23とソースバ
スバー29に囲まれた領域内の基板保護膜上には、絵素電
極11が形成されている。絵素電極11は、アドレス素子と
して機能する薄膜トランジスタのドレイン電極10と接続
されている。また、薄膜トランジスタのゲート電極3は
ゲートバスバー23に、ソース電極9はソースバスバー29
に、各々、接続されている。
ゲートバスバー23には走査信号が、ソースバスバー29
には画像信号が各々入力され、走査信号により薄膜トラ
ンジスタがオン状態になったときに、ソースバスバー29
から各絵素電極11に画像信号電流が入力される。
には画像信号が各々入力され、走査信号により薄膜トラ
ンジスタがオン状態になったときに、ソースバスバー29
から各絵素電極11に画像信号電流が入力される。
第8図は上記マトリクス型液晶表示基板上に形成され
ている薄膜トランジスタの構造を説明するための、第7
図のC−C線断面図である。
ている薄膜トランジスタの構造を説明するための、第7
図のC−C線断面図である。
絶縁性基板1の上に基板保護膜2が形成されており、
その上には、ゲート電極3、第一のゲート絶縁膜4、第
二のゲート絶縁膜5、チャネル部i型アモルファスシリ
コン膜6、チャネル部保護絶縁膜7、コンタクト層8、
ソース電極9とドレイン電極10、絵素電極11、保護絶縁
膜12が絶縁性基板1側から、この順番で形成されてい
る。第7図に示すように、ゲート電極3の幅は、薄膜ト
ランジスタが形成されている部分も、該部分と走査線23
とを接続している部分も同じ幅を有している。ゲート電
極3の上方には、長方形パターンのチャネル部保護絶縁
膜7が形成されている。
その上には、ゲート電極3、第一のゲート絶縁膜4、第
二のゲート絶縁膜5、チャネル部i型アモルファスシリ
コン膜6、チャネル部保護絶縁膜7、コンタクト層8、
ソース電極9とドレイン電極10、絵素電極11、保護絶縁
膜12が絶縁性基板1側から、この順番で形成されてい
る。第7図に示すように、ゲート電極3の幅は、薄膜ト
ランジスタが形成されている部分も、該部分と走査線23
とを接続している部分も同じ幅を有している。ゲート電
極3の上方には、長方形パターンのチャネル部保護絶縁
膜7が形成されている。
従来のマトリクス型液晶表示基板の製造方法に於て
は、ゲート電極3上に第一のゲート絶縁膜4、第二のゲ
ート絶縁膜5及びチャネル部i型アモルファスシリコン
膜6を形成し、チャネル部保護絶縁膜7となる保護絶縁
膜を堆積した後、チャネル部保護絶縁膜7のパターンを
形成するため、以下の工程を行っていた。
は、ゲート電極3上に第一のゲート絶縁膜4、第二のゲ
ート絶縁膜5及びチャネル部i型アモルファスシリコン
膜6を形成し、チャネル部保護絶縁膜7となる保護絶縁
膜を堆積した後、チャネル部保護絶縁膜7のパターンを
形成するため、以下の工程を行っていた。
(1)まず、該保護絶縁膜上にレジストを形成する工
程。
程。
(2)次に、該レジストに対して、絶縁性基板1の表面
(薄膜トランジスタ等が形成される面)側からチャネル
部保護絶縁膜7のパターンを有するフォトマスクを透過
した光を照射し、該レジストを露光することによって、
該保護絶縁膜上の所定位置に所定形状のパターンを有す
るレジストマスクを形成する工程。
(薄膜トランジスタ等が形成される面)側からチャネル
部保護絶縁膜7のパターンを有するフォトマスクを透過
した光を照射し、該レジストを露光することによって、
該保護絶縁膜上の所定位置に所定形状のパターンを有す
るレジストマスクを形成する工程。
(3)この後、該レジストマスクを用いて該保護絶縁膜
をエッチングすることにより、チャネル部i型アモルフ
ァスシリコン膜6上に所定形状のチャネル部保護絶縁膜
7を形成する工程。
をエッチングすることにより、チャネル部i型アモルフ
ァスシリコン膜6上に所定形状のチャネル部保護絶縁膜
7を形成する工程。
(発明が解決しようとする課題) しかしながら、上述の従来技術においては、以下に述
べる問題点があった。
べる問題点があった。
従来の製造方法に於て、チャネル部保護絶縁膜7上に
形成されたレジストに対して、絶縁性基板1の表面側か
らチャネル部保護絶縁膜7のパターンを有するフォトマ
スクを透過した光を照射し、該レジストを露光する際
に、該フォトマスクを透過する光のパターンと絶縁性基
板1の表面のパターンとの間に精度の高い位置あわせが
必要である。なぜなら、チャネル部保護絶縁膜7の位置
と形状は、薄膜トランジスタのオン−オフ特性にとって
重要な要素であるチャネルサイズを決めるものだからで
ある。もし、チャネル部保護絶縁膜7の位置が薄膜トラ
ンジスタのチャネル長方向にずれると、ソース電極9又
はドレイン電極10と、コンタクト層であるn+型アモルフ
ァスシリコン層8との接触面積が小さくなり、接触面積
が小さくなった側のコンタクト抵抗が著しく増大してし
まう。また、チャネル部保護絶縁膜7の位置が薄膜トラ
ンジスタのチャネル幅方向にずれると、その位置ずれに
よってチャネル部保護絶縁膜7に覆われなくなった領域
のチャネル部i型アモルファスシリコン膜6は、チャネ
ル部及びコンタクト層を形成、分離するためのエッチン
グの際に除去されてしまうために、チャネル幅が縮小し
てしまう。従って、チャネル部保護絶縁膜7が何れかの
方向へ僅かにでもずれると、薄膜トランジスタのオン−
オフ特性が劣化してしまう。このため、位置ずれが起こ
っても薄膜トランジスタの特性劣化が抑えられるよう
に、薄膜トランジスタを構成する各層の寸法を大きくす
ることによって、パターン間の位置合わせ余裕(マージ
ン)を大きくすることが必要である。このことは、薄膜
トランジスタの小型化を困難にし、更には、液晶表示装
置の開口率の低下及び浮遊容量の増加による画質の低下
を招いている。
形成されたレジストに対して、絶縁性基板1の表面側か
らチャネル部保護絶縁膜7のパターンを有するフォトマ
スクを透過した光を照射し、該レジストを露光する際
に、該フォトマスクを透過する光のパターンと絶縁性基
板1の表面のパターンとの間に精度の高い位置あわせが
必要である。なぜなら、チャネル部保護絶縁膜7の位置
と形状は、薄膜トランジスタのオン−オフ特性にとって
重要な要素であるチャネルサイズを決めるものだからで
ある。もし、チャネル部保護絶縁膜7の位置が薄膜トラ
ンジスタのチャネル長方向にずれると、ソース電極9又
はドレイン電極10と、コンタクト層であるn+型アモルフ
ァスシリコン層8との接触面積が小さくなり、接触面積
が小さくなった側のコンタクト抵抗が著しく増大してし
まう。また、チャネル部保護絶縁膜7の位置が薄膜トラ
ンジスタのチャネル幅方向にずれると、その位置ずれに
よってチャネル部保護絶縁膜7に覆われなくなった領域
のチャネル部i型アモルファスシリコン膜6は、チャネ
ル部及びコンタクト層を形成、分離するためのエッチン
グの際に除去されてしまうために、チャネル幅が縮小し
てしまう。従って、チャネル部保護絶縁膜7が何れかの
方向へ僅かにでもずれると、薄膜トランジスタのオン−
オフ特性が劣化してしまう。このため、位置ずれが起こ
っても薄膜トランジスタの特性劣化が抑えられるよう
に、薄膜トランジスタを構成する各層の寸法を大きくす
ることによって、パターン間の位置合わせ余裕(マージ
ン)を大きくすることが必要である。このことは、薄膜
トランジスタの小型化を困難にし、更には、液晶表示装
置の開口率の低下及び浮遊容量の増加による画質の低下
を招いている。
上記従来の製造方法を改良しようとしたものとして、
薄膜トランジスタのゲート電極3を遮光マスクとして利
用することにより、絶縁性基板1の裏面側から光を前記
保護絶縁膜上に形成したポジ型レジストに照射し、該レ
ジストを露光することにより、ゲート電極3のパターン
を該レジストに転写するという方法がある。このように
して形成したレジストマスクを用いて保護絶縁膜をエッ
チングすることにより、ゲート電極3のパターンを有す
るチャネル部保護絶縁膜7を形成する。この方法は、絶
縁性基板1、基板保護膜2、第二のゲート絶縁膜5、チ
ャネル部i型アモルファスシリコン膜6及びチャネル部
保護絶縁膜7として光透過性を有する材料を用いる一
方、ゲート電極3として遮光性のある金属等の材料を用
いることによって可能となる。しかし、この方法によれ
ば、ゲート電極3のパターンと同じパターンを有するチ
ャネル部保護絶縁膜7しか形成できない。また、通常の
マトリクス型液晶表示基板では、走査線はゲート電極と
同じ材料によって形成されているため、上記露光方法に
よれば、走査線のパターンも前記レジストに転写されて
しまう。従って、マトリクス状に配された各々の薄膜ト
ランジスタのチャネル部半導体膜上に、所定寸法を有す
るアイランド状のチャネル部保護絶縁膜6を形成するた
めには、基板裏面側からの露光とは別に、基板表面側か
らの通常の光照射による露光を行わなければならなかっ
た。この方法によれば、薄膜トランジスタのチャネル長
方向については、ゲート電極幅に対応した長さを有する
パターンを自己整合的に形成することができる。しか
し、チャネル幅方向については、基板表面側からの通常
の光照射方法によってレジストを露光し、チャネル幅方
向に所定寸法を有するパターンを形成しなければならな
い。このため、チャネル幅方向については、チャネル部
保護絶縁膜7のパターンの位置ずれが依然起こりやすい
という問題がある。従って、上記の方法でも、従来技術
の欠点を完全に解消することはできない。
薄膜トランジスタのゲート電極3を遮光マスクとして利
用することにより、絶縁性基板1の裏面側から光を前記
保護絶縁膜上に形成したポジ型レジストに照射し、該レ
ジストを露光することにより、ゲート電極3のパターン
を該レジストに転写するという方法がある。このように
して形成したレジストマスクを用いて保護絶縁膜をエッ
チングすることにより、ゲート電極3のパターンを有す
るチャネル部保護絶縁膜7を形成する。この方法は、絶
縁性基板1、基板保護膜2、第二のゲート絶縁膜5、チ
ャネル部i型アモルファスシリコン膜6及びチャネル部
保護絶縁膜7として光透過性を有する材料を用いる一
方、ゲート電極3として遮光性のある金属等の材料を用
いることによって可能となる。しかし、この方法によれ
ば、ゲート電極3のパターンと同じパターンを有するチ
ャネル部保護絶縁膜7しか形成できない。また、通常の
マトリクス型液晶表示基板では、走査線はゲート電極と
同じ材料によって形成されているため、上記露光方法に
よれば、走査線のパターンも前記レジストに転写されて
しまう。従って、マトリクス状に配された各々の薄膜ト
ランジスタのチャネル部半導体膜上に、所定寸法を有す
るアイランド状のチャネル部保護絶縁膜6を形成するた
めには、基板裏面側からの露光とは別に、基板表面側か
らの通常の光照射による露光を行わなければならなかっ
た。この方法によれば、薄膜トランジスタのチャネル長
方向については、ゲート電極幅に対応した長さを有する
パターンを自己整合的に形成することができる。しか
し、チャネル幅方向については、基板表面側からの通常
の光照射方法によってレジストを露光し、チャネル幅方
向に所定寸法を有するパターンを形成しなければならな
い。このため、チャネル幅方向については、チャネル部
保護絶縁膜7のパターンの位置ずれが依然起こりやすい
という問題がある。従って、上記の方法でも、従来技術
の欠点を完全に解消することはできない。
本発明は上記課題を解決するためになされたもので、
チャネル部保護絶縁膜の位置と形状を下地パターンに高
い精度で位置合わせすることができ、これにより薄膜ト
ランジスタを小型化して、開口率を向上することができ
るマトリクス型液晶表示基板の製造方法を得ることを目
的とする。
チャネル部保護絶縁膜の位置と形状を下地パターンに高
い精度で位置合わせすることができ、これにより薄膜ト
ランジスタを小型化して、開口率を向上することができ
るマトリクス型液晶表示基板の製造方法を得ることを目
的とする。
(課題を解決するための手段) この発明に係るマトリクス型液晶表示基板の製造方法
は、光透過性を有する基板と、該基板上にマトリクス状
に配された絵素電極と、該絵素電極にそれぞれ電気的に
接続された、第一の幅を有する部分と第一の幅よりも狭
い第二の幅を有する部分とにより構成されたゲート電極
を有する薄膜トランジスタと、該薄膜トランジスタのゲ
ート電極の第一の幅を有する部分に、第二の幅を有する
部分を介して接続された走査線とを備えたマトリクス型
液晶表示基板の製造方法である。
は、光透過性を有する基板と、該基板上にマトリクス状
に配された絵素電極と、該絵素電極にそれぞれ電気的に
接続された、第一の幅を有する部分と第一の幅よりも狭
い第二の幅を有する部分とにより構成されたゲート電極
を有する薄膜トランジスタと、該薄膜トランジスタのゲ
ート電極の第一の幅を有する部分に、第二の幅を有する
部分を介して接続された走査線とを備えたマトリクス型
液晶表示基板の製造方法である。
この製造方法は、該薄膜トランジスタのゲート電極上
方に薄膜を形成する工程と、該薄膜上にレジスト膜を形
成する工程と、該ゲート電極を遮光マスクとして、該基
板の裏面側から該レジスト膜に光を照射し、該ゲート電
極のエッジから内側に過剰露光されたパターンを有する
レジストマスクを該薄膜上に形成する工程と、該レジス
トマスクを用いて、該薄膜をエッチングし、薄膜パター
ンを形成する工程とを含んでいる。
方に薄膜を形成する工程と、該薄膜上にレジスト膜を形
成する工程と、該ゲート電極を遮光マスクとして、該基
板の裏面側から該レジスト膜に光を照射し、該ゲート電
極のエッジから内側に過剰露光されたパターンを有する
レジストマスクを該薄膜上に形成する工程と、該レジス
トマスクを用いて、該薄膜をエッチングし、薄膜パター
ンを形成する工程とを含んでいる。
そして、この製造方法では、該第一の幅を、該基板の
裏面側からの光照射により、基板表面側に形成したレジ
スト膜が該ゲート電極のエッジから内側に過剰露光され
る過剰露光部の寸法の2倍より大きく、該第二の幅を、
該過剰露光部の寸法の2倍より小さくしている。そのこ
とにより上記目的が達成される。
裏面側からの光照射により、基板表面側に形成したレジ
スト膜が該ゲート電極のエッジから内側に過剰露光され
る過剰露光部の寸法の2倍より大きく、該第二の幅を、
該過剰露光部の寸法の2倍より小さくしている。そのこ
とにより上記目的が達成される。
(作用) この発明においては、ゲート電極上に薄膜を形成した
後、該薄膜上に形成したレジスト膜を、ゲート電極を遮
光マスクとする基板裏面側からの露光によりゲート電極
に対して自己整合的にパターニングしているから、ゲー
ト電極の各部のパターンを正確にレジスト膜に転写する
ことが可能となる。
後、該薄膜上に形成したレジスト膜を、ゲート電極を遮
光マスクとする基板裏面側からの露光によりゲート電極
に対して自己整合的にパターニングしているから、ゲー
ト電極の各部のパターンを正確にレジスト膜に転写する
ことが可能となる。
また、ゲート電極を第一の幅を有する部分と第一の幅
よりも狭い第二の幅を有する部分とから構成するととも
に、走査線を、該ゲート電極の第二の幅を有する部分を
介して該ゲート電極の第一の幅を有する部分に接続し、
第一の幅を、該基板の裏面側からの光照射により、基板
表面側に形成したレジスト膜が該ゲート電極のエッジか
ら内側に過剰露光される過剰露光部の寸法の2倍より大
きく、該第二の幅を、該過剰露光部の寸法の2倍より小
さくしているので、ゲート電極と同一のパターンではな
く、ゲート電極上のレジスト膜には、ゲート電極の第一
の幅を有する部分のパターンのみが転写されることとな
り、ゲート電極の第二の幅を有する部分上にはレジスト
膜が形成されない。
よりも狭い第二の幅を有する部分とから構成するととも
に、走査線を、該ゲート電極の第二の幅を有する部分を
介して該ゲート電極の第一の幅を有する部分に接続し、
第一の幅を、該基板の裏面側からの光照射により、基板
表面側に形成したレジスト膜が該ゲート電極のエッジか
ら内側に過剰露光される過剰露光部の寸法の2倍より大
きく、該第二の幅を、該過剰露光部の寸法の2倍より小
さくしているので、ゲート電極と同一のパターンではな
く、ゲート電極上のレジスト膜には、ゲート電極の第一
の幅を有する部分のパターンのみが転写されることとな
り、ゲート電極の第二の幅を有する部分上にはレジスト
膜が形成されない。
このため、仮に走査線上にレジスト膜が残っていて
も、これを除去するためのパターニングの際の位置合わ
せマージンは、上記トランジスタの各部の寸法余裕に影
響しないものとなる。
も、これを除去するためのパターニングの際の位置合わ
せマージンは、上記トランジスタの各部の寸法余裕に影
響しないものとなる。
これにより、上記薄膜のパターニングにより形成され
るチャネル部保護絶縁膜のゲート電極に対する位置ずれ
を防止することができ、また、従来必要であったゲート
電極とチャネル部保護絶縁膜との位置合わせマージンを
削除できる。
るチャネル部保護絶縁膜のゲート電極に対する位置ずれ
を防止することができ、また、従来必要であったゲート
電極とチャネル部保護絶縁膜との位置合わせマージンを
削除できる。
その結果として、チャネル部保護絶縁膜のゲート電極
に対する位置ずれによるトランジスタの特性劣化を回避
できるとともに、上記位置合わせマージンの削減により
トランジスタ各部の寸法を縮小してその小型化を図るこ
とができる。
に対する位置ずれによるトランジスタの特性劣化を回避
できるとともに、上記位置合わせマージンの削減により
トランジスタ各部の寸法を縮小してその小型化を図るこ
とができる。
(実施例) 以下、本発明の基本原理について説明する。
通常、絶縁性基板、基板保護膜、第二のゲート絶縁
膜、チャネル部i型アモルファスシリコン膜及びチャネ
ル部保護絶縁膜は光透過性を有する材料で形成されてい
る。従って、ゲート電極として光を透過しない材料を用
いて、透明の絶縁性基板の裏面(薄膜トランジスタなど
が形成されない面)側からチャネル部保護絶縁膜上のレ
ジストに光を照射すると、ゲート電極によって遮光され
ない領域のレジストが、露光される。露光量が多くなる
と、ゲート電極によって遮光される領域の中で、前記遮
光されない領域に近い部分からレジストの過剰露光が始
まる。従って、ゲート電極の上方にあって、レジストの
露光される部分は、露光量の増加とともに、ゲート電極
の端(エッジ)上方の部分から一様に内側に延びてゆ
く。適当な露光量を選択すれば、ゲート電極の幅が狭い
領域上の該レジストについては、そのすべてを露光し、
かつ、幅の広い領域上のレジストについてはゲート電極
の端に近い部分のみを露光することができる。従って、
幅の異なる部分を有するゲート電極パターンを一種のフ
ォトマスクとして利用し、絶縁性基板の下方、裏面側か
ら該レジストに所定量の光を照射することにより、ゲー
ト電極の所定値以上の幅を有する部分上のみに、ゲート
電極のエッジ上方から所定長さだけシフトしたパターン
を有するチャネル部保護絶縁膜を形成することができ
る。
膜、チャネル部i型アモルファスシリコン膜及びチャネ
ル部保護絶縁膜は光透過性を有する材料で形成されてい
る。従って、ゲート電極として光を透過しない材料を用
いて、透明の絶縁性基板の裏面(薄膜トランジスタなど
が形成されない面)側からチャネル部保護絶縁膜上のレ
ジストに光を照射すると、ゲート電極によって遮光され
ない領域のレジストが、露光される。露光量が多くなる
と、ゲート電極によって遮光される領域の中で、前記遮
光されない領域に近い部分からレジストの過剰露光が始
まる。従って、ゲート電極の上方にあって、レジストの
露光される部分は、露光量の増加とともに、ゲート電極
の端(エッジ)上方の部分から一様に内側に延びてゆ
く。適当な露光量を選択すれば、ゲート電極の幅が狭い
領域上の該レジストについては、そのすべてを露光し、
かつ、幅の広い領域上のレジストについてはゲート電極
の端に近い部分のみを露光することができる。従って、
幅の異なる部分を有するゲート電極パターンを一種のフ
ォトマスクとして利用し、絶縁性基板の下方、裏面側か
ら該レジストに所定量の光を照射することにより、ゲー
ト電極の所定値以上の幅を有する部分上のみに、ゲート
電極のエッジ上方から所定長さだけシフトしたパターン
を有するチャネル部保護絶縁膜を形成することができ
る。
実施例としてチャネル部保護絶縁膜上にポジ型レジス
トを形成する場合について記載する。
トを形成する場合について記載する。
以下に本発明を実施例について説明する。
第1図に、実施例の部分平面図を示す。このマトリク
ス型液晶表示基板は、光透過性の絶縁性基板上に形成さ
れた保護絶縁膜等を介してマトリクス状に配置された逆
スタガ型構造の薄膜トランジスタと絵素電極11、及び、
ゲートバスバー(走査線)23とソースバスバー(信号
線)29を有している。ゲートバスバー23とソースバスバ
ー29は、互いに交差することによって、格子状のパター
ンを形成している。ゲートバスバー23とソースバスバー
29に囲まれた領域内の保護絶縁膜上には、絵素電極11が
形成されている。絵素電極11は、アドレス素子として機
能する薄膜トランジスタのドレイン電極10と接続されて
いる。薄膜トランジスタのゲート電極3はゲートバスバ
ー23に、ソース電極9はソースバスバー29に、各々、接
続されている。
ス型液晶表示基板は、光透過性の絶縁性基板上に形成さ
れた保護絶縁膜等を介してマトリクス状に配置された逆
スタガ型構造の薄膜トランジスタと絵素電極11、及び、
ゲートバスバー(走査線)23とソースバスバー(信号
線)29を有している。ゲートバスバー23とソースバスバ
ー29は、互いに交差することによって、格子状のパター
ンを形成している。ゲートバスバー23とソースバスバー
29に囲まれた領域内の保護絶縁膜上には、絵素電極11が
形成されている。絵素電極11は、アドレス素子として機
能する薄膜トランジスタのドレイン電極10と接続されて
いる。薄膜トランジスタのゲート電極3はゲートバスバ
ー23に、ソース電極9はソースバスバー29に、各々、接
続されている。
ゲート電極3は、第一の幅の部分3a(幅20μm)と第
二の幅の部分3b(幅6μm)からなり、薄膜トランジス
タを構成する第一の幅の部分3aは、第一の幅の部分3aよ
りも幅の狭い第二の幅の部分3bを介して、ゲートバスバ
ー23に接続されている 第2A図に示すように、第一の幅の部分3aの上には、第
一及び第二のゲート絶縁膜4、5及びチャネル部i型ア
モルファスシリコン膜6を介して、チャネル部保護絶縁
膜7が形成されている。チャネル部保護絶縁膜7は、第
一の幅の部分3aの端からその内側へ、3μmつづシフト
した長方形のパターンを有している。
二の幅の部分3b(幅6μm)からなり、薄膜トランジス
タを構成する第一の幅の部分3aは、第一の幅の部分3aよ
りも幅の狭い第二の幅の部分3bを介して、ゲートバスバ
ー23に接続されている 第2A図に示すように、第一の幅の部分3aの上には、第
一及び第二のゲート絶縁膜4、5及びチャネル部i型ア
モルファスシリコン膜6を介して、チャネル部保護絶縁
膜7が形成されている。チャネル部保護絶縁膜7は、第
一の幅の部分3aの端からその内側へ、3μmつづシフト
した長方形のパターンを有している。
一方、第二の幅の部分3bの上方には、チャネル部保護
絶縁膜7は形成されていない(第2B図参照)。
絶縁膜7は形成されていない(第2B図参照)。
本実施例では、後述するように基板裏面側から過剰露
光することにより、第一の幅の部分3a上に、自己整合的
に位置と形状が定まったチャネル部保護絶縁膜7が形成
されている。このため、パターン間の位置ずれを考慮し
た設計上の寸法余裕が不要となっている。従って、位置
ずれによる薄膜トランジスタの特性不良が生じず、しか
も、薄膜トランジスタは小型化され、マトリックス型液
晶表示基板の開口率が向上している。
光することにより、第一の幅の部分3a上に、自己整合的
に位置と形状が定まったチャネル部保護絶縁膜7が形成
されている。このため、パターン間の位置ずれを考慮し
た設計上の寸法余裕が不要となっている。従って、位置
ずれによる薄膜トランジスタの特性不良が生じず、しか
も、薄膜トランジスタは小型化され、マトリックス型液
晶表示基板の開口率が向上している。
次に、上記実施例の製造方法を説明する。
まず、ガラス製の透明絶縁性基板1上にスパッタリン
グ法により五酸化タンタルからなる基板保護膜(膜厚50
00Å)2を堆積する。基板保護膜2上にスパッタリング
法によってタンタル(膜厚4000Å)を堆積する。このタ
ンタルは光を透過しない材料である。堆積後、フォトエ
ッチングによってゲート電極3を形成する。本実施例で
は、このとき、同時にゲートバスバー23もタンタルを用
いて形成されている。
グ法により五酸化タンタルからなる基板保護膜(膜厚50
00Å)2を堆積する。基板保護膜2上にスパッタリング
法によってタンタル(膜厚4000Å)を堆積する。このタ
ンタルは光を透過しない材料である。堆積後、フォトエ
ッチングによってゲート電極3を形成する。本実施例で
は、このとき、同時にゲートバスバー23もタンタルを用
いて形成されている。
次に、陽極酸化によってゲート電極3の表面を酸化
し、五酸化タンタル(膜厚3000Å)の第一のゲート絶縁
膜4を形成する。この上にプラズマCVD法によって窒化
膜(SiNx膜、膜厚4000Å)を形成し、第二のゲート絶縁
膜5とする。
し、五酸化タンタル(膜厚3000Å)の第一のゲート絶縁
膜4を形成する。この上にプラズマCVD法によって窒化
膜(SiNx膜、膜厚4000Å)を形成し、第二のゲート絶縁
膜5とする。
第二のゲート絶縁膜5上に、チャネル部i型アモルフ
ァスシリコン膜(膜厚300Å)6を形成した後、チャネ
ル部保護絶縁膜7となる保護絶縁膜として、窒化膜(Si
Nx膜、膜厚2000Å)を堆積する。このようにして形成し
た、基板保護膜2、第二のゲート絶縁膜5、チャネル部
i型アモルファスシリコン膜6及び該保護絶縁膜は、何
れも、光透過性を有する材料で構成されている。
ァスシリコン膜(膜厚300Å)6を形成した後、チャネ
ル部保護絶縁膜7となる保護絶縁膜として、窒化膜(Si
Nx膜、膜厚2000Å)を堆積する。このようにして形成し
た、基板保護膜2、第二のゲート絶縁膜5、チャネル部
i型アモルファスシリコン膜6及び該保護絶縁膜は、何
れも、光透過性を有する材料で構成されている。
次に、該保護絶縁膜上にポジ型レジスト13(第5図)
を塗布し、絶縁性基板1の裏面側から、露光量1500mJ/c
m2の過剰露光を行う。
を塗布し、絶縁性基板1の裏面側から、露光量1500mJ/c
m2の過剰露光を行う。
第4図に、ゲート電極3のパターンを一種のフォトマ
スクとして、絶縁性基板1の下方、裏面側から光を照射
し、保護絶縁膜上に形成されたレジストを露光した場合
の、露光量とポジ型レジストのシフト量との関係を示
す。また、第5図及び第6図に、過剰露光によるレジス
トシフトを説明するための断面図を示す。図中で点線に
よって示されている部分は、レジストの露光した部分13
bである。レジストシフト量は、ゲート電極3の上方に
おいて、レジスト13の露光した部分13bの幅をゲート電
極3の幅方向に沿って、ゲート電極3の端(エッジ)か
ら計った値である。第4図からわかるように、基板裏面
側からの露光量1500mJ/cm2の過剰露光によるレジストシ
フト量は3μmとなる。従って、第5図のゲート電極の
第一の幅の部分3aは、幅が20μmであるために、その中
央には露光されていないレジストが残っている。過剰露
光されたレジストの幅(レジストシフト量)は、各々3
μmである。第6図に示すように、ゲート電極の第二の
幅の部分3b上のレジスト13は、すべて過剰露光されてい
る。
スクとして、絶縁性基板1の下方、裏面側から光を照射
し、保護絶縁膜上に形成されたレジストを露光した場合
の、露光量とポジ型レジストのシフト量との関係を示
す。また、第5図及び第6図に、過剰露光によるレジス
トシフトを説明するための断面図を示す。図中で点線に
よって示されている部分は、レジストの露光した部分13
bである。レジストシフト量は、ゲート電極3の上方に
おいて、レジスト13の露光した部分13bの幅をゲート電
極3の幅方向に沿って、ゲート電極3の端(エッジ)か
ら計った値である。第4図からわかるように、基板裏面
側からの露光量1500mJ/cm2の過剰露光によるレジストシ
フト量は3μmとなる。従って、第5図のゲート電極の
第一の幅の部分3aは、幅が20μmであるために、その中
央には露光されていないレジストが残っている。過剰露
光されたレジストの幅(レジストシフト量)は、各々3
μmである。第6図に示すように、ゲート電極の第二の
幅の部分3b上のレジスト13は、すべて過剰露光されてい
る。
なお、このシフト量は、露光量の他にゲート電極3の
側面傾斜角度(テーパ角度)によっても調節することが
できる。
側面傾斜角度(テーパ角度)によっても調節することが
できる。
第5図及び第6図を用いて説明したように、本実施例
の該保護絶縁膜上のレジスト13は、現像後、第一の幅の
部分3a上のみに残り、ゲート電極の第一の幅の部分3aの
パターンに自己整合したパターニングが行われる。すな
わち、その形状はゲート電極3のパターンがそっくり転
写されたものではなく、ゲート電極の幅が狭い部分(第
二の幅の部分3b)の上で分断されたアイランド状の形状
となっている。
の該保護絶縁膜上のレジスト13は、現像後、第一の幅の
部分3a上のみに残り、ゲート電極の第一の幅の部分3aの
パターンに自己整合したパターニングが行われる。すな
わち、その形状はゲート電極3のパターンがそっくり転
写されたものではなく、ゲート電極の幅が狭い部分(第
二の幅の部分3b)の上で分断されたアイランド状の形状
となっている。
また、本実施例では、ゲートバスバー23の材料として
ゲート電極3と同じ材料を使用しているため、ゲートバ
スバー23も遮光性を有している。このため、ゲートバス
バー23の幅が6μm以上である場合には、ゲートバスバ
ー23上にもレジストが残る。このレジストのために、後
述のエッチング後も、該ゲートバスバー23上に前記保護
絶縁膜が存在することになる。そのため、フォトマスク
を用いて、基板表面側から、除去すべき領域のレジスト
に光を照射し、該レジストを更に露光する。このとき、
該フォトマスクを透過した光のパターンとゲートバスバ
ー23のパターンとの位置合わせについては、薄膜トラン
ジスタ上でチャネル部保護絶縁膜7を位置合わせすると
きのような高い精度は必要ない。なお、ゲートバスバー
23の幅が6μm以下の場合、又はゲートバスバー23が光
透過性を有する材料からなる場合には、このような工程
を行わなくても、ゲートバスバー23上のレジストは基板
裏面側からの露光によってすべて露光される。
ゲート電極3と同じ材料を使用しているため、ゲートバ
スバー23も遮光性を有している。このため、ゲートバス
バー23の幅が6μm以上である場合には、ゲートバスバ
ー23上にもレジストが残る。このレジストのために、後
述のエッチング後も、該ゲートバスバー23上に前記保護
絶縁膜が存在することになる。そのため、フォトマスク
を用いて、基板表面側から、除去すべき領域のレジスト
に光を照射し、該レジストを更に露光する。このとき、
該フォトマスクを透過した光のパターンとゲートバスバ
ー23のパターンとの位置合わせについては、薄膜トラン
ジスタ上でチャネル部保護絶縁膜7を位置合わせすると
きのような高い精度は必要ない。なお、ゲートバスバー
23の幅が6μm以下の場合、又はゲートバスバー23が光
透過性を有する材料からなる場合には、このような工程
を行わなくても、ゲートバスバー23上のレジストは基板
裏面側からの露光によってすべて露光される。
パターニングされたレジスト13aをマスクとして保護
絶縁膜をエッチングすることによって、ゲート電極の第
一の幅の部分3aの端から3μmずつ内側にシフトしたア
イランド状パターンを有するチャネル部保護絶縁膜7が
形成される。こうして、ゲート電極の第一の幅の部分3a
のパターンに対して自己整合的に位置及び形状が整合さ
せられたチャネル部保護絶縁膜7が得られる。
絶縁膜をエッチングすることによって、ゲート電極の第
一の幅の部分3aの端から3μmずつ内側にシフトしたア
イランド状パターンを有するチャネル部保護絶縁膜7が
形成される。こうして、ゲート電極の第一の幅の部分3a
のパターンに対して自己整合的に位置及び形状が整合さ
せられたチャネル部保護絶縁膜7が得られる。
レジスト13aを除去した後、プラズマCVD法によって、
コンタクト層となるn+型アモルファスシリコン膜(膜厚
2000Å)8を堆積し、n+型アモルファスシリコン膜8と
チャネル部i型アモルファスシリコン膜6を続けて通常
の方法でフォトエッチングすることによって、薄膜トラ
ンジスタのチャネル部及びコンタクト層をパターニング
する。
コンタクト層となるn+型アモルファスシリコン膜(膜厚
2000Å)8を堆積し、n+型アモルファスシリコン膜8と
チャネル部i型アモルファスシリコン膜6を続けて通常
の方法でフォトエッチングすることによって、薄膜トラ
ンジスタのチャネル部及びコンタクト層をパターニング
する。
次に、スパッタリング法によってTi,Mo,W等の金属膜
を堆積し、金属膜を通常の方法でフォトエッチングする
ことにより、ソース電極9、ドレイン電極10のパターニ
ングを行う。
を堆積し、金属膜を通常の方法でフォトエッチングする
ことにより、ソース電極9、ドレイン電極10のパターニ
ングを行う。
この後、スパッタリング法によって酸化インジウムを
主成分とする透明導電膜(膜厚3000Å)を堆積し、これ
を通常の方法でフォトエッチングし、絵素電極11を形成
する。次に、全面に窒化膜(SiNx膜)を保護絶縁膜(膜
厚3000Å)12として堆積すれば、本実施例のマトリクス
型液晶表示基板が作製される。なお、ゲート電極の第二
の幅の部分3b上では、第2B図に示すように、第二のゲー
ト絶縁膜5上に堆積された各層は、保護絶縁膜12を除い
て、上述した各エッチングによって除去されている。
主成分とする透明導電膜(膜厚3000Å)を堆積し、これ
を通常の方法でフォトエッチングし、絵素電極11を形成
する。次に、全面に窒化膜(SiNx膜)を保護絶縁膜(膜
厚3000Å)12として堆積すれば、本実施例のマトリクス
型液晶表示基板が作製される。なお、ゲート電極の第二
の幅の部分3b上では、第2B図に示すように、第二のゲー
ト絶縁膜5上に堆積された各層は、保護絶縁膜12を除い
て、上述した各エッチングによって除去されている。
本実施例では、絶縁性基板1の表面側からの露光を行
わずに、ゲート電極の第一の幅の部分3aのパターンに対
して自己整合的に位置及び形状が高精度で整合させられ
たアイランド状のチャネル部保護絶縁膜7が形成され
た。このため、本実施例では、チャネル部保護絶縁膜7
の位置ずれによるトランジスタ特性の劣化がなかった。
わずに、ゲート電極の第一の幅の部分3aのパターンに対
して自己整合的に位置及び形状が高精度で整合させられ
たアイランド状のチャネル部保護絶縁膜7が形成され
た。このため、本実施例では、チャネル部保護絶縁膜7
の位置ずれによるトランジスタ特性の劣化がなかった。
第3図に他の実施例を示す。
本実施例では、前記実施例と同様に、ゲート電極3が
第一の幅の部分3a(幅20μm)と第二の幅の部分3b(幅
6μm)から成り、ゲート電極3の第一の幅の部分3aが
第二の幅の部分3bを介してゲートバスバー23に接続され
ている。また、遮光性を有するゲートバスバー23が第一
の幅の部分23a(幅20μm)と第二の幅の部分23b(幅6
μm)とから成っている。ゲートバスバー23の第二の幅
の部分23bは、ゲートバスバー23とソースバスバー29と
が交差する部分及びその近傍領域に設けられている。
第一の幅の部分3a(幅20μm)と第二の幅の部分3b(幅
6μm)から成り、ゲート電極3の第一の幅の部分3aが
第二の幅の部分3bを介してゲートバスバー23に接続され
ている。また、遮光性を有するゲートバスバー23が第一
の幅の部分23a(幅20μm)と第二の幅の部分23b(幅6
μm)とから成っている。ゲートバスバー23の第二の幅
の部分23bは、ゲートバスバー23とソースバスバー29と
が交差する部分及びその近傍領域に設けられている。
ゲート電極3の第一の幅の部分3a及びゲートバスバー
の第一の幅の部分23aの上には、第一及び第二のゲート
絶縁膜4、5及びチャネル部i型アモルファスシリコン
膜6を介して、チャネル部保護絶縁膜7が形成されてい
る。該チャネル部保護絶縁膜7は、ゲート電極の第一の
幅の部分3a及びゲートバスバーの第一の幅の部分23aの
端からその内側へ、3μづつmシフトしたパターンを有
している。
の第一の幅の部分23aの上には、第一及び第二のゲート
絶縁膜4、5及びチャネル部i型アモルファスシリコン
膜6を介して、チャネル部保護絶縁膜7が形成されてい
る。該チャネル部保護絶縁膜7は、ゲート電極の第一の
幅の部分3a及びゲートバスバーの第一の幅の部分23aの
端からその内側へ、3μづつmシフトしたパターンを有
している。
一方、それぞれの第一の幅の部分より幅の狭いゲート
電極の第二の幅の部分3b及びゲートバスバーの第二の幅
の部分23bの上方には、チャネル部保護絶縁膜7は形成
されていない。
電極の第二の幅の部分3b及びゲートバスバーの第二の幅
の部分23bの上方には、チャネル部保護絶縁膜7は形成
されていない。
本実施例は、基板裏面側からレジストを過剰露光する
という本発明の方法を用いて、保護絶縁膜上のレジスト
パターンが、ゲート電極3の第一の幅の部分3a及びゲー
トバスバー23の第一の幅の部分23aのパターンに対して
自己整合的に、しかも、同時に形成されることを利用し
て作製されている。本実施例では、基板裏面側からの露
光だけで、再度フォトマスクを用いて基板表面側から露
光することなく、ゲートバスバー23の第二の幅の部分23
b上のレジストをすべて過剰露光し、除去してしまうこ
とができる。レジストが除去された領域では、該保護絶
縁膜はエッチング工程により除去される。このため、該
保護絶縁膜が除去された領域のi型アモルファスシリコ
ン膜を除去することができ、ソースバスバー29とゲート
バスバー23との間で電気的リークが発生することを防止
できる。
という本発明の方法を用いて、保護絶縁膜上のレジスト
パターンが、ゲート電極3の第一の幅の部分3a及びゲー
トバスバー23の第一の幅の部分23aのパターンに対して
自己整合的に、しかも、同時に形成されることを利用し
て作製されている。本実施例では、基板裏面側からの露
光だけで、再度フォトマスクを用いて基板表面側から露
光することなく、ゲートバスバー23の第二の幅の部分23
b上のレジストをすべて過剰露光し、除去してしまうこ
とができる。レジストが除去された領域では、該保護絶
縁膜はエッチング工程により除去される。このため、該
保護絶縁膜が除去された領域のi型アモルファスシリコ
ン膜を除去することができ、ソースバスバー29とゲート
バスバー23との間で電気的リークが発生することを防止
できる。
このように本実施例では、フォトマスク工程数が低減
され、プロセス短縮による低コスト化が実現される。
され、プロセス短縮による低コスト化が実現される。
上記何れの実施例においても、レジストシフト量が3
μmとなるように、露光量を1500mJ/cm2に設定したが、
設計上必要なシフト量を得るために露光量を適宜変化さ
せてもよい。
μmとなるように、露光量を1500mJ/cm2に設定したが、
設計上必要なシフト量を得るために露光量を適宜変化さ
せてもよい。
(発明の効果) 以上のように本発明に係るマトリクス型液晶表示基板
の製造方法によれば、第一の幅を有する部分と第一の幅
よりも狭い第二の幅を有する部分とからなるゲート電極
を遮光マスクとして、基板裏面側からの露光により自己
整合的にレジスト膜のパターニングを行い、該パターニ
ングしたレジスト膜をマスクとして、ゲート電極上に、
チャネル部を保護するチャネル部保護絶縁膜を形成する
ようにし、しかも第一の幅を、該基板の裏面側からの光
照射により、基板表面側に形成したレジスト膜が該ゲー
ト電極のエッジから内側に過剰露光される過剰露光部の
寸法の2倍より大きく、該第二の幅を、該過剰露光部の
寸法の2倍より小さくしているので、該ゲート電極の第
一の幅を有する部分に対して自己整合的にその上にチャ
ネル部保護絶縁膜を形成でき、これによりチャネル部保
護絶縁膜のゲート電極に対する位置ずれを防止すること
ができ、またゲート電極とチャネル部保護絶縁膜との位
置合わせマージンを削除できる。
の製造方法によれば、第一の幅を有する部分と第一の幅
よりも狭い第二の幅を有する部分とからなるゲート電極
を遮光マスクとして、基板裏面側からの露光により自己
整合的にレジスト膜のパターニングを行い、該パターニ
ングしたレジスト膜をマスクとして、ゲート電極上に、
チャネル部を保護するチャネル部保護絶縁膜を形成する
ようにし、しかも第一の幅を、該基板の裏面側からの光
照射により、基板表面側に形成したレジスト膜が該ゲー
ト電極のエッジから内側に過剰露光される過剰露光部の
寸法の2倍より大きく、該第二の幅を、該過剰露光部の
寸法の2倍より小さくしているので、該ゲート電極の第
一の幅を有する部分に対して自己整合的にその上にチャ
ネル部保護絶縁膜を形成でき、これによりチャネル部保
護絶縁膜のゲート電極に対する位置ずれを防止すること
ができ、またゲート電極とチャネル部保護絶縁膜との位
置合わせマージンを削除できる。
これにより、チャネル部保護絶縁膜のゲート電極に対
する位置ずれによるトランジスタの特性劣化を回避でき
るとともに、上記位置合わせマージンの削減によりトラ
ンジスタ各部の寸法を縮小してその小型化を図ることが
できる。
する位置ずれによるトランジスタの特性劣化を回避でき
るとともに、上記位置合わせマージンの削減によりトラ
ンジスタ各部の寸法を縮小してその小型化を図ることが
できる。
この結果、マトリクス型液晶表示基板の高密度化及び
高画質化を図ることができる。
高画質化を図ることができる。
【図面の簡単な説明】 第1図は本発明の実施例の平面図、第2A図は第1図のA
−A線断面図、第2B図は第1図のB−B線断面図、第3
図は他の実施例を説明するための平面図、第4図は露光
量とレジストシフト量の関係を示すグラフ、第5図及び
第6図はレジストシフト量を説明するための断面図、第
7図は従来例の平面図、第8図は第7図のC−C線断面
図である。 1……絶縁性基板、2……基板保護膜、3……ゲート電
極、3a……ゲート電極の第一の幅の部分、3b……ゲート
電極の第二の幅の部分、4……第一のゲート絶縁膜、5
……第二のゲート絶縁膜、6……チャネル部i型アモル
ファスシリコン膜、7……チャネル部保護絶縁膜、8…
…n+型アモルファスシリコン膜(コンタクト層)、9…
…ソース電極、10……ドレイン電極、11……絵素電極、
12……保護絶縁膜、13……レジスト、13a……レジスト
の露光しない部分、13b……レジストの露光した部分、2
3……ゲートバスバー(走査線)、23a……ゲートバスバ
ーの第一の幅の部分、23b……ゲートバスバーの第二の
幅の部分、29……ソースバスバー(信号線)。
−A線断面図、第2B図は第1図のB−B線断面図、第3
図は他の実施例を説明するための平面図、第4図は露光
量とレジストシフト量の関係を示すグラフ、第5図及び
第6図はレジストシフト量を説明するための断面図、第
7図は従来例の平面図、第8図は第7図のC−C線断面
図である。 1……絶縁性基板、2……基板保護膜、3……ゲート電
極、3a……ゲート電極の第一の幅の部分、3b……ゲート
電極の第二の幅の部分、4……第一のゲート絶縁膜、5
……第二のゲート絶縁膜、6……チャネル部i型アモル
ファスシリコン膜、7……チャネル部保護絶縁膜、8…
…n+型アモルファスシリコン膜(コンタクト層)、9…
…ソース電極、10……ドレイン電極、11……絵素電極、
12……保護絶縁膜、13……レジスト、13a……レジスト
の露光しない部分、13b……レジストの露光した部分、2
3……ゲートバスバー(走査線)、23a……ゲートバスバ
ーの第一の幅の部分、23b……ゲートバスバーの第二の
幅の部分、29……ソースバスバー(信号線)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今矢 明彦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭63−136076(JP,A) 特開 昭62−171160(JP,A) 特開 昭59−228289(JP,A)
Claims (1)
- 【請求項1】光透過性を有する基板と、該基板上にマト
リクス状に配された絵素電極と、該絵素電極にそれぞれ
電気的に接続された、第一の幅を有する部分と第一の幅
よりも狭い第二の幅を有する部分とにより構成されたゲ
ート電極を有する薄膜トランジスタと、該薄膜トランジ
スタのゲート電極の第一の幅を有する部分に、第二の幅
を有する部分を介して接続された走査線とを備えたマト
リクス型液晶表示基板の製造方法において、 該薄膜トランジスタのゲート電極上方に薄膜を形成する
工程と、 該薄膜上にレジスト膜を形成する工程と、 該ゲート電極を遮光マスクとして、該基板の裏面側から
該レジスト膜に光を照射し、該ゲート電極のエッジから
内側に過剰露光されたパターンを有するレジストマスク
を該薄膜上に形成する工程と、 該レジストマスクを用いて、該薄膜をエッチングし、薄
膜パターンを形成する工程とを含んでおり、 該第一の幅は、該基板の裏面側からの光照射により、基
板表面側に形成したレジスト膜が該ゲート電極のエッジ
から内側に過剰露光される過剰露光部の寸法の2倍より
大きいものであり、該第二の幅は、該過剰露光部の寸法
の2倍より小さいものであるマトリクス型液晶表示基板
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24386889A JPH0820644B2 (ja) | 1989-09-19 | 1989-09-19 | マトリクス型液晶表示基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24386889A JPH0820644B2 (ja) | 1989-09-19 | 1989-09-19 | マトリクス型液晶表示基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03105324A JPH03105324A (ja) | 1991-05-02 |
JPH0820644B2 true JPH0820644B2 (ja) | 1996-03-04 |
Family
ID=17110174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24386889A Expired - Lifetime JPH0820644B2 (ja) | 1989-09-19 | 1989-09-19 | マトリクス型液晶表示基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0820644B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9388283B2 (en) | 2013-09-25 | 2016-07-12 | Ticona Llc | Method of polyarylene sulfide crystallization |
US9403948B2 (en) | 2013-09-25 | 2016-08-02 | Ticona Llc | Salt byproduct separation during formation of polyarylene sulfide |
US9562139B2 (en) | 2013-09-25 | 2017-02-07 | Ticona Llc | Process for forming low halogen content polyarylene sulfides |
US9587074B2 (en) | 2013-09-25 | 2017-03-07 | Ticona Llc | Multi-stage process for forming polyarylene sulfides |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2669954B2 (ja) * | 1991-05-08 | 1997-10-29 | シャープ株式会社 | アクティブマトリクス表示装置 |
JPH0511261A (ja) * | 1991-07-02 | 1993-01-19 | Sharp Corp | アクテイブマトリクス表示装置 |
US7022556B1 (en) | 1998-11-11 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Exposure device, exposure method and method of manufacturing semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59228289A (ja) * | 1983-06-09 | 1984-12-21 | 富士通株式会社 | 液晶表示パネルの構成法 |
JPS62171160A (ja) * | 1986-01-22 | 1987-07-28 | Sharp Corp | 薄膜トランジスタ |
JPS63136076A (ja) * | 1986-11-28 | 1988-06-08 | 松下電器産業株式会社 | 薄膜トランジスタアレイ |
-
1989
- 1989-09-19 JP JP24386889A patent/JPH0820644B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9388283B2 (en) | 2013-09-25 | 2016-07-12 | Ticona Llc | Method of polyarylene sulfide crystallization |
US9403948B2 (en) | 2013-09-25 | 2016-08-02 | Ticona Llc | Salt byproduct separation during formation of polyarylene sulfide |
US9562139B2 (en) | 2013-09-25 | 2017-02-07 | Ticona Llc | Process for forming low halogen content polyarylene sulfides |
US9587074B2 (en) | 2013-09-25 | 2017-03-07 | Ticona Llc | Multi-stage process for forming polyarylene sulfides |
Also Published As
Publication number | Publication date |
---|---|
JPH03105324A (ja) | 1991-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
KR100686228B1 (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
JP3097841B2 (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
US6876428B2 (en) | Method of manufacturing a liquid crystal display panel using a gray tone mask | |
KR100364771B1 (ko) | 액정표시장치의구조및제조방법 | |
KR20010102117A (ko) | 능동 매트릭스 디바이스를 제작하는 방법 | |
JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
JPH0820644B2 (ja) | マトリクス型液晶表示基板の製造方法 | |
KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
KR100601168B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR20030056531A (ko) | 액정표시장치의 제조방법 | |
KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
KR100623975B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
JPH03186820A (ja) | マトリクス型液晶表示基板の製造方法 | |
KR100601171B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100283519B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR100695298B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100670043B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
JP3247084B2 (ja) | アクティブ素子アレイ基板及びその製造方法 | |
JPH0787242B2 (ja) | アクティブマトリクス基板の製造方法 | |
KR100783699B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |