JPH08204693A - フレーム同期回路 - Google Patents

フレーム同期回路

Info

Publication number
JPH08204693A
JPH08204693A JP7009133A JP913395A JPH08204693A JP H08204693 A JPH08204693 A JP H08204693A JP 7009133 A JP7009133 A JP 7009133A JP 913395 A JP913395 A JP 913395A JP H08204693 A JPH08204693 A JP H08204693A
Authority
JP
Japan
Prior art keywords
frame synchronization
frame
synchronization
detection
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7009133A
Other languages
English (en)
Inventor
Toshiro Sugimoto
敏朗 杉元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP7009133A priority Critical patent/JPH08204693A/ja
Publication of JPH08204693A publication Critical patent/JPH08204693A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【目的】 FASによるフレーム同期が誤同期によって
確立した時に偶然にマルチフレーム同期が確立されてい
る場合でもフレーム同期復帰を早期に行い、かつ正常な
同期状態を維持する。 【構成】 ガードタイマ5はマルチフレーム同期検出回
路4からのマルチフレーム同期アラーム16に対してT
秒間のガードをとり、マルチフレームアラームパルス1
7として出力する。FASB検出回路6は入力データ1
1中のFASBを監視し、フレーム同期が確立している
時にFASBが相違していれば疑似同期による同期確立
と判定し、“L”のFASB検出パルス18を出力す
る。強制ハンチング用クロックインヒビット回路7はF
ASB検出パルス18が“L”で、マルチフレームアラ
ームパルス17が“H”の時にフレーム同期検出回路2
へのフレーム同期検出用クロック19を1クロックだけ
インヒビットする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はフレーム同期回路に関
し、特にPCM(Pulse Code Modula
tion)ディジタル通信におけるフレーム同期回路に
関する。
【0002】
【従来の技術】従来、この種のフレーム同期回路は、図
4に示すように、クロック(CLK)抽出タンク回路1
と、フレーム同期検出回路2と、エラスティックストア
メモリ3と、マルチフレーム同期検出回路4とを含んで
構成されている。
【0003】クロック抽出タンク回路1は伝送路(図示
せず)の入力データ11(2.048MbpsPCMデ
ィジタルデータ)からクロック成分を抽出し、伝送路抽
出クロック12を出力する。また、クロック抽出タンク
回路1は伝送路クロックの断時にも、以前に抽出したク
ロック成分によって伝送路抽出クロック12を維持す
る。
【0004】ここで、入力データ11は、図5に示すよ
うに、16マルチフレーム(4096ビット)で構成さ
れており、各フレームのビット長は256ビットであ
る。また、1フレーム中には特定ビットパターンである
FAS(Frame Alingment Signa
l;“10011011”)、またはFASB[Fra
me Alingment Signal Ber;
“**0*****”(*は不定を示す)]というフレ
ーム同期信号と、MFS[Multi FrameSi
gnal;“0000****”(*は不定を示す)]
というマルチフレーム同期信号とを有している。尚、M
FSは0フレーム目にだけ付加されている。
【0005】フレーム同期検出回路2はクロック抽出タ
ンク回路1からの伝送路抽出クロック12を基に入力デ
ータ11のフレーム同期信号、つまりFAS及びFAS
B各々の一致を検出し、フレーム同期を確立させる。フ
レーム同期が確立しない場合、フレーム同期検出回路2
はフレーム同期アラーム15を出力する。
【0006】エラスティックストアメモリ3には入力デ
ータ11がクロック抽出タンク回路1からの伝送路抽出
クロック12を基に書込まれ、その内容が装置内クロッ
ク14に応答して出力データ13として出力される。
【0007】マルチフレーム同期検出回路4は装置内ク
ロック14を基にエラスティックストアメモリ3からの
出力データ13のマルチフレーム同期信号、つまりMF
Sの一致を検出し、マルチフレーム同期を確立させる。
マルチフレーム同期が確立しない場合、マルチフレーム
同期検出回路4はマルチフレーム同期アラーム16を出
力する。
【0008】上記のフレーム同期回路では非同期状態か
ら同期状態への同期引き込みハンチングの際、まずフレ
ーム同期信号がFAS,FASM,FASの順番で一致
することを検出し、フレーム同期を確立する。その後
に、マルチフレーム同期信号であるMFSの一致を検出
し、16マルチフレームの同期を確立する。また、同期
確立後はFAS検出によるフレーム同期の確立状態だけ
を監視してフレーム同期再ハンチングを行うようになっ
ている。
【0009】
【発明が解決しようとする課題】上述した従来のフレー
ム同期回路では、マイクロ回線のようにフェージングが
発生し得るようなビットエラーレートの高い回線の場
合、同期引き込み時にフレーム中のデータビットとフレ
ーム同期信号FAS,FASBのビットパターンとが一
致してしまい、疑似同期に陥ってしまうことがある。
【0010】この場合、同期確立後はFASによるフレ
ーム同期の確立状態だけを監視しているので、FASに
よるフレーム同期が誤同期によって確立した時に偶然に
マルチフレーム同期が確立されていると、フレーム同期
復帰の手段がなく、一旦その状態に陥ると人為的に回線
を完全に断にする等の手段を講じる以外にフレーム同期
回復が困難となる。
【0011】そこで、本発明の目的は上記の問題点を解
消し、FASによるフレーム同期が誤同期によって確立
した時に偶然にマルチフレーム同期が確立されている場
合でもフレーム同期復帰を早期に行うことができ、かつ
正常な同期状態を維持することができるフレーム同期回
路を提供することにある。
【0012】
【課題を解決するための手段】本発明によるフレーム同
期回路は、マルチフレームデータのフレームデータ各々
に交互に設定された第1及び第2のフレーム同期信号を
基にフレーム同期を検出する第1のフレーム同期検出手
段と、前記マルチフレームデータに設定されたマルチフ
レーム同期信号を基にマルチフレーム同期を検出するマ
ルチフレーム同期検出手段とを有し、前記フレーム同期
検出手段及び前記マルチフレーム同期検出手段各々の検
出結果を基に前記マルチフレームデータのフレーム同期
を確立するフレーム同期回路であって、前記第2のフレ
ーム同期信号を基に前記フレーム同期を検出する第2の
フレーム同期検出手段と、前記第2のフレーム同期検出
手段及び前記マルチフレーム同期検出手段各々で同期外
れが検出された時に前記第1のフレーム同期検出手段か
ら同期外れを示すアラーム信号を強制的に出力させる手
段とを備えている。
【0013】本発明による他のフレーム同期回路は、上
記の構成のほかに、前記マルチフレーム同期検出手段で
同期外れが検出された時に前記マルチフレーム同期検出
手段の検出結果を所定時間維持する手段を具備してい
る。
【0014】本発明による別のフレーム同期回路は、マ
ルチフレームデータのフレームデータ各々から伝送路ク
ロックを抽出する抽出手段と、前記フレームデータ各々
に交互に設定された第1及び第2のフレーム同期信号と
前記抽出手段で抽出された前記伝送路クロックとを基に
フレーム同期を検出する第1のフレーム同期検出手段
と、前記マルチフレームデータに設定されたマルチフレ
ーム同期信号を基にマルチフレーム同期を検出するマル
チフレーム同期検出手段とを有し、前記フレーム同期検
出手段及び前記マルチフレーム同期検出手段各々の検出
結果を基に前記マルチフレームデータのフレーム同期を
確立するフレーム同期回路であって、前記第2のフレー
ム同期信号を基に前記フレーム同期を検出する第2のフ
レーム同期検出手段と、前記第2のフレーム同期検出手
段で前記第2のフレーム同期信号の同期外れが検出され
かつ前記マルチフレーム同期検出手段で前記マルチフレ
ーム同期の同期外れが検出された時に前記伝送路クロッ
クの前記第1のフレーム同期検出手段への供給を一時抑
止する手段とを備えている。
【0015】本発明によるさらに別のフレーム同期回路
は、上記の構成のほかに、前記マルチフレーム同期検出
手段で同期外れが検出された時に前記マルチフレーム同
期検出手段の検出結果を所定時間維持する手段を具備し
ている。
【0016】
【作用】ガードタイマとFASB検出回路と強制ハンチ
ング用クロックインヒビット回路とを従来のフレーム同
期回路に付加し、フレーム同期検出とは別にFASBの
みの監視を行い、マルチフレーム同期検出回路がマルチ
フレーム同期外れアラームを出力しかつFASB検出回
路がFASBの相違を検出した時にフレーム同期検出回
路からフレーム同期アラームを強制的に出力させる。
【0017】これによって、FASによるフレーム同期
が誤同期によって確立した時に偶然にマルチフレーム同
期が確立されている場合でも疑似同期から早く脱出し、
かつ正常な同期状態が維持可能となる。
【0018】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
【0019】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、本発明の一実施例によるフ
レーム同期回路はクロック(CLK)抽出タンク回路1
と、フレーム同期検出回路2と、エラスティックストア
メモリ3と、マルチフレーム同期検出回路4と、ガード
タイマ5と、FASB検出回路6と、強制ハンチング用
クロックインヒビット回路7とを含んで構成されてい
る。
【0020】クロック抽出タンク回路1は伝送路(図示
せず)の入力データ11(2.048MbpsPCMデ
ィジタルデータ)からクロック成分を抽出し、伝送路抽
出クロック12を出力する。また、クロック抽出タンク
回路1は伝送路クロックの断時にも、以前に抽出したク
ロック成分によって伝送路抽出クロック12を維持す
る。
【0021】フレーム同期検出回路2は強制ハンチング
用クロックインヒビット回路7で生成されたフレーム同
期検出用クロック19を基に入力データ11のフレーム
同期信号、つまりFAS及びFASB各々の一致を検出
し、フレーム同期を確立させる。フレーム同期が確立し
ない場合、フレーム同期検出回路2はフレーム同期アラ
ーム15を出力する。
【0022】エラスティックストアメモリ3には入力デ
ータ11がクロック抽出タンク回路1からの伝送路抽出
クロック12を基に書込まれ、その内容が装置内クロッ
ク14に応答して出力データ13として出力される。
【0023】マルチフレーム同期検出回路4は装置内ク
ロック14を基にエラスティックストアメモリ3からの
出力データ13のマルチフレーム同期信号、つまりMF
Sの一致を検出し、マルチフレーム同期を確立させる。
マルチフレーム同期が確立しない場合、マルチフレーム
同期検出回路4はマルチフレーム同期アラーム16を出
力し、フレーム同期検出回路2からフレーム同期アラー
ム15が出力されるとそのマルチフレーム同期アラーム
16の出力をリセットする。
【0024】ガードタイマ5は装置内クロック14を基
に、マルチフレーム同期検出回路4からのマルチフレー
ム同期アラーム16に対して予め設定されたT秒間のガ
ードをとり、マルチフレームアラームパルス17として
強制ハンチング用クロックインヒビット回路7に出力す
る。
【0025】FASB検出回路6は入力データ11中の
FASBに合致したタイミングパルスを生成してFAS
Bを監視し、フレーム同期が確立している時にFASB
が相違していれば疑似同期による同期確立と判定し、
“L”のFASB検出パルス18を強制ハンチング用ク
ロックインヒビット回路7に出力する。
【0026】また、FASB検出回路6はフレーム同期
が確立している時にFASBが一致していれば正常な同
期確立と判定し、“H”のFASB検出パルス18を強
制ハンチング用クロックインヒビット回路7に出力す
る。
【0027】強制ハンチング用クロックインヒビット回
路7は通常、クロック抽出タンク回路1で抽出された伝
送路抽出クロック12を基にフレーム同期検出用クロッ
ク19を生成してフレーム同期検出回路2に出力する。
【0028】また、強制ハンチング用クロックインヒビ
ット回路7はFASB検出パルス18が“L”で、マル
チフレームアラームパルス17が“H”の時にフレーム
同期検出回路2へのフレーム同期検出用クロック19を
1クロックだけインヒビットし、強制的にフレーム同期
検出回路2からフレーム同期アラーム15を出力させる
ようにする。
【0029】上記のフレーム同期回路では非同期状態か
ら同期状態への同期引き込みハンチングの際、まずフレ
ーム同期信号がFAS,FASM,FASの順番で一致
することを検出し、フレーム同期を確立する。その後
に、マルチフレーム同期信号であるMFSの一致を検出
し、16マルチフレームの同期を確立する。また、同期
確立後はFAS検出によるフレーム同期の確立状態の監
視及びFASBのみの監視を行ってフレーム同期再ハン
チングを行うようになっている。
【0030】図2は本発明の一実施例によるFASB検
出動作を示すタイミングチャートであり、図3は本発明
の一実施例によるクロックインヒビット動作を示すタイ
ミングチャートである。これら図1〜図3を用いて本発
明の一実施例の動作について説明する。
【0031】伝送路からの入力データ11はクロック抽
出タンク回路1に入力されるとともに、フレーム同期検
出回路2とエラスティックストアメモリ3とFASB検
出回路6とに夫々入力される。
【0032】FASB検出回路6は入力データ11中の
FASBに合致したタイミングパルスを生成してFAS
Bを監視し、フレーム同期が確立している時にFASB
が相違していれば疑似同期による同期確立と判定し、
“L”のFASB検出パルス18を強制ハンチング用ク
ロックインヒビット回路7に出力する。
【0033】また、FASB検出回路6はフレーム同期
が確立している時にFASBが一致していれば正常な同
期確立と判定し、“H”のFASB検出パルス18を強
制ハンチング用クロックインヒビット回路7に出力す
る。
【0034】エラスティックストアメモリ3はクロック
抽出タンク回路1で抽出された伝送路抽出クロック12
と装置内クロック14とを入力し、入力データ11を装
置内クロック14の位相に乗せ替える。
【0035】このとき、エラスティックストアメモリ3
は伝送路クロックが回線断等によって消失した場合で
も、以前に書込まれたデータを装置内クロック14で読
出すので、出力データ13は外部に出力されるととも
に、マルチフレーム同期確立のためにマルチフレーム同
期検出回路4に出力され、マルチフレーム同期検出回路
4で16マルチフレームの同期検出が行われる。
【0036】この場合、マルチフレーム同期外れが発生
した場合、このマルチフレーム同期外れの発生がマルチ
フレーム同期検出回路4で検出され、マルチフレーム同
期検出回路4からマルチフレーム同期外れアラーム16
が出力される。
【0037】マルチフレーム同期外れアラーム16はガ
ードタイマ5に入力され、ガードタイマ5で予め設定さ
れたT秒間のガードがとられた後にマルチフレームアラ
ームパルス17として強制ハンチング用クロックインヒ
ビット回路7に出力される。
【0038】強制ハンチング用クロックインヒビット回
路7ではFASB検出パルス18が“L”で、マルチフ
レームアラームパルス17が“H”の時にフレーム同期
検出回路2に入力しているフレーム同期検出用クロック
19を1クロックだけインヒビットし、フレーム同期検
出回路2からフレーム同期アラーム15を強制的に出力
させるようにする。
【0039】フレーム同期検出回路2がフレーム同期ア
ラーム15を出力すると、マルチフレーム同期検出回路
4はマルチフレーム同期外れアラーム16の出力をリセ
ットする。よって、フレーム同期回路では図示せぬ回路
によって同期再ハンチングが行われるので、正常な同期
が確立される。
【0040】このように、ガードタイマ5とFASB検
出回路6と強制ハンチング用クロックインヒビット回路
7とを従来のフレーム同期回路に付加し、フレーム同期
検出とは別にFASBのみの監視を行い、マルチフレー
ム同期検出回路4がマルチフレーム同期外れアラーム1
6を出力し、FASB検出回路6がFASBの相違を検
出した時にフレーム同期検出回路2からフレーム同期ア
ラーム15を強制的に出力させるようにすることによっ
て、FASによるフレーム同期が誤同期によって確立し
た時に偶然にマルチフレーム同期が確立されている場合
でも疑似同期から早く脱出し、かつ正常な同期状態を維
持することができる。
【0041】
【発明の効果】以上説明したように本発明によれば、マ
ルチフレームデータのフレームデータ各々に交互に設定
された第1及び第2のフレーム同期信号を基にフレーム
同期を検出する第1のフレーム同期検出手段と、マルチ
フレームデータに設定されたマルチフレーム同期信号を
基にマルチフレーム同期を検出するマルチフレーム同期
検出手段とを有し、フレーム同期検出手段及びマルチフ
レーム同期検出手段各々の検出結果を基にマルチフレー
ムデータのフレーム同期を確立するフレーム同期回路に
おいて、第2のフレーム同期信号を基にフレーム同期を
検出する第2のフレーム同期検出手段及びマルチフレー
ム同期検出手段各々で同期外れが検出された時に第1の
フレーム同期検出手段から同期外れを示すアラーム信号
を強制的に出力させることによって、FASによるフレ
ーム同期が誤同期によって確立した時に偶然にマルチフ
レーム同期が確立されている場合でもフレーム同期復帰
を早期に行うことができ、かつ正常な同期状態を維持す
ることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】本発明の一実施例によるFASB検出動作を示
すタイミングチャートである。
【図3】本発明の一実施例によるクロックインヒビット
動作を示すタイミングチャートである。
【図4】従来例の構成を示すブロック図である。
【図5】2.048MbpsPCMディジタルデータの
フレームフォーマットを示す図である。
【符号の説明】
1 クロック抽出タンク回路 2 フレーム同期検出回路 3 エラスティックストアメモリ 4 マルチフレーム同期検出回路 5 ガードタイマ 6 FASB検出回路 7 強制ハンチング用クロックインヒビット回路 11 入力データ 12 伝送路抽出クロック 15 フレーム同期アラーム 16 マルチフレーム同期外れアラーム 17 マルチフレームアラームパルス 18 FASB検出パルス 19 フレーム同期検出用クロック

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 マルチフレームデータのフレームデータ
    各々に交互に設定された第1及び第2のフレーム同期信
    号を基にフレーム同期を検出する第1のフレーム同期検
    出手段と、前記マルチフレームデータに設定されたマル
    チフレーム同期信号を基にマルチフレーム同期を検出す
    るマルチフレーム同期検出手段とを有し、前記フレーム
    同期検出手段及び前記マルチフレーム同期検出手段各々
    の検出結果を基に前記マルチフレームデータのフレーム
    同期を確立するフレーム同期回路であって、前記第2の
    フレーム同期信号を基に前記フレーム同期を検出する第
    2のフレーム同期検出手段と、前記第2のフレーム同期
    検出手段及び前記マルチフレーム同期検出手段各々で同
    期外れが検出された時に前記第1のフレーム同期検出手
    段から同期外れを示すアラーム信号を強制的に出力させ
    る手段とを有することを特徴とするフレーム同期回路。
  2. 【請求項2】 前記マルチフレーム同期検出手段で同期
    外れが検出された時に前記マルチフレーム同期検出手段
    の検出結果を所定時間維持する手段を含むことを特徴と
    する請求項1記載のフレーム同期回路。
  3. 【請求項3】 マルチフレームデータのフレームデータ
    各々から伝送路クロックを抽出する抽出手段と、前記フ
    レームデータ各々に交互に設定された第1及び第2のフ
    レーム同期信号と前記抽出手段で抽出された前記伝送路
    クロックとを基にフレーム同期を検出する第1のフレー
    ム同期検出手段と、前記マルチフレームデータに設定さ
    れたマルチフレーム同期信号を基にマルチフレーム同期
    を検出するマルチフレーム同期検出手段とを有し、前記
    フレーム同期検出手段及び前記マルチフレーム同期検出
    手段各々の検出結果を基に前記マルチフレームデータの
    フレーム同期を確立するフレーム同期回路であって、前
    記第2のフレーム同期信号を基に前記フレーム同期を検
    出する第2のフレーム同期検出手段と、前記第2のフレ
    ーム同期検出手段で前記第2のフレーム同期信号の同期
    外れが検出されかつ前記マルチフレーム同期検出手段で
    前記マルチフレーム同期の同期外れが検出された時に前
    記伝送路クロックの前記第1のフレーム同期検出手段へ
    の供給を一時抑止する手段とを有することを特徴とする
    フレーム同期回路。
  4. 【請求項4】 前記マルチフレーム同期検出手段で同期
    外れが検出された時に前記マルチフレーム同期検出手段
    の検出結果を所定時間維持する手段を含むことを特徴と
    する請求項3記載のフレーム同期回路。
JP7009133A 1995-01-24 1995-01-24 フレーム同期回路 Withdrawn JPH08204693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7009133A JPH08204693A (ja) 1995-01-24 1995-01-24 フレーム同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7009133A JPH08204693A (ja) 1995-01-24 1995-01-24 フレーム同期回路

Publications (1)

Publication Number Publication Date
JPH08204693A true JPH08204693A (ja) 1996-08-09

Family

ID=11712136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7009133A Withdrawn JPH08204693A (ja) 1995-01-24 1995-01-24 フレーム同期回路

Country Status (1)

Country Link
JP (1) JPH08204693A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317810B1 (ko) * 1998-12-31 2001-12-22 서평원 디지털 계위 구조의 리프레머 및 프레임 손실 검사 장치
KR100516915B1 (ko) * 2002-10-10 2005-09-26 한국전자통신연구원 다중 프레임 동기이탈 검출 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317810B1 (ko) * 1998-12-31 2001-12-22 서평원 디지털 계위 구조의 리프레머 및 프레임 손실 검사 장치
KR100516915B1 (ko) * 2002-10-10 2005-09-26 한국전자통신연구원 다중 프레임 동기이탈 검출 장치 및 방법

Similar Documents

Publication Publication Date Title
JP4207329B2 (ja) フレーム同期回路
JPH03293829A (ja) フレーム同期保護回路
JP2861932B2 (ja) バーストフレーム位相同期回路
JPH08204693A (ja) フレーム同期回路
JP2005184335A (ja) 無線通信装置における誤同期防止装置
JPH1065660A (ja) フレーム同期回路
JPH11239121A (ja) ディジタル通信装置
JP2697421B2 (ja) ディジタル伝送システムのフレーム同期回路
JP2802143B2 (ja) ビット同期回路
JPH11103289A (ja) 装置内自己監視方式
JP2602738B2 (ja) 出力断検出回路
JPH098795A (ja) フレーム同期方法及び通信装置
JP2680962B2 (ja) フレーム同期回路
JP4441648B2 (ja) フレーム同期回路
JP2758747B2 (ja) ディジタル回線終端装置
JPH11187006A (ja) Pcmディジタル通信装置
JPH05153186A (ja) デイジタル回線終端装置
JPH0234055A (ja) セル誤同期検出方式
JP2000032066A (ja) 光ファイバ伝送の瞬断検出装置
JPS62200837A (ja) フレーム同期検出装置
JPH1065638A (ja) 中間中継装置およびその警報転送方法
JPH0129470B2 (ja)
JPH04239832A (ja) フレーム同期回路
JPH06350571A (ja) Crcエラー検出回路
JPH0936841A (ja) 伝送装置および伝送システム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402