JPH08204688A - Two-way channel clock selection system - Google Patents
Two-way channel clock selection systemInfo
- Publication number
- JPH08204688A JPH08204688A JP7011149A JP1114995A JPH08204688A JP H08204688 A JPH08204688 A JP H08204688A JP 7011149 A JP7011149 A JP 7011149A JP 1114995 A JP1114995 A JP 1114995A JP H08204688 A JPH08204688 A JP H08204688A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- interface
- way
- channels
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、二方路選択を行なって
いる装置におけるクロック選択に関し、特に複数のイン
タフェースチャネルを持つインタフェースパッケージ
（ラインセット）において、回線端末クロック生成用回
路を全チャネル共通とすることが可能な、二方路クロッ
ク選択方式に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to clock selection in a device performing two-way selection, and particularly in an interface package (line set) having a plurality of interface channels, a circuit for generating a line terminal clock is common to all channels. The present invention relates to a two-way clock selection method capable of
【０００２】ＬＡＮ（Local Area Network）等の二方路
選択を行なう装置においては、複数のインタフェースチ
ャネルを持つラインセットにおいて、回線端末クロック
を、二方路から選択した装置内従属クロックに同期させ
るようにしている。In a device such as a LAN (Local Area Network) which performs two-way route selection, in a line set having a plurality of interface channels, a line terminal clock is synchronized with an intra-device dependent clock selected from the two routes. I have to.
【０００３】このような場合の二方路クロック選択方式
においては、回線端末クロック生成用回路を、ラインセ
ット内において、全チャネル共通にできることが望まし
い。In the two-way clock selection system in such a case, it is desirable that the line terminal clock generation circuit can be shared by all channels in the line set.
【０００４】[0004]
【従来の技術】図４は、従来の二方路クロック選択方式
を示したものであって、二方路選択を行なっているＬＡ
Ｎのインタフェースノード装置に実装される、複数のイ
ンタフェースチャネルを持つラインセットにおいて、従
属クロックを二方路伝送路から選択する際の、二方路選
択方式を例示している。2. Description of the Related Art FIG. 4 shows a conventional two-way clock selection system, in which LA is used for two-way selection.
In a line set having a plurality of interface channels implemented in N interface node devices, a two-way route selection method for selecting a dependent clock from a two-way route is illustrated.
【０００５】図中において、１は回線端末クロック生成
部であって、０系と１系とからなる二方路伝送路９か
ら、選択部２を介して選択されたクロックに従属して、
回線端末のクロックを生成する。３はクロック乗せ替え
部であって、二方路伝送路９から選択部４を介して選択
されたデータを、回線端末クロック生成部１で生成され
たクロックに乗せ替えて、回線端末インタフェース部５
を経て回線端末へ出力する。回線端末クロック生成部
１，選択部２，クロック乗せ替え部３，選択部４，回線
端末インタフェース部５は、各チャネルごとに設けられ
ている。In the figure, 1 is a line terminal clock generator, which is subordinate to the clock selected through the selector 2 from the two-way transmission line 9 consisting of 0 system and 1 system,
Generates clock for line terminal. Reference numeral 3 denotes a clock transfer unit, which transfers the data selected from the two-way transmission line 9 through the selection unit 4 to the clock generated by the line terminal clock generation unit 1, and transfers the data to the line terminal interface unit 5
And output to the line terminal. The line terminal clock generation unit 1, the selection unit 2, the clock transfer unit 3, the selection unit 4, and the line terminal interface unit 5 are provided for each channel.
【０００６】この際、各チャネルごとに設けられた受信
データ異常検出部６で、二方路伝送路９からのそれぞれ
のチャネルのデータ異常を検出し、各チャネルに共通に
設けられたクロック断検出部７で、二方路伝送路９のク
ロック断を検出して、チャネルごとに設けられた系選択
部８が、これらの情報に応じて、選択部２，４を制御す
ることによって、二方路伝送路９から受信する各チャネ
ルのデータと、全チャネルの同期クロックの選択を行な
う。At this time, the reception data abnormality detecting section 6 provided for each channel detects a data abnormality of each channel from the two-way transmission path 9, and detects a clock loss common to each channel. The section 7 detects a clock failure of the two-way transmission path 9, and the system selecting section 8 provided for each channel controls the selecting sections 2 and 4 in accordance with the information, thereby making the two-way transmission. The data of each channel received from the channel transmission line 9 and the synchronous clocks of all channels are selected.
【０００７】[0007]
【発明が解決しようとする課題】このように、従来は、
ラインセットにおいて、各インタフェースチャネルごと
に端末クロック生成部を持っていたため、多数のチャネ
ルを実装しようとした場合、実装面積が増加して、実装
が困難になるという問題があった。As described above, conventionally,
Since the line set has the terminal clock generation unit for each interface channel, when mounting a large number of channels, there is a problem that the mounting area increases and the mounting becomes difficult.
【０００８】本発明は、このような従来技術の課題を解
決しようとするものであって、ラインセットに実装され
る回線端末クロック生成部を、ラインセットに１個だけ
持ち、二方路のクロック断検出と、各インタフェースチ
ャネルにおける受信データ異常検出とによって、二方路
伝送路からの装置内クロックを、このラインセットで共
通に選択して、回線端末クロックを生成できるようにす
ることによって、多数のインタフェースチャネルの実装
を可能にすることを目的としている。The present invention is intended to solve such a problem of the prior art, and has only one line terminal clock generation unit mounted in a line set in the line set and a two-way clock. By detecting the disconnection and detecting the abnormal reception data in each interface channel, the internal clock from the two-way transmission line can be commonly selected in this line set to generate the line terminal clock. It is intended to enable the implementation of interface channels in.
【０００９】[0009]
(1) 二方路選択を行なっている装置に実装される、複数
のインタフェースチャネルを持つインタフェースパッケ
ージ（ラインセット）において、回線端末クロックを同
期させる装置内従属クロックを二方路から選択する際
に、二方路におけるクロック断を監視するクロック断検
出部７と、選択クロック系のクロック断によって選択す
るクロック系の切り替えを行なうクロック系選択部１２
と、選択されたクロックに従属して回線端末クロックを
生成する回線端末クロック生成部１１とを、全インタフ
ェースチャネルに共通に設けて、複数インタフェースチ
ャネルの従属クロック系を一括して選択する。(1) When selecting an intra-device dependent clock that synchronizes the line terminal clock from two routes in an interface package (line set) that has multiple interface channels and is mounted on a device that is performing two-way selection , A clock failure detection unit 7 that monitors a clock failure in two paths, and a clock system selection unit 12 that switches the clock system selected by the clock failure of the selected clock system
And a line terminal clock generation unit 11 that generates a line terminal clock depending on the selected clock are provided in common to all interface channels, and the dependent clock systems of a plurality of interface channels are collectively selected.
【００１０】(2) (1) の場合に、伝送路から受信するデ
ータの異常を検出する受信データ異常検出部６を各イン
タフェースチャネルに対応して設け、クロック系選択部
１２が、選択クロック系のクロック断の検出と受信デー
タの異常の検出とに応じて、選択するクロック系の切り
替えを行なうことによって、複数インタフェースチャネ
ルの従属クロック系を一括して選択する。(2) In the case of (1), a reception data abnormality detection unit 6 for detecting an abnormality in the data received from the transmission path is provided for each interface channel, and the clock system selection unit 12 causes the selected clock system to be selected. By switching the clock system to be selected according to the detection of the clock interruption and the detection of the abnormality of the received data, the dependent clock systems of the plurality of interface channels are collectively selected.
【００１１】(3) (2) の場合に、未使用のインタフェー
スチャネルに対しては受信データ異常検出部６の出力を
マスクすることによって、使用中のインタフェースチャ
ネルのみの受信異常検出に依存して、従属クロック系を
選択する。(3) In the case of (2), the output of the reception data abnormality detection unit 6 is masked for an unused interface channel, thereby making it possible to depend on the reception abnormality detection of only the interface channel in use. , Select the dependent clock system.
【００１２】[0012]
【作用】本発明の二方路クロック選択方式においては、
ラインセットにおいて、各インタフェースチャネルに共
通に設けられている、二方路の従属クロック選択部分に
おいて、二方路のクロック断と、各インタフェースチャ
ネルの二方路のデータ異常とを監視し、選択系にクロッ
ク断を検出した場合には、正常な系に切り替えるととも
に、選択系の全チャネルにデータ異常を検出した場合に
は、選択していない系が全チャネルにデータ異常を検出
していないとき、系を切り替えることによって、全チャ
ネル共通の、二方路の従属クロック選択を可能にする。In the two-way clock selection system of the present invention,
In the line set, the dependent clock selection part of the two-way path, which is provided in common to each interface channel, monitors the two-way clock loss and the two-way data error of each interface channel, and selects the selected system. If a clock loss is detected in, the system is switched to a normal system, and if a data error is detected in all channels of the selected system, if the unselected system does not detect a data error in all channels, By switching the system, it is possible to select a two-way dependent clock common to all channels.
【００１３】図１は、本発明の原理的構成を示したもの
であって、図４におけると同じものを同じ番号で示し、
１０は各インタフェースチャネルごとに設けられたデー
タ系選択部、１１は全インタフェースチャネルに共通に
設けられた回線端末クロック生成部、１２は全インタフ
ェースチャネルに共通に設けられたクロック系選択部で
ある。FIG. 1 shows the principle structure of the present invention, in which the same elements as those in FIG.
Reference numeral 10 is a data system selection unit provided for each interface channel, 11 is a line terminal clock generation unit commonly provided for all interface channels, and 12 is a clock system selection unit commonly provided for all interface channels.
【００１４】本発明の二方路クロック選択方式において
は、二方路選択を行なっている装置に実装されている、
複数のインタフェースチャネルを持ち、回線端末クロッ
クの同期クロックを二方路から選択している、インタフ
ェースパッケージ（ラインセット）において、二方路の
それぞれのクロック断を検出する、全チャネルに共通に
設けられたクロック断検出部７によって、０系と１系の
クロックの断を監視していて、選択している系でクロッ
ク断を検出し、選択していない系でクロック断を検出し
ていない場合に、クロック系選択部１２で正常な系のク
ロックを選択し、全チャネルに共通に設けられた回線端
末クロック生成部１１で、このクロックに同期した従属
クロックを生成する。According to the two-way clock selection method of the present invention, the two-way clock selection system is mounted on a device that performs two-way selection.
It has multiple interface channels and selects the synchronous clock of the line terminal clock from two ways. In the interface package (line set), it detects the clock loss of each of the two ways and is provided in common for all channels. In the case where the clock interruption of the 0-system and the 1-system is monitored by the clock interruption detecting unit 7 and the clock interruption is detected in the selected system and the clock interruption is not detected in the system not selected. The clock system selection unit 12 selects a normal system clock, and the line terminal clock generation unit 11 provided commonly to all channels generates a dependent clock synchronized with this clock.
【００１５】また各チャネルごとに設けられた受信デー
タ異常検出部６で、各チャネルごとに伝送路から受信す
るデータの異常を検出し、クロックを選択している系に
おいて、全チャネルで受信データ異常を検出した場合、
それぞれの系でクロックとデータは同期しているので、
この系のクロックが装置内のクロックと同期外れを生じ
ていると認識し、選択していない方の系の全チャネルで
受信データ異常が検出されていない場合、選択系を切り
替えて正常なクロックを選択し、全チャネルに共通に設
けられた回線端末クロック生成部１１で、このクロック
に同期した回線端末クロックを生成する。Further, the reception data abnormality detecting section 6 provided for each channel detects the abnormality of the data received from the transmission path for each channel, and in the system in which the clock is selected, the reception data abnormality is detected in all the channels. Is detected,
Since the clock and data are synchronized in each system,
If it is recognized that the clock of this system is out of synchronization with the clock in the device, and if no reception data error is detected in all channels of the system that is not selected, switch the selected system and set the normal clock. The selected line terminal clock generation unit 11 provided in common to all channels generates a line terminal clock synchronized with this clock.
【００１６】またこの場合に、未使用のチャネルでは、
受信データ異常検出を行なわないようにすることによっ
て、１チャネルだけを使用中の場合は、１インタフェー
スチャネルを収容するインタフェースパッケージにおけ
る、二方路クロック選択と同じ選択を行なうようにす
る。In this case, in the unused channel,
By not performing reception data abnormality detection, when only one channel is being used, the same selection as the two-way clock selection in the interface package accommodating one interface channel is performed.
【００１７】[0017]
【実施例】図２は、本発明の一実施例の構成を示したも
のであって、二方路選択を行なっているＬＡＮの場合
の、インタフェースノード装置に実装されている、複数
のインタフェースチャネルを持ち、従属クロックを二方
路から選択する方式の、インタフェースパッケージ（ラ
インセット）における、二方路クロック選択方式を示し
ている。FIG. 2 shows a configuration of an embodiment of the present invention, in which a plurality of interface channels mounted on an interface node device in the case of a LAN performing two-way selection. 2 shows a two-way clock selection method in an interface package (line set) of a method for selecting a dependent clock from two ways.
【００１８】本ラインセットの基本的な機能は、端末回
線側から受信した各インタフェースチャネルのデータ
を、二方路のそれぞれのクロックに同期させて多重（Ｍ
ＵＸ）して、それぞれの伝送路へ出力し、二方路の伝送
路から受信したデータを、各インタフェースチャネルご
とに分離（ＤＭＵＸ）して、そのチャネルがスレーブモ
ードのときは、端末回線のクロックに同期したデータを
端末回線に送出し、またそのチャネルがマスタモードの
ときは、装置内のクロックに同期したデータを端末回線
へ送出するものである。その他、本ラインセットには、
レジスタ等を設けて、各種の設定を行なえるようになっ
ている。The basic function of this line set is to multiplex (M) the data of each interface channel received from the terminal line side in synchronism with the respective clocks of the two routes.
UX), output to each transmission line, and separate (DMUX) the data received from the two-way transmission line for each interface channel, and when that channel is in slave mode, the clock of the terminal line When the channel is in the master mode, the data synchronized with the clock in the device is transmitted to the terminal line. In addition, this line set,
A register etc. is provided so that various settings can be made.
【００１９】図２において、二方路伝送路２０から受信
した０系と１系のデータを、分離回路２１0,２１1 で各
チャネルごとに分離し、受信系選択回路２２で各チャネ
ル個別に０系と１系を選択し、端末クロック乗せ替え回
路２３で各チャネル個別に装置内で生成した端末クロッ
クに乗せ替えて、回線端末インタフェース回路２４1を
経てチャネル１の回線端末へ送出し、回線端末インタフ
ェース回路２４2 を経てチャネル２の回線端末へ送出す
る。In FIG. 2, the 0-system and 1-system data received from the two-way transmission line 20 is separated for each channel by the separation circuits 21 0 and 21 1 , and the reception system selection circuit 22 separates each channel. The 0-system and the 1-system are selected, and the terminal clock transfer circuit 23 transfers to the terminal clock generated in the device for each channel individually, and sends out to the line terminal of channel 1 via the line terminal interface circuit 24 1 It is sent to the channel terminal of channel 2 via the terminal interface circuit 24 2 .
【００２０】クロック断検出回路２６0,２６1 は、二方
路伝送路の０系，１系のクロック断およびフレームパル
ス断を検出する。クロック系選択回路２７は、０系，１
系からなる二方路伝送路の０系（１系）でクロック断お
よびフレームパルス断を検出した場合に、１系（０系）
でクロック断およびフレームパルス断を検出していなけ
れば、１系（０系）のクロックを選択し、１系（０系）
でクロック断およびフレームパルス断を検出していれ
ば、０系（１系）のクロックを保持したままとなること
によって、全インタフェースチャネルの同期クロックの
選択を行なう。The clock break detection circuits 26 0 and 26 1 detect clock breaks and frame pulse breaks in the 0-system and 1-system of the two-way transmission path. The clock system selection circuit 27 includes 0 system, 1 system.
1-system (0-system) when clock disconnection and frame pulse disconnection are detected in 0-system (1-system) of the two-way transmission line
If clock loss and frame pulse loss are not detected in, select the 1st system (0th system) clock and select 1st system (0th system)
If the clock interruption and the frame pulse interruption are detected at, the 0-system (1-system) clocks are retained and the synchronous clocks of all interface channels are selected.
【００２１】また、このようなクロック系選択を行なう
ラインセットにおいては、伝送路に送信するデータに、
このデータのパリティを１ビット付加して送信する回路
（不図示）を備えるとともに、伝送路からの受信データ
のパリティチェックを行なう等の手段によって、受信デ
ータの異常を検出する受信データ異常検出回路２５0,２
５1 を、各インタフェースチャネルごとに備えている。In the line set for selecting the clock system as described above, the data to be transmitted to the transmission line is
A reception data abnormality detection circuit 25 is provided which includes a circuit (not shown) for adding 1 bit of the parity of this data and detects the abnormality of the reception data by means such as performing a parity check of the reception data from the transmission line. 0, 2
5 1 is provided for each interface channel.
【００２２】クロック系選択回路２７は、０系，１系か
らなる二方路系の０系（１系）で、全チャネルで受信デ
ータ異常を検出した場合に、１系（０系）で全チャネル
で受信データ異常を検出していなければ、１系（０系）
のクロックを選択し、１系（０系）で全チャネルで受信
データ異常を検出していれば、０系（１系）を保持した
ままとなることによって、全チャネルの同期クロックの
選択を行なう。The clock system selection circuit 27 is a two-way system 0 system (1 system) consisting of 0 system and 1 system. When a received data error is detected in all channels, the system 1 (0 system) completes. 1-system (0-system) unless the reception data error is detected in the channel
If a received data error is detected in all channels in the 1-system (0-system), the 0-system (1-system) is retained and the synchronous clock of all channels is selected. .
【００２３】クロック発振器２８は、クロック系選択回
路２７で選択されたクロックに同期したクロックを発生
し、端末クロック生成回路２９は、クロック発振器２８
で発生したクロックを、回線端末クロックとして、各チ
ャネルのクロック乗せ替え回路２３に供給する。The clock oscillator 28 generates a clock synchronized with the clock selected by the clock system selection circuit 27, and the terminal clock generation circuit 29 generates the clock oscillator 28.
The clock generated in 1 is supplied to the clock transfer circuit 23 of each channel as a line terminal clock.
【００２４】受信系選択回路２２では、分離回路２１0,
２１1 で分離された０系と１系の、各チャネルごとの受
信データから、クロック断検出回路２６0,２６1 におけ
るクロック断検出結果に基づいて、各チャネル個別に０
系と１系を選択し、端末クロック乗せ替え回路２３で、
各チャネル個別に装置内で生成した回線端末クロックに
乗せ替えて、回線端末インタフェース回路２４1 を経て
チャネル１の回線端末へ送出し、回線端末インタフェー
ス回路２４2 を経てチャネル２の回線端末へ送出する。In the reception system selection circuit 22, the separation circuit 210 ,
Based on the clock loss detection results of the clock loss detection circuits 26 0 and 26 1 from the received data of each channel of the 0 system and 1 system separated by 21 1 , 0 is set for each channel individually.
Select the system and the 1 system, and in the terminal clock transfer circuit 23,
It is sent to the channel terminal of channel 1 via the channel terminal interface circuit 24 1 and is transferred to the channel terminal of channel 2 via the channel terminal interface circuit 24 2 after being transferred to the channel terminal clock generated in the device for each channel individually. .
【００２５】また、この場合に、各チャネルごとに、運
用中を示すレジスタを設けるとともに、運用中はこのレ
ジスタにその旨を設定する回路と、未使用のチャネルに
対しては、受信データ異常をマスクする回路（いずれも
不図示）とを設けることによって、１インタフェースチ
ャネルだけを使用する場合には、クロック系選択回路２
７の行なう系選択が、このチャネルにおける受信データ
異常だけに依存するようにすることによって、１インタ
フェースチャネルだけを収容するラインセットの場合と
同様の、系選択を行なうことができる。Further, in this case, a register indicating that the channel is in operation is provided for each channel, and a circuit for setting this fact in the channel during operation and a reception data error for an unused channel are set. By providing a masking circuit (neither shown), when only one interface channel is used, the clock system selection circuit 2
By making the system selection of 7 dependent only on the reception data abnormality in this channel, the system selection similar to the case of the line set accommodating only one interface channel can be performed.
【００２６】図３は、本発明方式におけるクロック系切
り替え制御を示したものである。図中において、０は正
常、１は異常を示し、また＊印は、正常，異常のいずれ
の場合でもよいことを示している。FIG. 3 shows the clock system switching control in the method of the present invention. In the figure, 0 indicates normal, 1 indicates abnormal, and * indicates that both normal and abnormal are acceptable.
【００２７】図３において、項１はシステムの立ち上げ
時を示し、クロック系は０系を選択する。項２はシステ
ムの正常時を示し、クロック系は現状を保持する。項３
は、１系異常，０系正常時に、０系を選択することを示
し、項４は０系異常，１系正常時に、１系を選択するこ
とを示している。項５は両系異常時であって、この場合
は現状保持とする。In FIG. 3, item 1 indicates the start-up of the system, and the 0 system is selected as the clock system. Item 2 shows the normal state of the system, and the clock system holds the current state. Item 3
Indicates that the 0 system is selected when the 1 system is abnormal and the 0 system is normal, and item 4 indicates that the 1 system is selected when the 0 system is abnormal and the 1 system is normal. Item 5 is when both systems are abnormal. In this case, the current state is maintained.
【００２８】[0028]
【発明の効果】以上説明したように本発明によれば、二
方路選択を行なっている装置に実装される、複数のイン
タフェースチャネルを持つインタフェースパッケージ
（ラインセット）において、二方路のクロックの断検出
と、各インタフェースチャネルごとの伝送路受信データ
異常検出とを行なって、全インタフェースチャネル共通
のクロック系選択部で端末同期クロックを選択するよう
にしたので、回線端末クロック生成用回路を、このライ
ンセットにおいて、全インタフェースチャネルに共通と
することができる。As described above, according to the present invention, in an interface package (line set) having a plurality of interface channels, which is mounted on a device performing two-way selection, a Since the disconnection detection and the transmission line reception data abnormality detection for each interface channel are performed and the terminal synchronization clock is selected by the clock system selection unit common to all interface channels, the circuit for line terminal clock generation is It can be common to all interface channels in the line set.
【００２９】また、１インタフェースチャネルだけを使
用する場合には、クロック系選択部において、このイン
タフェースチャネルの受信異常だけに依存して系選択を
行なうようにすることによって、１インタフェースチャ
ネルのみを収容するラインセットと同様な系選択を行な
うことができる。Further, when only one interface channel is used, only one interface channel is accommodated by making the system selection in the clock system selecting section dependent only on the reception abnormality of this interface channel. The system selection similar to the line set can be performed.
【図１】本発明の原理的構成を示す図である。FIG. 1 is a diagram showing a principle configuration of the present invention.
【図２】本発明の一実施例の構成を示す図である。FIG. 2 is a diagram showing a configuration of an exemplary embodiment of the present invention.
【図３】本発明方式におけるクロック系切り替え制御を
示す図である。FIG. 3 is a diagram showing clock system switching control in the system of the present invention.
【図４】従来の二方路クロック選択方式を示す図であ
る。FIG. 4 is a diagram showing a conventional two-way clock selection method.
２ 選択部 ３ クロック乗せ替え部 ４ 選択部 ５ 回線端末インタフェース部 ６ 受信データ異常検出部 ７ クロック断検出部 １０ データ系選択部 １１ 回線端末クロック生成部 １２ クロック系選択部 2 selection unit 3 clock transfer unit 4 selection unit 5 line terminal interface unit 6 received data error detection unit 7 clock loss detection unit 10 data system selection unit 11 line terminal clock generation unit 12 clock system selection unit
Claims (3)
れる、複数のインタフェースチャネルを持つインタフェ
ースパッケージ（ラインセット）において、回線端末ク
ロックを同期させる装置内従属クロックを二方路から選
択する際に、二方路におけるクロック断を監視するクロ
ック断検出部と、選択クロック系のクロック断によって
選択するクロック系の切り替えを行なうクロック系選択
部と、該選択されたクロックに従属して回線端末クロッ
クを生成する回線端末クロック生成部とを、全インタフ
ェースチャネルに共通に設けて、複数インタフェースチ
ャネルの従属クロック系を一括して選択するようにした
ことを特徴とする二方路クロック選択方式。1. In an interface package (line set) having a plurality of interface channels, which is mounted on a device that is performing two-way selection, an intra-device dependent clock for synchronizing a line terminal clock is selected from two routes. At this time, a clock loss detection unit that monitors a clock loss in two routes, a clock system selection unit that switches the clock system selected by the clock loss of the selected clock system, and a line terminal subordinate to the selected clock A two-way clock selection method characterized in that a line terminal clock generation unit that generates a clock is provided in common for all interface channels, and dependent clock systems of a plurality of interface channels are collectively selected.
式において、伝送路から受信するデータの異常を検出す
る受信データ異常検出部を各インタフェースチャネルに
対応して設け、前記クロック系選択部が、選択クロック
系のクロック断の検出と受信データの異常の検出とに応
じて、選択するクロック系の切り替えを行なうことによ
って、複数インタフェースチャネルの従属クロック系を
一括して選択することを特徴とする二方路クロック選択
方式。2. The two-way clock selection system according to claim 1, further comprising a reception data abnormality detection unit for detecting an abnormality in data received from a transmission line, the reception data abnormality detection unit being provided for each interface channel. However, it is characterized in that dependent clock systems of a plurality of interface channels are collectively selected by switching the clock system to be selected in response to the detection of the clock loss of the selected clock system and the detection of the abnormality of the received data. Two-way clock selection method.
式において、未使用のインタフェースチャネルに対して
は受信データ異常検出部の出力をマスクすることによっ
て、使用中のインタフェースチャネルのみの受信異常検
出に依存して、従属クロック系を選択することを特徴と
する二方路クロック選択方式。3. The two-way clock selection method according to claim 2, wherein the output of the reception data abnormality detection unit is masked for an unused interface channel so that the reception abnormality of only the interface channel in use is masked. A two-way clock selection method characterized by selecting a dependent clock system depending on detection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011149A JPH08204688A (en) | 1995-01-27 | 1995-01-27 | Two-way channel clock selection system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7011149A JPH08204688A (en) | 1995-01-27 | 1995-01-27 | Two-way channel clock selection system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204688A true JPH08204688A (en) | 1996-08-09 |
Family
ID=11769970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7011149A Pending JPH08204688A (en) | 1995-01-27 | 1995-01-27 | Two-way channel clock selection system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204688A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496507B1 (en) | 1999-06-09 | 2002-12-17 | Nec Corporation | Device and method for system switching control |
| CN115657450A (en) * | 2022-12-28 | 2023-01-31 | 广东美的制冷设备有限公司 | Safety control system, circuit and method of industrial robot |
-
1995
- 1995-01-27 JP JP7011149A patent/JPH08204688A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496507B1 (en) | 1999-06-09 | 2002-12-17 | Nec Corporation | Device and method for system switching control |
| CN115657450A (en) * | 2022-12-28 | 2023-01-31 | 广东美的制冷设备有限公司 | Safety control system, circuit and method of industrial robot |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6631483B1 (en) | Clock synchronization and fault protection for a telecommunications device | |
| EP1156624B1 (en) | Monitor and control module in a digital signal transmission apparatus | |
| US6683848B1 (en) | Frame synchronization and fault protection for a telecommunications device | |
| JPH08204688A (en) | Two-way channel clock selection system | |
| US7350116B1 (en) | Clock synchronization and fault protection for a telecommunications device | |
| JPH09261210A (en) | Synchronization clock distribution system for synchronization transmission system | |
| JP2007533226A (en) | System and method for transmitting and evaluating data and system subscribers | |
| JP2001358736A (en) | Ring network system | |
| JP3241104B2 (en) | Clock supply switching method | |
| JPH07107105A (en) | Subordinate synchronization control method for duplex loop lan | |
| KR100608894B1 (en) | TDM/IP data convergence transfer system and network synchronization control method thereof | |
| KR0164110B1 (en) | Apparatus for distributing system clock | |
| JP2867865B2 (en) | Protection line switching control method | |
| JP2656563B2 (en) | Multiplexing / separating device | |
| JP2718543B2 (en) | Dependent synchronization method | |
| JP2956698B1 (en) | High-speed monitoring control signal transmission device | |
| JPH0398320A (en) | Switching control system for active/standby package constituting redundant system | |
| JPH0661986A (en) | Clock switching system | |
| JPH11243385A (en) | Clock change-over function monitoring system | |
| JPH06132920A (en) | Switching circuit for transmitting device of redundant constitution | |
| JPH11289311A (en) | Evaluation/test device for sdh transmitter | |
| JPH10294752A (en) | Path changeover device for synchronous digital hierarchy transmitter | |
| JPH08340327A (en) | Clock selection circuit | |
| JPH08181644A (en) | Supervisory system for satellite communication earth station | |
| JPH0653926A (en) | Transmission line fault information system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021126 |