JPH08204341A - プリント基板内蔵型バイパスコンデンサ - Google Patents
プリント基板内蔵型バイパスコンデンサInfo
- Publication number
- JPH08204341A JPH08204341A JP7011343A JP1134395A JPH08204341A JP H08204341 A JPH08204341 A JP H08204341A JP 7011343 A JP7011343 A JP 7011343A JP 1134395 A JP1134395 A JP 1134395A JP H08204341 A JPH08204341 A JP H08204341A
- Authority
- JP
- Japan
- Prior art keywords
- bypass capacitor
- circuit board
- printed circuit
- pattern
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】バイパスコンデンサをプリント基板に内蔵する
ことによって、パターンのインダクタンスを減少させ確
実に接地させる。さらに信号パターンの配線を容易にす
る。 【構成】多層プリント基板8の表面層に実装されたIC
1の電源端子部2のパターン3と、該多層プリント基板
8の内層接地パターン11との間に誘電体30を設け
る。これにより、パターンによるインダクタンスを減少
し、高周波雑音及び要信号の抑制をする。加えて、表面
実装のバイパスコンデンサが不要になり、信号パターン
の配線が容易になる。
ことによって、パターンのインダクタンスを減少させ確
実に接地させる。さらに信号パターンの配線を容易にす
る。 【構成】多層プリント基板8の表面層に実装されたIC
1の電源端子部2のパターン3と、該多層プリント基板
8の内層接地パターン11との間に誘電体30を設け
る。これにより、パターンによるインダクタンスを減少
し、高周波雑音及び要信号の抑制をする。加えて、表面
実装のバイパスコンデンサが不要になり、信号パターン
の配線が容易になる。
Description
【0001】
【産業上の利用分野】本発明はプリント基板内蔵型バイ
パスコンデンサに関して特にマイクロ波帯のICのプリ
ント基板内蔵型バイパスコンデンサに関する。
パスコンデンサに関して特にマイクロ波帯のICのプリ
ント基板内蔵型バイパスコンデンサに関する。
【0002】
【従来の技術】従来、プリント基板にICを実装する
際、バイパスコンデンサの挿入を施している。すなわ
ち、ICの電源端子に雑音及び不要信号の混入を抑制す
る目的でバイパスコンデンサの挿入が必要となる。ま
た、帰還によるICの異常発振の発生を阻止する目的で
もバイパスコンデンサの挿入が必要である。
際、バイパスコンデンサの挿入を施している。すなわ
ち、ICの電源端子に雑音及び不要信号の混入を抑制す
る目的でバイパスコンデンサの挿入が必要となる。ま
た、帰還によるICの異常発振の発生を阻止する目的で
もバイパスコンデンサの挿入が必要である。
【0003】図5は従来のバイパスコンデンサの実装方
法の一例を示す斜視図である。本図のプリント基板4上
において、IC1の電源端子部2に電源パターン3が接
続されている。また、該電源パターン3にバイパスコン
デンサとして使用されるチップコンデンサ20が接続さ
れ、該バイパスコンデンサの相反する端子は接地パター
ン5に接続されている。
法の一例を示す斜視図である。本図のプリント基板4上
において、IC1の電源端子部2に電源パターン3が接
続されている。また、該電源パターン3にバイパスコン
デンサとして使用されるチップコンデンサ20が接続さ
れ、該バイパスコンデンサの相反する端子は接地パター
ン5に接続されている。
【0004】電源パターン3よりIC1に電源が供給さ
れる際、直流成分以外に雑音及び不要信号である交流成
分が混在している。前記交流成分はバイパスコンデンサ
20を通過し、接地パターン5に解放されるため、IC
1の電源には、直流成分のみが供給される。
れる際、直流成分以外に雑音及び不要信号である交流成
分が混在している。前記交流成分はバイパスコンデンサ
20を通過し、接地パターン5に解放されるため、IC
1の電源には、直流成分のみが供給される。
【0005】図3では、プリント基板上にバイパスコン
デンサ20が配置されているため、昨今の高密度実装化
に対して実装面積を占有し、実装部品点数の増加をもた
らす等の問題を有していた。この問題を解決するため例
えば、特開平01−155643号公報に示されるセラ
ミック基板内蔵型バイパスコンデンサの実装方法が知ら
れているが、該実装方法は、集積回路のセラミックパッ
ケージ材質内にバイパスコンデンサを形成する方法であ
り、既存の集積回路には適用できない。
デンサ20が配置されているため、昨今の高密度実装化
に対して実装面積を占有し、実装部品点数の増加をもた
らす等の問題を有していた。この問題を解決するため例
えば、特開平01−155643号公報に示されるセラ
ミック基板内蔵型バイパスコンデンサの実装方法が知ら
れているが、該実装方法は、集積回路のセラミックパッ
ケージ材質内にバイパスコンデンサを形成する方法であ
り、既存の集積回路には適用できない。
【0006】
【発明が解決しようとする課題】以上説明した実装面
積,実装部品点数の問題以外に、電気的問題を有してい
る。すなわち、従来の実装方法では、ICの電源端子と
バイパスコンデンサとの距離が必ず発生する。この間を
パターンで接続する際、前記の距離に比例し、電源パタ
ーンにインダクタンスが発生するため、インダクタンス
が無視できる周波数では、バイパスコンデンサとして作
用するものの、高周波帯、特にマイクロ波帯以上の高周
波では、雑音及び不要信号の抑制が不充分となってく
る。また、該インダクタンスを極力小さく実装する場
合、ICとバイパスコンデンサが隣り合せに実装され、
該ICの電源以外の信号パターンを複雑化する事が考え
られる。以上説明したごとく本発明は、実装上の問題と
高周波特性を劣化させる電気的問題にかんがみてなされ
たものであり、電源パターンによりインダクタンスを確
実になくしたうえ、他の信号パターンの邪魔にならない
バイパスコンデンサの実装方法の提供を目的とする。
積,実装部品点数の問題以外に、電気的問題を有してい
る。すなわち、従来の実装方法では、ICの電源端子と
バイパスコンデンサとの距離が必ず発生する。この間を
パターンで接続する際、前記の距離に比例し、電源パタ
ーンにインダクタンスが発生するため、インダクタンス
が無視できる周波数では、バイパスコンデンサとして作
用するものの、高周波帯、特にマイクロ波帯以上の高周
波では、雑音及び不要信号の抑制が不充分となってく
る。また、該インダクタンスを極力小さく実装する場
合、ICとバイパスコンデンサが隣り合せに実装され、
該ICの電源以外の信号パターンを複雑化する事が考え
られる。以上説明したごとく本発明は、実装上の問題と
高周波特性を劣化させる電気的問題にかんがみてなされ
たものであり、電源パターンによりインダクタンスを確
実になくしたうえ、他の信号パターンの邪魔にならない
バイパスコンデンサの実装方法の提供を目的とする。
【0007】
【課題を解決するための手段】前記目的を達成するため
に、本発明のプリント基板内蔵型バイパスコンデンサ表
面実装されたICの電源端子のパターンと多層プリント
基板の内層接地(GND)パターンとの間に、誘電体を
備える構成を有している。
に、本発明のプリント基板内蔵型バイパスコンデンサ表
面実装されたICの電源端子のパターンと多層プリント
基板の内層接地(GND)パターンとの間に、誘電体を
備える構成を有している。
【0008】
【実施例】次に、本発明の実装方法について図面を用い
て説明する。図1は本発明のバイパスコンデンサの実装
方法を示す斜視図であり、図2は図1のA−A′線に係
るプリント基板の内部構成を示す断面図である。
て説明する。図1は本発明のバイパスコンデンサの実装
方法を示す斜視図であり、図2は図1のA−A′線に係
るプリント基板の内部構成を示す断面図である。
【0009】図1及び図2において発明は、第1層6と
第2層7からなる多層プリント基板8の表層部と、第1
層6との間にブラインドヴィアスルーホール型の誘電体
30を備えている。
第2層7からなる多層プリント基板8の表層部と、第1
層6との間にブラインドヴィアスルーホール型の誘電体
30を備えている。
【0010】前記誘電体30には、上下を覆うように狭
むプリントパターンが設けられている。基板表層部パタ
ーン3は表面実装型IC1の電源端子2が実装される電
源パターン3であり、該誘電体30の上部と接してい
る。このとき、誘電体30と電源パターン30とが接続
するよう多層プリント基板8の表層部の絶縁部9を誘電
体30の上部形状で切り欠いている。
むプリントパターンが設けられている。基板表層部パタ
ーン3は表面実装型IC1の電源端子2が実装される電
源パターン3であり、該誘電体30の上部と接してい
る。このとき、誘電体30と電源パターン30とが接続
するよう多層プリント基板8の表層部の絶縁部9を誘電
体30の上部形状で切り欠いている。
【0011】これによって表面実装型IC1の電源端子
2と、設置層11とは、多層プリント基板内蔵型誘電体
30(バイパスコンデンサ)によって最短距離で接続さ
れる。
2と、設置層11とは、多層プリント基板内蔵型誘電体
30(バイパスコンデンサ)によって最短距離で接続さ
れる。
【0012】以上説明した多層プリント板8は、簡単化
するため2層で示したがこれに限定されるものでないの
は勿論である。すなわち、多層プリント基板8の表面層
と表面層に最も近い内層にブランドヴィアスルーホール
型の誘電体を設ければ、他の複数の内層は通常の多層プ
リント基板と全く同等のものでよい。また、表面層を裏
面層に変えても同様に構成できるのは当然である。
するため2層で示したがこれに限定されるものでないの
は勿論である。すなわち、多層プリント基板8の表面層
と表面層に最も近い内層にブランドヴィアスルーホール
型の誘電体を設ければ、他の複数の内層は通常の多層プ
リント基板と全く同等のものでよい。また、表面層を裏
面層に変えても同様に構成できるのは当然である。
【0013】さらに、本実施例ではブランドヴィアスル
ーホール型の誘電体を用いたが、これに限定されるもの
でない。
ーホール型の誘電体を用いたが、これに限定されるもの
でない。
【0014】例えば、図3に示すごとくプリント基板8
の第1層全体を誘電体層10とし、電源パターン3と接
続すべき部分において絶縁部9を切り欠いている。ま
た、誘電体層10は接地層11と接続して接地されてバ
イパスコンデンサを形成している。
の第1層全体を誘電体層10とし、電源パターン3と接
続すべき部分において絶縁部9を切り欠いている。ま
た、誘電体層10は接地層11と接続して接地されてバ
イパスコンデンサを形成している。
【0015】
【発明の効果】以上説明したように本発明はICの電源
端子とバイパスコンデンサとの距離を最短にすることに
よって電源パターンによるインダクタンスを減少したの
でマイクロ波帯以上の周波数の雑音や、不要信号を抑制
するという効果を有する。
端子とバイパスコンデンサとの距離を最短にすることに
よって電源パターンによるインダクタンスを減少したの
でマイクロ波帯以上の周波数の雑音や、不要信号を抑制
するという効果を有する。
【0016】加えてバイパスコンデンサをプリント基板
に内蔵することにより、電源以外の信号パターンの配線
を容易にできるという効果も有する。
に内蔵することにより、電源以外の信号パターンの配線
を容易にできるという効果も有する。
【図1】本発明のバイパスコンデンサの第1の実施例を
示す斜視図である。
示す斜視図である。
【図2】図1中に示すプリント基板の内部構成を示す断
面図である。
面図である。
【図3】本発明のバイパスコンデンサの第2の実施例を
示す斜視図である。
示す斜視図である。
【図4】図3中に示すプリント基板の内部構成を示す断
面図である。
面図である。
【図5】従来のバイパスコンデンサの構成を示す斜視図
である。
である。
1 表面実装型IC 2 ICの電源端子 3 電源パターン 4 プリント基板 5 接地パターン 6 第1層プリント基板 7 第2層プリント基板 8 多層プリント基板 9 絶縁部 10 誘電体層 11 接地層 20 チップコンデンサ 30 誘電体
Claims (3)
- 【請求項1】 多層プリント基板の内部に誘電体を設
け、前記誘電体を前記多層プリント基板表面の電源パタ
ーンと前記多層プリント基坂内部の接地パターンに接続
したことを特徴とするプリント基板内蔵型バイパスコン
デンサ。 - 【請求項2】 前記誘電体は、前記多層プリント基板の
表面層または裏面層と最も近い内層との間のブラインド
ヴィアスルーホール内に形成し、前記ブラインドヴィア
スルーホールの一方は、前記多層プリント基板の電源パ
ターンと接続し、片方は、前記内層の接地パターンに接
続したことを特徴とする請求項1記載のプリント基板内
蔵型バイパスコンデンサ。 - 【請求項3】 前記誘電体は、前記多層プリント基板の
内層面に形成したことを特徴とする請求項1記載のプリ
ント基板内蔵型バイパスコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7011343A JPH08204341A (ja) | 1995-01-27 | 1995-01-27 | プリント基板内蔵型バイパスコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7011343A JPH08204341A (ja) | 1995-01-27 | 1995-01-27 | プリント基板内蔵型バイパスコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08204341A true JPH08204341A (ja) | 1996-08-09 |
Family
ID=11775396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7011343A Pending JPH08204341A (ja) | 1995-01-27 | 1995-01-27 | プリント基板内蔵型バイパスコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08204341A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298274A (ja) * | 2001-03-13 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 電子回路構成体 |
US6704208B2 (en) | 2001-10-01 | 2004-03-09 | Victor Company Of Japan, Ltd. | Printed circuit board and manufacturing method thereof |
JP2007103469A (ja) * | 2005-09-30 | 2007-04-19 | Aica Kogyo Co Ltd | 多層プリント配線板の内蔵コンデンサ形成構造 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336078B2 (ja) * | 1979-08-17 | 1988-07-19 | Nippon Electric Co | |
JPH0513961A (ja) * | 1991-06-28 | 1993-01-22 | Toshiba Corp | 多層配線板 |
-
1995
- 1995-01-27 JP JP7011343A patent/JPH08204341A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6336078B2 (ja) * | 1979-08-17 | 1988-07-19 | Nippon Electric Co | |
JPH0513961A (ja) * | 1991-06-28 | 1993-01-22 | Toshiba Corp | 多層配線板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298274A (ja) * | 2001-03-13 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 電子回路構成体 |
US6704208B2 (en) | 2001-10-01 | 2004-03-09 | Victor Company Of Japan, Ltd. | Printed circuit board and manufacturing method thereof |
JP2007103469A (ja) * | 2005-09-30 | 2007-04-19 | Aica Kogyo Co Ltd | 多層プリント配線板の内蔵コンデンサ形成構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6229095B1 (en) | Multilayer wiring board | |
US5488540A (en) | Printed circuit board for reducing noise | |
JP3294490B2 (ja) | Bga型半導体装置 | |
US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
US5249098A (en) | Semiconductor device package with solder bump electrical connections on an external surface of the package | |
JP2001127387A (ja) | プリント配線基板 | |
EP0541914B1 (en) | Recessed chip capacitor wells with cleaning channels on integrated circuit packages | |
JP2004265929A (ja) | 高周波多層プリント基板 | |
JPH08204341A (ja) | プリント基板内蔵型バイパスコンデンサ | |
JP2003188509A (ja) | プリント配線基板 | |
JP2846803B2 (ja) | 多層配線基板 | |
JPH0682891B2 (ja) | 混成集積回路 | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
JPH05275862A (ja) | 高周波回路用配線板 | |
JP3473319B2 (ja) | 多層回路基板 | |
JPH0710979U (ja) | 多層プリント配線基板 | |
JP2000151306A (ja) | 半導体装置 | |
JPH11150343A (ja) | ノイズ抑制回路とそのプリント配線板 | |
JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 | |
JPH0537163A (ja) | 回路装置 | |
JP2002190546A (ja) | 多層高周波パッケージ基板 | |
JPH0974276A (ja) | 表面実装プリント配線基板 | |
JP3787409B2 (ja) | アレイ状接続型icを搭載した多層基板 | |
JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
JPH09116248A (ja) | 表面実装部品の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970513 |