JPH08203907A - 外部接続用突起電極及びその形成方法 - Google Patents

外部接続用突起電極及びその形成方法

Info

Publication number
JPH08203907A
JPH08203907A JP1225395A JP1225395A JPH08203907A JP H08203907 A JPH08203907 A JP H08203907A JP 1225395 A JP1225395 A JP 1225395A JP 1225395 A JP1225395 A JP 1225395A JP H08203907 A JPH08203907 A JP H08203907A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
plating
forming
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1225395A
Other languages
English (en)
Inventor
Eiji Watanabe
英二 渡辺
Yutaka Makino
豊 牧野
Hiroyuki Yoda
博行 依田
Kenichi Nagae
健一 永重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1225395A priority Critical patent/JPH08203907A/ja
Publication of JPH08203907A publication Critical patent/JPH08203907A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 外部接続用突起電極及びその形成方法に関
し、バンプ用電極層或いはパッド電極層等の突起電極形
成用導電層の下地層となる無電解メッキ層を含む下地の
導電層を一連の連続した工程によって形成する。 【構成】 シリコン半導体基板にアルミニウム層を形成
する第1工程、レジスト層を塗布・パターニングする第
2工程、アルミニウム層の陽極酸化により多数のポアを
有するアルミナ皮膜を形成する工程−ポア内への良導電
体の析出工程−無電解メッキ工程−電解Au(Pb−S
n)メッキ工程からなる一連の連続した第3工程、レジ
スト層を除去する第4の工程、及び、アルミニウム層を
エッチングする第5工程によって外部接続用突起電極を
形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は外部接続用突起電極及び
その形成方法に関するものであり、特に、実装基板へダ
イレクトに実装が可能な半導体装置に設けるバンプ電極
或いは半導体装置を実装する実装基板に設けるパッド電
極等の外部接続用突起電極及びその形成方法に関するも
のである。
【0002】
【従来の技術】近年、半導体装置の多端子化が進むなか
で、半導体装置をワイヤ配線を用いずに実装するTAB
方式、或いは、半導体装置をダイレクトにフリップチッ
プボンディングする方式等が急速に発展しており、その
様なボンディング方法に対応するために、半導体装置に
設けたアルミニウム配線層に外部端子との接続用のバン
プ電極を設けたり、或いは、半導体装置を実装する実装
基板側にパッド電極を設けたりしていた。
【0003】従来のバンプ電極等の外部接続用突起電極
形成工程においては、このアルミニウム配線層上にAl
とバンプ電極となるPb−Snはんだ層或いはAu層と
の相互拡散を防止するためにTi膜或いはNi膜等のバ
リアメタルを設けていたが、このTi膜或いはNi膜等
のバリアメタルを無電解メッキ法によって直接形成する
ことができなかったため、バンプ電極の形成方法として
図7に示す工程を取るのが通常であった。
【0004】図7参照 図7は従来のバンプ電極の概略的製造工程を示すもの
で、8つのまとまった工程からなるものであり、図にお
いて線で囲った工程は一連の連続処理が可能な工程を示
している。
【0005】まず、第1工程として半導体基板上に形成
したアルミニウム配線層上に、蒸着法或いはスパッタリ
ング法によってバリアメタルとなるTi膜及びNi膜を
順次堆積させる。次いで、第2工程としてレジスト層の
塗布及びパターニングによってバンプ電極形成用パター
ンに対応するレジスト層を設けたのち、第3工程として
バンプ電極形成用のパターンを残すようにNi膜をエッ
チングし、次いで、第4工程としてレジスト層を除去し
たのち、第5工程として新たにメッキ用レジスト層の塗
布及びパターニングによってメッキ用レジスト層を形成
する。
【0006】次いで、第6工程として電解メッキ法によ
りメッキ用レジスト層をマスクとしてNi膜の露出部に
バリアメタルとなるNiメッキ層或いはCuメッキ層を
形成し、続いて電解メッキ法によってバンプ電極となる
Auメッキ層或いはPn−Snメッキ層を厚く形成す
る。次いで、第7工程としてメッキ用レジスト層を除去
したのち、第8工程としてAuメッキ層或いはPn−S
nメッキ層をマスクとしてTi膜の露出部をエッチング
して、バンプ電極が完成する。
【0007】また、図7に示す形成方法の他に、アルミ
ニウム配線層上にZn(亜鉛)を置換析出させるジンケ
ート法を用いて、アルミニウム配線層上に無電解Niメ
ッキ層を直接形成させることも検討されている。
【0008】
【発明が解決しようとする課題】しかし、図7に示す従
来の製造方法においては、工程が複雑であり且つ手番が
かかるため、コスト的にかなり高価になる問題があり、
また、直接無電解Niメッキが可能なジンケート法にお
いては、ジンケート処理液のpHが約13と非常に高い
ため、メッキ用マスクとしてのレジストがジンケート処
理液に耐えられなくなるという問題、及び、この方法に
よる無電解Niメッキ層は下地との密着性が弱いため剥
離が生じやすいという問題があった。
【0009】したがって、本発明はアルミニウム電極上
にバンプ用電極層或いはパッド電極層等の突起電極の下
地層となる無電解メッキ層を含む下地導電層を簡単な製
造工程により低コストで形成することを目的とする。
【0010】
【課題を解決するための手段】本発明は、外部接続用突
起電極において、基板(図3の1)上に設けた配線層
(図3の2)の外部電極との接続部分に多数のポア(図
3の7)を有するアルミナ皮膜(図3の6)を設けると
共に、このポア内に埋め込んだ良導電体(図3の8)、
この良導電体上に設けた下地導電層(図3の10)、及
び、この下地導電層上に設けた突起電極形成用導電層
(図4の11)によって突起電極を形成したことを特徴
とする。
【0011】また、本発明は、外部接続用突起電極にお
いて、基板が半導体基板(図3の1)であり、且つ、基
板上に設けた配線層がアルミニウムを主成分とする配線
層(図3の2)であり、アルミナ皮膜がこの配線層の一
部にも食い込んでいることを特徴とする。なお、本明細
書において、「アルミニウムを主成分とする配線層」と
は、純粋なアルミニウム配線層、及び、1%以下のSi
やCu等を含有するアルミニウムを主成分とするアルミ
ニウム合金配線層を意味するものである。
【0012】また、本発明は、外部接続用突起電極にお
いて、下地導電層(図5の10)と突起電極形成用導電
層(図5の13)との間に酸化防止用導電層(図5の1
2)を介在させたことを特徴とする。また、本発明は、
外部接続用突起電極において、基板が実装基板(図6の
14)であり、且つ、基板上に設けた配線層がCuから
なる配線層(図6の15)であり、アルミナ皮膜(図6
の18)とCu配線層との間にアルミナ化しないアルミ
ニウム層(図6の16)が介在していることを特徴とす
る。
【0013】また、本発明は、外部接続用突起電極にお
いて、ポア内に埋め込む良導電体の厚さを、ポアの深さ
の1/2以上の厚さで、且つ、ポアの深さ以下の厚さに
したことを特徴とする。
【0014】また、本発明は、外部接続用突起電極にお
いて、下地導電層として無電解Niメッキ層、無電解C
uメッキ層、無電解Pdメッキ層、無電解Pd−Sn−
Pbメッキ層の内の少なくとも一つを用い、且つ、その
厚さを0.5μm〜5μmにしたことを特徴とする。
【0015】また、本発明は、外部接続用突起電極の形
成方法において、基板(図3の1)上に設けた配線層
(図3の2)の外部電極との接続部分を少なくとも覆う
ようにアルミニウムを主成分とする導電層(図2の4)
を堆積させ、この導電層の少なくとも一部を陽極酸化処
理することにより多数のポア(図3の7)を有するアル
ミナ皮膜(図3の6)を形成し、次いで、ポア内に良導
電体(図3の8)を電解析出させたのち、無電解メッキ
法によって良導電体上に突起電極形成用導電層(図4の
11)の下地層となる下地導電層(図4の10)の少な
くとも一部を形成したことを特徴とする。
【0016】また、本発明は、外部接続用突起電極の形
成方法において、基板が半導体基板であり、且つ、基板
上に設けた配線層がアルミニウムを主成分とする配線層
であり、この配線層及びアルミニウムを主成分とする導
電層を、200Å以上で、且つ、この配線層及びこの導
電層の全体の厚さの2/3以下をアルミナ皮膜に変換す
ることを特徴とする。
【0017】また、本発明は、外部接続用突起電極の形
成方法において、下地導電層(図5の10)と突起電極
形成用導電層との間に酸化防止用導電層(図5の12)
を介在させると共に、突起電極形成用導電層をはんだボ
ール(図5の13)を転写することによって形成したこ
とを特徴とする。
【0018】また、本発明は、外部接続用突起電極の形
成方法において、基板が実装基板(図6の14)であ
り、且つ、基板上に設けた配線層がCuからなる配線層
(図6の15)であり、配線層の外部電極との接続部分
を少なくとも覆うようにアルミニウムを主成分とする導
電層(図6の16)を3000Å以上堆積させ、このア
ルミニウムを主成分とする導電層を、200Å以上で、
且つ、この導電層の全体の厚さの2/3以下をアルミナ
皮膜(図6の18)に変換することを特徴とする。
【0019】また、本発明は、外部接続用突起電極の形
成方法において、下地導電層を形成する際に、Ni−P
メッキ法及びNi−Bメッキ法の少なくとも一方を用い
たことを特徴とする。
【0020】
【作用】本発明においては、基板上に設けた配線層の外
部電極との接続部分に小さなポアを有するアルミナ皮膜
を設け、このポア内に良導電体を埋め込むことにより、
アルミナ皮膜の下に残存しているアルミニウムを主成分
とする層との電気的導通を良好に保つことができ、ま
た、アルミニウム層上への直接の無電解メッキが実質上
不可能であったバリアメタルとして機能する下地導電層
を無電解メッキ法で形成することが可能になる。
【0021】また、基板として半導体基板を用い、且
つ、配線層としてアルミニウムを主成分とする配線層を
用いることにより、半導体装置用のバンプ電極が形成さ
れることになり、この場合には、アルミナ皮膜に変換す
るアルミニウムを主成分とする導電層を薄くすることが
可能になる。また、下地導電層の表面に酸化防止用導電
層を設けることにより、電解メッキ法或いは蒸着法以外
の方法で突起電極形成用導電層を形成することが可能に
なる。
【0022】また、基板として実装基板を用い、且つ、
配線層としてCuからなる配線層を用いた場合にも、ア
ルミナ皮膜とCu配線層との間にアルミナ化しないアル
ミニウムを主成分とする導電層が残存する程度に厚い導
電層を設けることにより、アルミナ皮膜を安定に形成す
ることができる。
【0023】また、ポア内に埋め込む良導電体の厚さ
を、ポアの深さの1/2以上の厚さで、且つ、ポアの深
さ以下の厚さにすることによって、その上に設ける下地
導電層を密着性良く形成することができる。
【0024】また、下地導電層として無電解Niメッキ
層、無電解Cuメッキ層、無電解Pdメッキ層、無電解
Pd−Sn−Pbメッキ層の内の少なくとも一つを用
い、且つ、その厚さを0.5μm〜5μmにすることに
より、突起電極形成用導電層としてのPb−Snはんだ
メッキ層の中のSnの拡散を防止することができると共
に、下地導電層の内部応力を小さくして突起電極の剥離
を防止することが可能になる。
【0025】また、基板上に設けた配線層の外部電極と
の接続部分を少なくとも覆うようにアルミニウムを主成
分とする導電層を堆積させ、外部電極との接続部分の導
電層を陽極酸化処理することにより多数のポアを有する
アルミナ皮膜を形成し、次いで、ポア内に良導電体を電
解析出させたのち、無電解メッキ法によって突起電極形
成用導電層の下地層となる下地導電層の少なくとも一部
を形成することによって、外部接続用突起電極の形成工
程の主要部を一連の連続した工程で行うことができ、し
たがって、製造工程の簡素化が可能になる。
【0026】また、基板として半導体基板を用い、且
つ、配線層としてアルミニウムを主成分とする配線層を
用いた場合に、この配線層及びアルミニウムを主成分と
する導電層を、200Å以上で、且つ、この配線層及び
この導電層の全体の厚さの2/3以下をアルミナ皮膜に
変換することによって、アルミナ皮膜に形成されるポア
内に良導電体を再現性良く埋め込むことができる。
【0027】また、下地導電層と突起電極形成用導電層
との間に酸化防止用導電層を介在させると共に、突起電
極形成用導電層をはんだボールの転写によって形成する
ことにより、突起電極形成用導電層の形成工程を多様化
することができる。
【0028】また、基板として実装基板を用い、且つ、
配線層としてCuからなる配線層を用いた場合にも、配
線層の外部電極との接続部分を少なくとも覆うようにア
ルミニウムを主成分とする導電層を3000Å以上堆積
させることによって、このアルミニウムを主成分とする
導電層を、200Å以上で、且つ、この導電層の全体の
厚さの2/3以下をアルミナ皮膜に変換することが可能
になり、したがって、アルミナ皮膜に形成されるポア内
に良導電体を再現性良く埋め込むことができる。
【0029】また、下地導電層を形成する際に、Ni−
Pメッキ法及びNi−Bメッキ法の少なくとも一方を用
いることにより、良導電体上に無電解メッキによる下地
導電層を再現性良く形成することができる。
【0030】
【実施例】
図1参照 図1は、本発明のバンプ電極の概略的製造工程の説明図
であり、本発明は、シリコン半導体基板にアルミニウム
層を形成する第1工程、レジスト層を塗布・パターニン
グする第2工程、アルミニウム層の陽極酸化処理工程−
良導電体の析出工程−無電解メッキ工程−電解Au(P
b−Sn)メッキ工程の一連の連続した第3工程、レジ
スト層を除去する第4の工程、及び、アルミニウム層を
エッチングする第5工程からなるものである。
【0031】この様に、本発明の製造工程は、5つのま
とまった工程からなるものであり、8つのまとまった工
程を必要とする従来の製造工程に比べて、製造工程が簡
素化し、これに伴って製造時間の短縮が可能になる。
【0032】次に、図2乃至図4を参照して、図1に示
す概略的製造工程に沿って本発明の第1の実施例の具体
的製造工程を説明する。なお、図2(b)乃至図3
(d)は、図2(a)の破線の円内の開口部を拡大して
示したものである。
【0033】図2(a)参照 まず、シリコン半導体基板1上に層間絶縁膜(図示せ
ず)を介して設けた8000Åの厚さの最終アルミニウ
ム配線層2をPSG膜からなるカバー膜3で被覆して、
このカバー膜に直径d1 が100μmの開口部を形成し
たのち、この最終アルミニウム配線層2と導通をとり且
つ電解メッキの際に電界の印加を可能にするための10
00Åの厚さのアルミニウム層4を全面に蒸着させ、次
いで、厚さ5μmのレジスト層5を塗布したのち、カバ
ー膜4の開口部に対応する開口部を形成する。
【0034】なお、カバー膜3はPSG膜に限られるも
のではなく、BPSG膜等の層間絶縁膜として用いられ
ている他の絶縁膜を用いても良く、また、アルミニウム
層4は純粋なアルミニウムである必要はなく、1%以下
のSiやCuを含有するアルミニウムを主成分とするア
ルミニウム合金を用いても良く、且つ、その厚さも30
0〜8000Åの範囲であれば良い。
【0035】図2(b)参照 次いで、レジスト層を形成した半導体基板1を15vo
l%の硫酸とアルミニウムとからなる硫酸浴ベースの処
理液に浸漬して、電流密度1A/dm2 の電流を60秒
間流した陽極酸化処理によって3000Åの厚さのアル
ミナ皮膜6を形成する。このアルミナ皮膜6には直径d
2 が150〜200Åのポア7と呼ばれる孔が1cm2
当たり数十億個形成される。
【0036】なお、アルミナ皮膜6の厚さは200Å以
上で、且つ、全アルミニウム層厚(この場合は、800
0Å+1000Å=9000Å)の2/3以下であれば
良く、アルミナ皮膜6の厚さが200Å以下ではポア7
に良導電体が入り込まなくなり、また、厚すぎると全ア
ルミニウム層の厚さが薄くなりすぎて配線層の抵抗が増
加しすぎることになる。また、この陽極酸化処理の条件
は上記数値に限られるものではなく、好ましくは電流密
度は0.1〜5.0A/dm2 で、時間は5〜600秒
であれば良く、また、処理液はシュウ酸浴(シュウ酸2
〜5wt%、アルミニウム3〜20g/l)でも良い。
【0037】図3(c)参照 次いで、硫酸第1鉄溶液を用いて12Vの電界を40秒
印加する電解メッキ法によってポア7内に電気の良導電
体としてFe(鉄)を2500Åの厚さに析出させて良
導電体埋込層8を形成する。この場合、アルミナ皮膜6
の最終アルミニウム配線層2と接する部分9のアルミナ
の膜厚は非常に薄いので電解メッキに支障は生じない。
【0038】なお、この良導電体埋込層8はFeに限ら
れるものではなく、電解メッキ処理が可能な金属であれ
ば良く、電気伝導性及びコストの面からは、例えば、N
i或いはCuでも良いが、この上に設ける無電解メッキ
層と同族の材料であった方が望ましい。
【0039】また、その厚さは、後工程で設ける無電解
メッキ層との密着性を強固にするために、表面に凹凸を
形成することを目的として3000Åの深さのポア7に
対して2500Åと多少低めに設定したが、この様な厚
さに限られるものではなく、ポア7の深さの1/2以上
の厚さで、且つ、ポア7の深さ以下あれば良く、この厚
さが1/2以下では後工程の無電解メッキ層の形成が困
難になる。
【0040】図3(d)参照 次いで、還元剤としてジアリン酸ナトリウムを用いたN
i−P系の無電解メッキを施し、厚さ2μmで15%以
下のPを含有している無電解Niメッキ層10を形成す
る。なお、この無電解Niメッキ層10は、バンプ電極
を構成するPb−Snはんだ中のSnがアルミニウム配
線層側に拡散することを防止するためのバリアメタルと
して設けるものであり、その厚さは、バリアメタルとし
て機能するためには0.5μm以上必要であり、また、
内部応力をあまり大きくしないためには5μm以下であ
ることが望ましい。
【0041】図4(e)参照 次いで、無電解Niメッキ層10上に、従来の電解メッ
キ法を用いてPb−Snメッキ層11を50μm形成す
る。なお、このPb−Snメッキ層11の厚さは50μ
mに限られるものでなく、必要とする半導体装置の大き
さに応じて適宜決定すれば良いものであるが、通常は2
0〜70μmの範囲を用いるものである。
【0042】図4(f)参照 次いで、レジスト層を除去したのち、リン酸を用いて露
出したアルミニウム層をエッチング除去し、Pb−Sn
メッキ層11表面を酸化防止用のフラックスで覆ったの
ちPb−Snメッキ層11の融点以上の温度でウエット
バックすることによりPb−Snメッキ層11を丸め、
バンプ電極を完成する。
【0043】なお、上記実施例においては無電解Niメ
ッキ層をNi−P系メッキで行ったが、還元剤として水
素化硼素ナトリウム或いは水素化硼素カリウムを用いた
Ni−B系メッキを行っても良く、このNi−B系メッ
キの場合には、無電解Niメッキ層中に1〜3%のB
(硼素)が含有されることになる。
【0044】このNi−B系メッキは初期反応としては
Ni−P系メッキよりも優れており反応が安定化する
が、成膜速度が遅い欠点があるので、最初に薄いNi−
B系メッキ層を形成し、次いでNi−P系メッキにより
メッキ層の厚さを厚くしても良い。
【0045】また、無電解メッキ層は成膜速度が遅いた
め、最初に後工程における電解メッキ処理が可能となる
程度の0.1μm程度の薄い無電解Niメッキ層を形成
したのち、バリアメタル層としての膜厚の不足分を内部
応力が小さく且つ成膜速度の速い電解Niメッキ層或い
は電解Cuメッキ層で補っても良い。
【0046】また、上記実施例においては無電解メッキ
層として無電解Niメッキ層を用いているが、Niに限
られるものではなく、アルミニウム配線層の劣化の原因
となるバンプ電極を構成するPb−Snはんだ中のSn
がアルミニウム配線層側に拡散するのを防止するバリア
機能のある導電体であれば良く、例えば、Cu、Pd、
或いは、Pd−Sn−Pb合金等でも良く、さらに、無
電解Cuメッキ層を用いる場合にも、薄い無電解Cuメ
ッキ層を形成したのち、膜厚の不足分を電解Niメッキ
層或いは電解Cuメッキ層で補っても良い。なお、Pd
−Sn−Pb合金中にもSnが含まれているが、Pd−
Sn−Pb合金の融点が高いため、Pd−Sn−Pb合
金中のSnの拡散はそれ程問題にはならない。
【0047】また、アルミニウム層4のエッチング工程
においては、リン酸の代わりに1〜10%濃度のフッ酸
を用いても良く、さらに、バンプ電極形成の際には電解
メッキ法により形成したPb−Snメッキ層11を用い
ているが、この様な電解Pb−Snメッキ層に限られる
ものでなく、例えば、電解メッキ法によって形成した電
解Auメッキ層や、蒸着法或いはスパッタリング法によ
って形成したAu層或いはPb−Sn層を用いても良い
ものである。
【0048】次に、図5を参照して本発明の第2の実施
例を説明する。この第2の実施例は、第1の実施例にお
ける無電解Niメッキ層形成工程とバンプ電極形成用導
電層の形成工程との間に、無電解Niメッキ層表面の酸
化を防止するための酸化防止用導電層を設けたものであ
り、その製造工程は、図3(d)の無電解Niメッキ層
形成工程までは第1の実施例と全く同様であるので、そ
れ以降の工程を説明する。
【0049】図5(a)参照 無電解Niメッキ層10の形成に引き続いて、400Å
の無電解Auメッキ層12を形成し、無電解Niメッキ
層10の表面の酸化を防止する。なお、この無電解Au
メッキ層の厚さは、酸化防止の機能を果たすために30
0Å以上の厚さであれば良いものである。
【0050】図5(b)参照 次いで、レジスト層を除去したのち、無電解Auメッキ
層12をマスクとして露出しているアルミニウム層をエ
ッチング除去し、次いで、予め形成しておいたPb−S
nはんだボール13を転写してバンプ電極を形成する。
【0051】このはんだボールの転写は、はんだボール
形成用基板上のシリコン半導体基板1のバンプ電極形成
位置に対応する位置にPb−Snはんだボールを形成し
たのち、このはんだボール形成用基板とシリコン半導体
基板1とをフェイス・ダウン・ボンディング的に位置合
わせしてはんだボールを所定位置に転写し、ウェットバ
ックによりはんだボールに丸みを形成するものである。
【0052】なお、この第2の実施例においても第1の
実施例と同様に、下地層としての無電解Niメッキ層の
代わりに無電解メッキ法によって形成したCu層、Pd
層、或いは、Pd−Sn−Pb合金層等を用いても良
く、さらに、無電解Niメッキ層或いは無電解Cuメッ
キ層を用いる場合にも、薄い無電解Niメッキ層或いは
無電解Cuメッキ層を形成したのち、膜厚の不足分を電
解Niメッキ層或いは電解Cuメッキ層で補っても良
い。
【0053】また、上記第2の実施例においては酸化防
止のために無電解Auメッキ層12を用いているが、無
電解Auメッキ層に限られるのではなく、無電解Niメ
ッキ層等の下地層よりも酸化のしにくい材料であれば良
く、Au、Ag、Sn、Pb−Sn、或いは、Pd−S
n−Pb等を下地層の材料に応じて選択して用いれば良
く、その成膜法としては無電解メッキ法或いは電解メッ
キ法の何れを用いても良いものである。
【0054】また、上記第2の実施例においてはバンプ
電極をPb−Snはんだボールの転写によって形成して
いるが、この場合には、無電解Niメッキ層等の下地層
の表面に無電解Auメッキ層等の酸化防止用導電層を設
けているため、各種のバンプ電極形成法を用いることが
可能になる利点があり、例えば、スクリーン印刷法或い
は導電性樹脂などを用いても良いものである。
【0055】なお、導電性樹脂を用いる場合には、エポ
キシ樹脂等の熱硬化性樹脂を基材とした樹脂中に、樹脂
粒子にAu等の導電性メッキを施した粒子や金属粒子を
混入して導電性樹脂層を形成し、この導電性樹脂層を所
定パターンに打ち抜くことによってバンプ電極を形成す
るものである。
【0056】さらに、上記第1及び第2の実施例におい
ては、アルミニウム層4を全面に形成しているが、予め
電気的導通をとるための専用の配線層を設けておき、こ
の配線層と電気的に接続するようにアルミニウム層を部
分的に形成しても良いものであり、この場合には、この
専用の配線層を半導体装置の外周部に引き出しておき、
ウェハを個別の半導体チップに分割する際に、この外周
部に引き出された配線層も同時に切断して、各バンプ電
極を独立した電極とすれば良い。
【0057】また、上記第1及び第2の実施例において
は、シリコン半導体装置を用いて説明しているが、シリ
コン半導体装置に限られるものではなく、GaAs等を
用いた化合物半導体装置に対しても有効なものである。
【0058】次に、図6を参照して本発明の第3の実施
例を説明する。この第3の実施例は、半導体装置を実装
するセラミックス等からなる実装基板のパッド電極の構
造及び形成方法に関するものであり、その製造工程は第
1の実施例と基本的に同等である。
【0059】図6(a)参照 Cu配線層15を設けたセラミックス基板14上に、5
000Åの厚さのアルミニウム層16を全面に蒸着し、
次いで、パッド電極形成部に対応する開口部を有するレ
ジスト層17を形成したのち、第1の実施例と同様な工
程によって、多数のポア19を有するアルミナ皮膜1
8、Fe良導電体埋込層20、下地層としての無電解N
iメッキ層21を形成する。
【0060】図6(b)参照 次いで、レジスト層を除去したのち、無電解Niメッキ
層21をマスクとして露出している不要なアルミニウム
層16をエッチング除去し、次いで、無電解Pb−Sn
メッキ法によって、無電解Niメッキ層21上にのみP
b−Snはんだ層22をメッキしてパッド電極を形成す
る。
【0061】なお、この場合、無電解Pb−Snメッキ
法に代えて、はんだディップ法を用いても良い。さら
に、この様な無電解Pb−Snメッキ法或いははんだデ
ィップ法に代えて、第1の実施例と同様に下地層として
の無電解Niメッキ層21を形成したのち、引き続いて
電解メッキ法によってPb−Snメッキ層を形成し、次
いで、レジスト層及び不要なアルミニウム層を除去して
パッド電極を完成させても良い。
【0062】また、上記第3の実施例においては、配線
層がCuであるため、アルミナ皮膜を形成するために5
000Åと厚めのアルミニウム層を形成しているが、第
1の実施例と同様な厚さのアルミナ皮膜が形成できる厚
さであれば良く、3000Å以上の厚さがあれば良いも
のである。
【0063】また、実装基板の材質はセラミックスに限
られるものではなく、樹脂基板等の他の絶縁性基板であ
っても良く、且つ、配線層もCu配線層に限られるもの
ではなく、さらに、アルミニウム層の形成法としても蒸
着法以外にスパッタリング法を用いても良い。
【0064】また、上記第3の実施例においても、良導
電体埋込層、下地層、及び、パッド電極形成用の導電層
の材料及び形成方法は実施例に記載された材料及び形成
方法に限られるものでなく、第1の実施例と全く同様に
各種の態様が可能である。
【0065】即ち、この良導電体埋込層はFeに限られ
るものではなく、電解メッキ処理が可能な金属であれば
良く、例えば、Ni或いはCuでも良く、また、無電解
Niメッキ層の形成方法も、還元剤としてジアリン酸ナ
トリウムをもちいたNi−P系の無電解メッキ法以外
に、還元剤として水素化硼素ナトリウム或いは水素化硼
素カリウムを用いたNi−B系メッキ法を用いても良
く、さらに、最初に薄いNi−B系メッキ層を形成し、
次いでNi−P系メッキによりメッキ層の厚さを厚くし
ても良い。
【0066】また、下地層としては無電解Niメッキ層
以外に、無電解メッキ法によって形成したCu、Pd、
或いは、Pd−Sn−Pb合金等を用いても良く、さら
に、無電解Niメッキ層或いは無電解Cuメッキ層を用
いる場合には、薄い無電解Niメッキ層或いは無電解C
uメッキ層を形成したのち、膜厚の不足分を電解Niメ
ッキ層或いは電解Cuメッキ層で補っても良い。
【0067】また、アルミニウム層のエッチング工程に
おいては、リン酸や1〜10%濃度のフッ酸を用いても
良く、さらに、パッド電極形成の際には電解Pb−Sn
メッキ層を用いているが、この様なPb−Snメッキ層
に限られるものでなく、蒸着法或いはスパッタリング法
によって形成したAu層或いはPb−Sn層を用いても
良いものである。
【0068】
【発明の効果】本発明によれば、半導体装置のバンプ電
極或いは実装基板のパッド電極等の外部接続用突起電極
を一連の連続した製造工程で処理することが可能になる
ので、製造工程が簡素化し、低価格で安定した特性の半
導体装置或いは半導体装置用実装基板を提供することが
出来る。
【図面の簡単な説明】
【図1】本発明のバンプ電極の概略的製造工程の説明図
である。
【図2】本発明の第1の実施例の途中までの製造工程の
説明図である。
【図3】本発明の第1の実施例の図2以降の途中までの
製造工程の説明図である。
【図4】本発明の第1の実施例の図3以降の製造工程の
説明図である。
【図5】本発明の第2の実施例の製造工程の説明図であ
る。
【図6】本発明の第3の実施例の製造工程の説明図であ
る。
【図7】従来のバンプ電極の概略的製造工程の説明図で
ある。
【符号の説明】
1 シリコン半導体基板 2 最終アルミニウム配線層 3 カバー膜 4 アルミニウム層 5 レジスト層 6 アルミナ皮膜 7 ポア 8 良導電体埋込層 9 アルミナ皮膜の底部 10 無電解Niメッキ層 11 Pb−Snはんだメッキ層 12 無電解Auメッキ層 13 Pb−Snはんだボール 14 セラミックス基板 15 Cu配線層 16 アルミニウム層 17 レジスト層 18 アルミナ皮膜 19 ポア 20 良導電体埋込層 21 無電解Niメッキ層 22 Pb−Snはんだ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 依田 博行 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 永重 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 基板上に設けた配線層の外部電極との接
    続部分に設けた多数のポアを有するアルミナ皮膜、前記
    ポア内に埋め込んだ良導電体、前記良導電体上に設けた
    下地導電層、及び、前記下地導電層上に設けた突起電極
    形成用導電層によって突起電極を構成したことを特徴と
    する外部接続用突起電極。
  2. 【請求項2】 上記基板が半導体基板であり、且つ、上
    記配線層がアルミニウムを主成分とする配線層であり、
    上記アルミナ皮膜が前記配線層の一部にも食い込んでい
    ることを特徴とする請求項1記載の外部接続用突起電
    極。
  3. 【請求項3】 上記下地導電層と上記突起電極形成用導
    電層との間に酸化防止用導電層を介在させたことを特徴
    とする請求項1または2記載の外部接続用突起電極。
  4. 【請求項4】 上記基板が実装基板であり、且つ、上記
    配線層がCuからなる配線層であり、上記アルミナ皮膜
    と前記Cu配線層との間にアルミナ化しないアルミニウ
    ムを主成分とする導電層が介在していることを特徴とす
    る請求項1記載の外部接続用突起電極。
  5. 【請求項5】 上記ポア内に埋め込む上記良導電体の厚
    さを、前記ポアの深さの1/2以上の厚さで、且つ、前
    記ポアの深さ以下の厚さにしたことを特徴とする請求項
    1乃至4のいずれか1項に記載の外部接続用突起電極。
  6. 【請求項6】 上記下地導電層として、無電解Niメッ
    キ層、無電解Cuメッキ層、無電解Pdメッキ層、無電
    解Pd−Sn−Pbメッキ層の内の少なくとも一つを用
    い、且つ、前記下地導電層の厚さを0.5μm〜5μm
    にしたことを特徴とする請求項1乃至5のいずれか1項
    に記載の外部接続用突起電極。
  7. 【請求項7】 基板上に設けた配線層の外部電極との接
    続部分を少なくとも覆うようにアルミニウムを主成分と
    する導電層を堆積させ、次いで、前記導電層の少なくと
    も一部を陽極酸化処理することにより多数のポアを有す
    るアルミナ皮膜を形成し、次いで、前記ポア内に良導電
    体を電解析出させたのち、無電解メッキ法によって前記
    良導電体上に突起電極形成用導電層の下地層となる下地
    導電層の少なくとも一部を形成したことを特徴とする外
    部接続用突起電極の形成方法。
  8. 【請求項8】 上記基板が半導体基板であり、且つ、上
    記配線層がアルミニウムを主成分とする配線層であり、
    前記配線層及びアルミニウムを主成分とする前記導電層
    を、200Å以上で、且つ、前記配線層及び前記導電層
    の全体の厚さの2/3以下を上記アルミナ皮膜に変換す
    ることを特徴とする請求項7記載の外部接続用突起電極
    の形成方法。
  9. 【請求項9】 上記下地導電層の表面に酸化防止用導電
    層を形成すると共に、上記突起電極形成用導電層をはん
    だボールを転写することによって形成したことを特徴と
    する請求項7または8記載の外部接続用突起電極の形成
    方法。
  10. 【請求項10】 上記基板が実装基板であり、また、上
    記配線層がCuからなる配線層であると共に、上記アル
    ミニウムを主成分とする導電層を3000Å以上堆積さ
    せ、前記アルミニウムを主成分とする導電層を、200
    Å以上で、且つ、前記導電層の全体の厚さの2/3以下
    を前記アルミナ皮膜に変換することを特徴とする請求項
    7記載の外部接続用突起電極の形成方法。
  11. 【請求項11】 上記下地導電層を形成する際に、Ni
    −Pメッキ法及びNi−Bメッキ法の少なくとも一方を
    用いたことを特徴とする請求項7乃至10のいずれか1
    項に記載の外部接続用突起電極の形成方法。
JP1225395A 1995-01-30 1995-01-30 外部接続用突起電極及びその形成方法 Withdrawn JPH08203907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1225395A JPH08203907A (ja) 1995-01-30 1995-01-30 外部接続用突起電極及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1225395A JPH08203907A (ja) 1995-01-30 1995-01-30 外部接続用突起電極及びその形成方法

Publications (1)

Publication Number Publication Date
JPH08203907A true JPH08203907A (ja) 1996-08-09

Family

ID=11800209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1225395A Withdrawn JPH08203907A (ja) 1995-01-30 1995-01-30 外部接続用突起電極及びその形成方法

Country Status (1)

Country Link
JP (1) JPH08203907A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044254A (ko) * 1996-12-06 1998-09-05 황인길 반도체 칩의 본드 패드(Bond Pad) 구조
USRE46147E1 (en) 1998-05-22 2016-09-13 Sony Corporation Semiconductor device and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044254A (ko) * 1996-12-06 1998-09-05 황인길 반도체 칩의 본드 패드(Bond Pad) 구조
USRE46147E1 (en) 1998-05-22 2016-09-13 Sony Corporation Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
EP0226385B1 (en) Rhodium capped gold ic metallization
JP6078585B2 (ja) 小型電子機器、その形成方法、およびシステム
US6180505B1 (en) Process for forming a copper-containing film
US5380560A (en) Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
WO1999034415A1 (en) A single step electroplating process for interconnect via fill and metal line patterning
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
EP0903781B1 (en) Method of forming embedded copper interconnections
US20070246133A1 (en) Method for Electroplating and Contact Projection Arrangement
JPH07321111A (ja) 無電解メッキによる集積回路の配線方法
JPH08203907A (ja) 外部接続用突起電極及びその形成方法
JP3274381B2 (ja) 半導体装置の突起電極形成方法
JPH02253628A (ja) 半導体装置の製造方法
US6666964B2 (en) Method of manufacturing a circuit board
JP2530088B2 (ja) 半導体チップ間の電気的接続方法
JP4157693B2 (ja) 半導体装置及びその製造方法
JPS63122248A (ja) 半導体装置の製造方法
KR19990048003A (ko) 금속 범프 제조 방법
JP2001352005A (ja) 配線基板および半導体装置
JPS6352796B2 (ja)
JPH0878525A (ja) 半導体装置及びその製造方法
JPH09293691A (ja) 配線の製法
JP2673363B2 (ja) 回路基板およびその製造方法
JPH08273967A (ja) 電子部品の電極形成方法
EP0662710A1 (en) Method of fabricating a conducting connection between at least two metallisations of an integrated circuit
JPH04218920A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402