JPH08195645A - 素子搭載用パッケージ - Google Patents

Abstract

(57)【要約】 【目的】 表面弾性波フィルタ素子等の素子が搭載され
る素子搭載用パッケージにおいて、内部接続端子と外部
接続端子との間に、インピーダンス整合用回路を形成し
ても、簡素なパッケージ構造とし得る素子搭載用パッケ
ージを提供する。 【構成】 表面弾性波フィルタ素子１４ａ、１４ｂが搭
載されるパッケージに形成された内部接続端子１９と外
部接続端子２７との間に、インピーダンス整合用回路２
４が形成された素子搭載用パッケージにおいて、該イン
ピーダンス整合用回路２４が、素子１４ａ、１４ｂが搭
載される素子搭載基板１０とは別体に形成された整合用
回路基板２２に形成され、且つ素子搭載基板１０と整合
用回路基板２２とが接合されて、素子搭載基板１０に設
けられた内部接続端子１９と整合用回路基板２２に設け
られたインピーダンス整合用回路２４とが電気的に接続
されていることを特徴とする

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は素子搭載用パッケージに
関し、更に詳細には表面弾性波フィルタ素子等の素子が
搭載されるパッケージに形成された、前記素子とワイヤ
等で連結される内部接続端子と、外部回路等に接続され
る外部接続端子との間に、インピーダンス整合用回路が
形成された素子搭載用パッケージに関する。

【０００２】

【従来の技術】移動通信機器に使用される表面弾性波フ
ィルタ素子が搭載される素子搭載用パッケージとして
は、特開平６−１１２７６２号公報において、図３に示
す素子搭載用パッケージが提案されている。図３に示す
素子搭載用パッケージには、セラミック製のパッケージ
１００に表面弾性波フィルタ素子１０２、１０４が搭載
される。かかる表面弾性波フィルタ素子１０２、１０４
にワイヤ等で連結される内部接続端子１１８と、パッケ
ージ１００の表面に形成された外部接続端子１１６との
間には、接地層１１２、１１４に挟まれたストリップラ
イン構造のインピーダンス整合用回路１０６が形成され
ている。このインピーダンス整合用回路１０６は、通
常、そのパターンの全長が、パッケージ１００に形成さ
れた他の信号入出力用配線パターンに比較して長いもの
である。かかるインピーダンス整合用回路１０６と搭載
する表面弾性波フィルタ素子１０２、１０４とのインピ
ーダンスのマッチングは、通常、インピーダンス整合用
回路１０６のパターン長さ及び／又はパターン幅を調整
することによって行われている。

【０００３】

【発明が解決しようとする課題】この様に、搭載される
表面弾性波フィルタ素子１０２、１０４とのインピーダ
ンスがマッチングされたインピーダンス整合用回路１０
６を具備する素子搭載用パッケージによれば、移動通信
機器の小型化要請に応えることが可能である。しかしな
がら、インピーダンス整合用回路１０６のパターンの全
長は、他の信号入出力用配線パターンに比較して長いた
め、パッケージ１００内に他の信号入出力用配線パター
ンと混在してインピーダンス整合用回路１０６を形成せ
んとすると、パッケージが著しく複雑な構造となり易
く、パッケージの製造工程も複雑化し易い。かかる傾向
は、パッケージが小型化される程顕著となり易い。ま
た、通常、インピーダンス整合用回路１０６は、他の配
線パターンと同様にパッケージ１００を形成するアルミ
ナ成分を含有するグリーンシート等と同時焼成されて形
成されるため、アルミナ成分を含有するグリーンシート
の焼成温度（１５００〜１６００℃）で焼成できるタン
グステン等の金属が使用される。しかし、タングステン
等の金属を焼成して形成された回路は、タングステン等
の金属よりも低融点の銅等の低融点金属によって形成さ
れた回路に比較して、電気抵抗値が高くなる。

【０００４】このため、インピーダンス整合用回路１０
６の電気抵抗値を低下させるべく、タングステン等の金
属を焼成して形成した多孔性導体中に、タングステン等
の金属よりも低融点の銅等の低融点金属を含浸させて形
成したインピーダンス整合用回路が使用されることがあ
る。この様に、電気抵抗値が低下されたインピーダンス
整合用回路１０６が内蔵されたパッケージ１００のキャ
ビティ１０８には、搭載された表面弾性波フィルタ素子
１０２、１０４と内部接続端子１１８とをワイヤボンデ
ィング等によって電気的に接続した後、キャビティ１０
８内の気密状態を保持すべく、キャップ１１０を被着す
る。しかしながら、多孔性導体中に含浸させた銅等の低
融点金属とセラミック製のパッケージ本体１００とが剥
離し易いため、インピーダンス整合用回路１０６を介し
て大気や水分がキャビティ１０８内に侵入し、キャビテ
ィ１０８の気密状態が破られることがある。そこで、本
発明の目的は、表面弾性波フィルタ素子等の素子が搭載
される素子搭載用パッケージにおいて、内部接続端子と
外部接続端子との間に、インピーダンス整合用回路を形
成しても、簡素なパッケージ構造とし得る素子搭載用パ
ッケージを提供することにある。

【０００５】

【課題を解決するための手段】本発明者等は、前記目的
を達成すべく検討を重ねた結果、素子を搭載する素子搭
載基板とインピーダンス整合用回路を形成する整合用回
路基板との各々を別体に作成した後、両基板を接合して
素子搭載用パッケージを形成することによって、インピ
ーダンス整合用回路を他の入出力用配線パターンから独
立して作成することができる。この様にして形成した素
子搭載用パッケージは、インピーダンス整合用回路と他
の入出力用配線パターンとを混在させて形成した従来の
素子搭載用パッケージに比較して、パッケージ構造及び
パッケージ製造工程の簡素化が可能となることを知っ
た。更に、整合用回路基板の基板本体と剥離し易い材料
でインピーダンス整合用回路を形成しても、素子搭載基
板に形成したキャビティの気密を充分に保持できること
も併せて知り、本発明に到達した。すなわち、本発明
は、表面弾性波フィルタ素子等の素子が搭載されるパッ
ケージに形成された、前記素子とワイヤ等で連結される
内部接続端子と、外部回路等に接続される外部接続端子
との間に、インピーダンス整合用回路が形成された素子
搭載用パッケージにおいて、該インピーダンス整合用回
路が、前記素子が搭載される素子搭載基板とは別体に形
成された整合用回路基板に形成され、且つ前記素子搭載
基板と整合用回路基板とが接合されて、素子搭載基板に
設けられた内部接続端子と整合用回路基板に設けられた
インピーダンス整合用回路とが電気的に接続されている
ことを特徴とする素子搭載用パッケージにある。

【０００６】かかる構成を有する本発明において、素子
搭載基板及び整合用回路基板をセラミックによって形成
することにより、素子搭載基板に形成する導体回路を基
板本体との剥離性が低く気密性が高いタングステン等の
金属で形成できるため、素子搭載基板に形成したキャビ
ティの気密性を向上できる。特に、素子搭載基板及び整
合用回路基板をセラミックによって形成し、インピーダ
ンス整合用回路を、焼結タングステン等の焼結金属から
成る多孔性導体中に、前記焼結金属よりも低融点である
銅等の金属を含浸させて形成することによって、インピ
ーダンス整合用回路の抵抗値を低下させつつ素子搭載基
板に形成したキャビティの気密性を向上することができ
る。また、素子搭載基板と整合用回路基板とを、同一組
成のセラミック、特にアルミナ成分を主成分とするセラ
ミックにより形成することによって、両者の接合の容易
化を図ることができ、素子搭載基板と整合用回路基板と
の接合は、ろう付けによって容易に行うことができる。

【０００７】更に、整合用回路基板の上面に、複数個の
素子搭載基板を接合することにより、複数の機能を具備
する素子搭載用パッケージを提供できる。この様な、本
発明に係る素子搭載用パッケージにおいて、整合用回路
基板に形成するインピーダンス整合用回路を、接地層間
に挟まれて成るストリップライン構造とすることによ
り、高周波対応用とすることができる。尚、インピーダ
ンス整合用回路と内部接続端子との電気的接続を、導電
性ペーストが充填されて形成されたビアを介して行うこ
とにより、最短距離で両者を電気的に連結することがで
きる。

【０００８】

【作用】本発明においては、表面弾性波フィルタ素子等
の素子を搭載する素子搭載基板と、インピーダンス整合
用回路が設けられた整合用回路基板とを別体に形成し、
両者を電気的に接合してパッケージを形成したものであ
る。このため、素子搭載基板に形成されるビアを含む導
体回路をインピーダンス整合用回路を考慮することなく
作成でき、整合用回路基板に形成されるインピーダンス
整合用回路も導体回路を考慮することなく作成できるた
め、両回路を混在させてパッケージを形成した場合に比
較して、パッケージ構造及びパッケージ製造工程の簡素
化が可能である。更に、素子搭載基板の導体回路は、素
子搭載基板との剥離性が低い気密性が良好なタングステ
ン等の金属で形成できる。このため、整合用回路基板と
剥離性の高いものの電気抵抗値が低い材料で形成したイ
ンピーダンス整合用回路が基板本体と剥離しても、イン
ピーダンス整合用回路を介して大気や水分が素子搭載基
板に形成したキャビティにまで侵入することを防止で
き、キャビティの気密性を確保できる。

【０００９】

【実施例】本発明を図面を用いて更に詳細に説明する。
図１は、本発明に係る素子搭載用パッケージの一実施例
を示す断面図であって、アルミナ成分を主成分とするセ
ラミック製の素子搭載基板１０のキャビティ１２内に
は、表面弾性波フィルタ素子１４ａ、１４ｂの各々が搭
載されている。かかる素子１４ａ、１４ｂの各々は、素
子搭載基板１０に形成された導電性ペーストを充填して
形成したビアを含む導体回路１８、１８・・の各内部接
続端子、及び後述するインピーダンス整合用回路の一端
に接続されている内部接続端子１９の各々とワイヤ１
６、１６・・・によって電気的に接続され、且つキャビ
ティ１２を覆うように被着されたキャップ２０によって
気密封止されている。この素子搭載基板１０に形成され
たビアを含む導体回路１８、１８・・は、焼結タングス
テンのみによって形成されており、素子搭載基板１０と
同時焼成されて形成されたものである。このため、ビア
を含む導体回路１８、１８・・と素子搭載基板１０との
気密性は良好であり、ビアを含む導体回路１８、１８・
・を介してキャビティ１２内に大気や水分が侵入するこ
とを防止できる。

【００１０】かかる素子搭載基板１０の一面と、別体に
形成されたアルミナ成分を主成分とするセラミック製の
整合用回路基板２２の一面とは、銀ろうやはんだ等のろ
う付けによって接合され、パッケージが形成されてい
る。この整合用回路基板２２には、インピーダンス整合
用回路２４が形成されており、インピーダンス整合用回
路２４の一端は素子搭載基板１０内に形成された導体回
路１８を構成するビアを介して内部接続端子１９に接続
されている。更に、インピーダンス整合用回路２４の他
端は、整合用回路基板２２の表面に形成された外部接続
端子２７の一つに連結されている。この様に、インピー
ダンス整合用回路２４の一端と内部接続端子１９とをビ
アを介して接続することによって、両端を最短距離で接
続できる。このため、ビアのインピーダンスを実質的に
無視できる場合があり、この場合には、搭載する素子と
のインピーダンスのマッチングをインピーダンス整合用
回路２４のみで行うことができる。また、かかるインピ
ーダンス整合用回路２４は、接地層２８、２９の間に挟
まれたストリップライン構造となっており、高周波対応
構造となっている。

【００１１】本実施例のインピーダンス整合用回路２４
は、焼結温度でガス化する有機物をタングステン中に混
入し焼成して得られた、焼結タングステンから成る多孔
性導体中に、溶融した銅を含浸させて形成したものであ
る。かかるインピーダンス整合用回路２４では、焼結タ
ングステン中に形成された孔内に銅が入りこむため、焼
結タングステンのみから成る回路に比較して、電気抵抗
値を低下することができる。但し、このインピーダンス
整合用回路２４を形成する銅が、整合用回路基板２２を
形成するセラミック製の基板本体と剥離し易いため、イ
ンピーダンス整合用回路２４と基板本体との気密性が劣
る。

【００１２】この点、本実施例においては、気密性が要
求される素子搭載基板１０のビアを含む導体回路１８、
１８・・を、アルミナ製の基板本体との気密性が良好な
焼結タングステンによって形成し、且つ気密性が劣るも
のの低電気抵抗値のインピーダンス整合用回路２４を、
素子搭載基板１０と別体に形成した整合用回路基板２２
に形成している。このため、搭載した表面弾性波フィル
タ素子等の気密性が要求される素子搭載基板１０におけ
る気密性を確保しつつインピーダンス整合用回路２４の
低電気抵抗化を図ることができる。尚、素子搭載基板１
０のビアを含む導体回路１８、１８・・は、電気抵抗値
が高い焼結タングステンのみで形成されているが、通
常、その長さはインピーダンス整合用回路２４よりも著
しく短いため、ビアを含む導体回路１８、１８・・の電
気抵抗値が問題となることはない。

【００１３】本実施例においては、ビアを含む導体回路
１８、１８・・は、インピーダンス整合用回路２４又は
整合用回路基板２２に形成された導体回路２６、２６・
・等を経由して整合用回路基板２２の底面に形成された
外部接続用端子２７、２７・・に接続している。このた
め、整合用回路基板２２の底面に形成された外部接続用
端子２７、２７・・の各々に、ピンを立設してＰＧＡ(P
in Grid Array)構造としてもよく、はんだボール等を設
けてＢＧＡ(Ball Grid Array) 構造としてもよい。ま
た、図２に示す様に、整合用回路基板２２の両側に、実
装基板等に設けられた回路パターン等とコンタクトして
電気的に接続される外部接続用端子３０が内周面に形成
された凹部３２、３２・・を形成し、リードレスチップ
モジュール（ＬＣＣ）構造としてもよい。更に、整合用
回路基板２２上に、複数個の素子搭載基板１０ａ、１０
ｂを形成してもよい。

【００１４】以上、述べてきた本実施例においては、素
子搭載基板と整合用回路基板とを同一組成のセラミック
によって形成して成る素子搭載用パッケージについて説
明してきたが、素子搭載基板と整合用回路基板とが組成
を異にするセラミックによって形成されていてもよく、
セラミック製の比較して気密性が低下するがプラスチッ
ク製であってもよい。また、搭載する素子も、表面弾性
波フィルタ素子を中心にして述べてきたが、例えば半導
体素子等の他の素子であってもよい。更に、インピーダ
ンス整合用回路は、多層に形成した整合用回路基板のう
ち一層に形成してもよく、二層以上の多層に分けて形成
してもよい。

【００１５】

【発明の効果】本発明によれば、表面弾性波フィルタ素
子等の素子が搭載される部分を高気密性に保持すること
ができ、且つパッケージ構造が簡素化されパッケージの
製造工程も簡素化可能な素子搭載用パッケージを提供で
きる。かかるパッケージは、移動通信機器に使用される
表面弾性波フィルタ素子等の素子が搭載される素子搭載
用パッケージとして好適に使用できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す断面図である。

【図２】他の実施例を示す斜視図である。

【図３】インピーダンス整合用回路が設けられた、従来
の素子搭載用パッケージの断面図である。

【符号の説明】

１０ 素子搭載基板 １２ キャビティ １４ａ、１４ｂ 表面弾性波フィルタ素子 １６ ワイヤ １８ 素子搭載基板１０のビアを含む導体回路 ２０ キャップ ２２ 整合用回路基板 ２４ インピーダンス整合用回路 ２６ 整合用回路基板２２の導体回路

Claims (9)

【特許請求の範囲】
1. 【請求項１】 表面弾性波フィルタ素子等の素子が搭載
   されるパッケージに形成された、前記素子とワイヤ等で
   連結される内部接続端子と、外部回路等に接続される外
   部接続端子との間に、インピーダンス整合用回路が形成
   された素子搭載用パッケージにおいて、 該インピーダンス整合用回路が、前記素子が搭載される
   素子搭載基板とは別体に形成された整合用回路基板に形
   成され、 且つ前記素子搭載基板と整合用回路基板とが接合され
   て、素子搭載基板に設けられた内部接続端子と整合用回
   路基板に設けられたインピーダンス整合用回路とが電気
   的に接続されていることを特徴とする素子搭載用パッケ
   ージ。
2. 【請求項２】 素子搭載基板及び整合用回路基板がセラ
   ミックによって形成されている請求項１記載の素子搭載
   用パッケージ。
3. 【請求項３】 素子搭載基板及び整合用回路基板がセラ
   ミックによって形成され、インピーダンス整合用回路
   が、焼結タングステン等の焼結金属から成る多孔性導体
   中に、前記焼結金属よりも低融点である銅等の金属を含
   浸させて形成された導体である請求項１記載の素子搭載
   用パッケージ。
4. 【請求項４】 素子搭載基板と整合用回路基板とが、同
   一組成のセラミックによって形成されている請求項１〜
   ３のいずれか一項記載の素子搭載用パッケージ。
5. 【請求項５】 素子搭載基板と整合用回路基板とが、ア
   ルミナ成分を主成分とするセラミックによって形成され
   ている請求項１〜４のいずれか一項記載の素子搭載用パ
   ッケージ。
6. 【請求項６】 素子搭載基板と整合用回路基板とがろう
   付けによって接合されている請求項１〜５のいずれか一
   項記載の素子搭載用パッケージ。
7. 【請求項７】 整合用回路基板の上面に、複数個の素子
   搭載基板が接合されている請求項１〜６のいずれか一項
   記載の素子搭載用パッケージ。
8. 【請求項８】 インピーダンス整合用回路が、接地層間
   に挟まれて成るストリップライン構造である請求項１〜
   ７のいずれか一項記載の素子搭載用パッケージ。
9. 【請求項９】 インピーダンス整合用回路と内部接続端
   子との電気的接続が、導電性ペーストが充填されて形成
   されたビアを介してなされている請求項１〜７のいずれ
   か一項記載の素子搭載用パッケージ。