JPH08195405A - 半導体装置の製造方法および高周波半導体装置の製造方法 - Google Patents
半導体装置の製造方法および高周波半導体装置の製造方法Info
- Publication number
- JPH08195405A JPH08195405A JP7201145A JP20114595A JPH08195405A JP H08195405 A JPH08195405 A JP H08195405A JP 7201145 A JP7201145 A JP 7201145A JP 20114595 A JP20114595 A JP 20114595A JP H08195405 A JPH08195405 A JP H08195405A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- manufacturing
- semiconductor device
- gaas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000005530 etching Methods 0.000 claims abstract description 60
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 50
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 37
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims abstract description 20
- 235000011114 ammonium hydroxide Nutrition 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 14
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims abstract description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000203 mixture Substances 0.000 claims abstract description 8
- 239000004094 surface-active agent Substances 0.000 claims abstract description 7
- 238000002156 mixing Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 5
- 238000007865 diluting Methods 0.000 claims description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 abstract description 11
- 238000010894 electron beam technology Methods 0.000 abstract description 10
- 239000007864 aqueous solution Substances 0.000 abstract description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910021529 ammonia Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 18
- 230000005669 field effect Effects 0.000 description 15
- 239000002184 metal Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 ０．５μｍ以下の狭い開口幅のパターニング
層を利用し、ＧａＡｓ／ＡｌＧａＡｓ選択度の高い良好
な選択エッチングを可能とし、リセスならびにゲート等
の電極を形成できるＦＥＴ等の半導体装置の製造方法を
提供する。 【解決手段】 ＧａＡｓ基板上に、超格子バッファ層，
ＡｌＧａＡｓ層，ＩｎＧａＡｓ層４，ＡｌＧａＡｓ層
５，Ｎ＋ＧａＡｓ層６をエピタキシャル成長させる。電
子ビーム用レジスト８をマスクとしてＳｉＯ2 膜からな
るパターニング層７を形成し、アンモニア水と過酸化水
素水との組成比が１対４０００以上の液を水で希釈した
エッチング液を用いてＮ＋ＧａＡｓ層６のみを選択エッ
チングしてリセス９を形成する。電子ビーム用レジスト
８をマスクとしてＴ型ゲート電極の基端部を形成するゲ
ート金属１０をリフトオフする。電子ビーム用レジスト
８の開口幅がゲート長を決定する。
層を利用し、ＧａＡｓ／ＡｌＧａＡｓ選択度の高い良好
な選択エッチングを可能とし、リセスならびにゲート等
の電極を形成できるＦＥＴ等の半導体装置の製造方法を
提供する。 【解決手段】 ＧａＡｓ基板上に、超格子バッファ層，
ＡｌＧａＡｓ層，ＩｎＧａＡｓ層４，ＡｌＧａＡｓ層
５，Ｎ＋ＧａＡｓ層６をエピタキシャル成長させる。電
子ビーム用レジスト８をマスクとしてＳｉＯ2 膜からな
るパターニング層７を形成し、アンモニア水と過酸化水
素水との組成比が１対４０００以上の液を水で希釈した
エッチング液を用いてＮ＋ＧａＡｓ層６のみを選択エッ
チングしてリセス９を形成する。電子ビーム用レジスト
８をマスクとしてＴ型ゲート電極の基端部を形成するゲ
ート金属１０をリフトオフする。電子ビーム用レジスト
８の開口幅がゲート長を決定する。
Description
【０００１】
【発明の属する技術分野】この発明は、ヘテロ接合構造
を有する電界効果トランジスタ等の半導体装置の製造方
法に関するものである。特に、開口幅０．５μｍ以下の
パターンを利用し、選択エッチングによってリセスを形
成し、接合部分の幅が０．５μｍ以下の電極を形成する
ことで、周波数特性の向上を図った電界効果トランジス
タ等の半導体装置の製造方法、および、６０ギガヘルツ
から１００ギガヘルツの高周波帯で使用される高周波半
導体装置を実現するための製造方法に関する。
を有する電界効果トランジスタ等の半導体装置の製造方
法に関するものである。特に、開口幅０．５μｍ以下の
パターンを利用し、選択エッチングによってリセスを形
成し、接合部分の幅が０．５μｍ以下の電極を形成する
ことで、周波数特性の向上を図った電界効果トランジス
タ等の半導体装置の製造方法、および、６０ギガヘルツ
から１００ギガヘルツの高周波帯で使用される高周波半
導体装置を実現するための製造方法に関する。
【０００２】
【従来の技術】ＧａＡｓ層とＡｌＧａＡｓ混晶層を備え
る半導体素子の製造にあたり、アンモニア水（２８重量
％）と過酸化水素水（３０重量％）を１対７５０〜１対
１５００の割合で混合したアンモニア水を含む過酸化水
素水の水溶液（エッチング液）を用いてＧａＡｓ層を選
択的にエッチングする技術が、特開昭６３−６２２３５
号公報で提案されている。
る半導体素子の製造にあたり、アンモニア水（２８重量
％）と過酸化水素水（３０重量％）を１対７５０〜１対
１５００の割合で混合したアンモニア水を含む過酸化水
素水の水溶液（エッチング液）を用いてＧａＡｓ層を選
択的にエッチングする技術が、特開昭６３−６２２３５
号公報で提案されている。
【０００３】また、Ｔ型断面形状を有するゲート電極の
各種の形成方法が、特開平６−２９３２２号公報，特開
平６−１０４２８７号公報で提案されている。
各種の形成方法が、特開平６−２９３２２号公報，特開
平６−１０４２８７号公報で提案されている。
【０００４】
【発明が解決しようとする課題】ＡｌＧａＡｓ層上にＧ
ａＡｓ層が形成されている電界効果型トランジスタで
は、ＧａＡｓ層を選択エッチングしてリセスを形成し、
ＡｌＧａＡｓ層に金属製のゲート電極を蒸着することに
なるが、選択エッチングによってＡｌＧａＡｓ層の一部
が削られてしまうことがあり、電界効果トランジスタの
ゲートしきい値電圧がばらついたり、ノーマリオフ型の
所望しない特性となってしまうことがある。
ａＡｓ層が形成されている電界効果型トランジスタで
は、ＧａＡｓ層を選択エッチングしてリセスを形成し、
ＡｌＧａＡｓ層に金属製のゲート電極を蒸着することに
なるが、選択エッチングによってＡｌＧａＡｓ層の一部
が削られてしまうことがあり、電界効果トランジスタの
ゲートしきい値電圧がばらついたり、ノーマリオフ型の
所望しない特性となってしまうことがある。
【０００５】特にＧａＡｓ層とＡｌＧａＡｓ層の選択エ
ッチングにおいて、Ａｌ組成比が０．３よりも小さいも
のは、アンモニア水と過酸化水素水の比が１対７５０〜
１対１５００の水溶液（エッチング液）を用いてＧａＡ
ｓ層のみを選択的にエッチングするのが困難であった。
ッチングにおいて、Ａｌ組成比が０．３よりも小さいも
のは、アンモニア水と過酸化水素水の比が１対７５０〜
１対１５００の水溶液（エッチング液）を用いてＧａＡ
ｓ層のみを選択的にエッチングするのが困難であった。
【０００６】また、開口幅の狭いパターニング層を利用
してパターニング層の下側の層をエッチングするため、
エッチング液が開口内に充分に進入できないことがあ
り、このような場合はＧａＡｓ層の選択エッチングが不
充分となってしまう。
してパターニング層の下側の層をエッチングするため、
エッチング液が開口内に充分に進入できないことがあ
り、このような場合はＧａＡｓ層の選択エッチングが不
充分となってしまう。
【０００７】この発明はこのような課題を解決するため
なされたもので、０．５μｍ以下の狭い開口幅のパター
ニング層を利用し、選択度の高い良好な選択エッチング
を可能とし、リセスの形成ならびにゲート電極を形成で
きる電界効果トランジスタの製造方法を提供することを
目的とする。
なされたもので、０．５μｍ以下の狭い開口幅のパター
ニング層を利用し、選択度の高い良好な選択エッチング
を可能とし、リセスの形成ならびにゲート電極を形成で
きる電界効果トランジスタの製造方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】前記課題を解決するため
請求項１に係る半導体装置の製造方法は、ＡｌＧａＡｓ
層とＧａＡｓ層とのヘテロ接合構造を少なくとも有し、
ＡｌＧａＡｓ層上にＧａＡｓ層が形成されている半導体
装置の製造方法において、レジストをマスクとして開口
の幅が０．５μｍ以下のパターニング層をＧａＡｓ層上
に形成し、アンモニア水と過酸化水素水との混合比が１
対４０００以上の液を水で希釈したエッチング液を用い
てＡｌＧａＡｓ層上に形成されたＧａＡｓ層のみを選択
エッチングしてリセスを形成し、レジストをマスクとし
て電極を形成したことを特徴とする。
請求項１に係る半導体装置の製造方法は、ＡｌＧａＡｓ
層とＧａＡｓ層とのヘテロ接合構造を少なくとも有し、
ＡｌＧａＡｓ層上にＧａＡｓ層が形成されている半導体
装置の製造方法において、レジストをマスクとして開口
の幅が０．５μｍ以下のパターニング層をＧａＡｓ層上
に形成し、アンモニア水と過酸化水素水との混合比が１
対４０００以上の液を水で希釈したエッチング液を用い
てＡｌＧａＡｓ層上に形成されたＧａＡｓ層のみを選択
エッチングしてリセスを形成し、レジストをマスクとし
て電極を形成したことを特徴とする。
【０００９】なお、開口の幅が０．５μｍ以下のパター
ニング層を利用してパターニング層の下側の層をエッチ
ングするに先立って、界面活性剤を使用しエッチング液
が開口幅０．５μｍ以下の開口部に進入しやすくするの
が望ましい。
ニング層を利用してパターニング層の下側の層をエッチ
ングするに先立って、界面活性剤を使用しエッチング液
が開口幅０．５μｍ以下の開口部に進入しやすくするの
が望ましい。
【００１０】請求項３に係る高周波半導体装置の製造方
法は、ＡｌＧａＡｓとＧａＡｓとのヘテロ接合を有する
高周波半導体装置の製造方法において、厚さが３００オ
ングストローム程度のＡｌＧａＡｓ層に隣接して形成さ
れたＧａＡｓ層を選択エッチングする製造工程で、アン
モニア水と過酸化水素水との混合比が１対４０００以上
のエッチング液を使用したことを特徴とする。
法は、ＡｌＧａＡｓとＧａＡｓとのヘテロ接合を有する
高周波半導体装置の製造方法において、厚さが３００オ
ングストローム程度のＡｌＧａＡｓ層に隣接して形成さ
れたＧａＡｓ層を選択エッチングする製造工程で、アン
モニア水と過酸化水素水との混合比が１対４０００以上
のエッチング液を使用したことを特徴とする。
【００１１】請求項４に係る高周波半導体装置の製造方
法は、Ａｌの混晶比率が０．２〜０．３のＡｌＧａＡｓ
層とＧａＡｓ層とのヘテロ接合を少なくとも有する高周
波半導体装置の製造方法において、アンモニア水と過酸
化水素水との混合比が１対４０００以上のエッチング液
によってＡｌＧａＡｓ層に隣接して形成されたＧａＡｓ
層のみを選択エッチングする製造工程を有することを特
徴とする。
法は、Ａｌの混晶比率が０．２〜０．３のＡｌＧａＡｓ
層とＧａＡｓ層とのヘテロ接合を少なくとも有する高周
波半導体装置の製造方法において、アンモニア水と過酸
化水素水との混合比が１対４０００以上のエッチング液
によってＡｌＧａＡｓ層に隣接して形成されたＧａＡｓ
層のみを選択エッチングする製造工程を有することを特
徴とする。
【００１２】請求項５に係る高周波半導体装置の製造方
法は、ＡｌＧａＡｓとＧａＡｓとのヘテロ接合を少なく
とも有する高周波半導体装置の製造方法において、アン
モニア水と過酸化水素水との混合比が１対４０００以上
の液を水で約６倍以上に希釈したエッチング液を用いて
ＧａＡｓ層のみを選択エッチングする製造工程を有する
ことを特徴とする。
法は、ＡｌＧａＡｓとＧａＡｓとのヘテロ接合を少なく
とも有する高周波半導体装置の製造方法において、アン
モニア水と過酸化水素水との混合比が１対４０００以上
の液を水で約６倍以上に希釈したエッチング液を用いて
ＧａＡｓ層のみを選択エッチングする製造工程を有する
ことを特徴とする。
【００１３】請求項６に係る高周波半導体装置の製造方
法は、ＡｌＧａＡｓとＧａＡｓとのヘテロ接合を有する
高周波半導体装置の製造方法において、ＡｌＧａＡｓ層
に隣接して形成されたＧａＡｓ層のみを選択してエッチ
ングする製造工程で、アンモニア水と過酸化水素水との
混合比が１対８０００以上のエッチング液を使用するこ
とを特徴とする。
法は、ＡｌＧａＡｓとＧａＡｓとのヘテロ接合を有する
高周波半導体装置の製造方法において、ＡｌＧａＡｓ層
に隣接して形成されたＧａＡｓ層のみを選択してエッチ
ングする製造工程で、アンモニア水と過酸化水素水との
混合比が１対８０００以上のエッチング液を使用するこ
とを特徴とする。
【００１４】この発明に係る半導体装置の製造方法なら
びに高周波半導体装置の製造方法は、アンモニア水と過
酸化水素水との混合比（組成比）が１対４０００以上の
アンモニア水を含む過酸化水素水を水で希釈したエッチ
ング液を用いることで、ＧａＡｓ層を選択的にエッチン
グできる。リセスを形成するためのパターニング層およ
び電極（例えばゲート電極）は同一のマスク（レジスト
パターン）で形成しているので、電極（例えばゲート電
極）の位置がリセスに対してセルフアライメントに形成
されることになり、ゲート電極の位置ずれが防止でき、
特性が均一の半導体装置が得られる。
びに高周波半導体装置の製造方法は、アンモニア水と過
酸化水素水との混合比（組成比）が１対４０００以上の
アンモニア水を含む過酸化水素水を水で希釈したエッチ
ング液を用いることで、ＧａＡｓ層を選択的にエッチン
グできる。リセスを形成するためのパターニング層およ
び電極（例えばゲート電極）は同一のマスク（レジスト
パターン）で形成しているので、電極（例えばゲート電
極）の位置がリセスに対してセルフアライメントに形成
されることになり、ゲート電極の位置ずれが防止でき、
特性が均一の半導体装置が得られる。
【００１５】エッチングに先立って界面活性剤を使用す
ることで、エッチング液が０．５μｍ以下の開口幅に進
入しやすくなり、エッチング不足となることがない。ま
た、高周波用に適した微細な電極を有する半導体装置を
得ることができる。
ることで、エッチング液が０．５μｍ以下の開口幅に進
入しやすくなり、エッチング不足となることがない。ま
た、高周波用に適した微細な電極を有する半導体装置を
得ることができる。
【００１６】
【発明の実施の形態】以下この発明の実施例を添付図面
に基づいて説明する。図１〜図５はこの発明に係る電界
効果トランジスタの製造方法を示す工程図である。図１
（ａ）に示すように、ＧａＡｓ基板１の上に超格子バッ
ファ層２を形成し、その上にＡｌの混晶比率（Ｘ）が
０．２〜０．３のＡｌX Ｇａ1-X Ａｓ層３，ＩｎＧａＡ
ｓ層４，ＡｌＧａＡｓ層５からなるダブルヘテロ構造を
形成し、その上にＮ＋ＧａＡｓ層６を形成する。上側の
ＡｌＧａＡｓ層５の厚さは３００オングストローム、Ｎ
＋ＧａＡｓ層６の厚さは５００オングストロームであ
る。Ｎ＋ＧａＡｓ層６の上に厚さ５００オングストロー
ムのＳｉＯ2 膜７をプラズマＣＶＤ装置で生成する。こ
のＳｉＯ2 膜７は、Ｎ＋ＧａＡｓ層６をエッチングする
工程においてマスクの役割を果たすものである。
に基づいて説明する。図１〜図５はこの発明に係る電界
効果トランジスタの製造方法を示す工程図である。図１
（ａ）に示すように、ＧａＡｓ基板１の上に超格子バッ
ファ層２を形成し、その上にＡｌの混晶比率（Ｘ）が
０．２〜０．３のＡｌX Ｇａ1-X Ａｓ層３，ＩｎＧａＡ
ｓ層４，ＡｌＧａＡｓ層５からなるダブルヘテロ構造を
形成し、その上にＮ＋ＧａＡｓ層６を形成する。上側の
ＡｌＧａＡｓ層５の厚さは３００オングストローム、Ｎ
＋ＧａＡｓ層６の厚さは５００オングストロームであ
る。Ｎ＋ＧａＡｓ層６の上に厚さ５００オングストロー
ムのＳｉＯ2 膜７をプラズマＣＶＤ装置で生成する。こ
のＳｉＯ2 膜７は、Ｎ＋ＧａＡｓ層６をエッチングする
工程においてマスクの役割を果たすものである。
【００１７】図１（ｂ）に示すように、ＳｉＯ2 膜７の
上に厚さ３０００オングストロームの電子ビーム用レジ
スト８を被覆し、電子線直接描画装置で開口の幅が０．
１μｍのパターンを形成する。
上に厚さ３０００オングストロームの電子ビーム用レジ
スト８を被覆し、電子線直接描画装置で開口の幅が０．
１μｍのパターンを形成する。
【００１８】図１（ｃ）に示すように、電子ビーム用レ
ジスト８をマスクとしてＳｉＯ2 膜７をエッチングして
下部の開口幅が０．３μｍ程度のパターニング層を形成
する。このＳｉＯ2 膜７のエッチング液は、ＢＨＦ（バ
ッファードフッ酸）（ＨＦ：Ｈ2Ｏ ：ＮＨ4Ｆ ＝１：１
０：１０）を用いる。なお、エッチングに先立って界面
活性剤を使用し、エッチング液が開口内に有効に進入で
きるよう前処理を行なうことにより、微細な開口からの
ウエットエッチングを容易に行なうことができるように
なる。
ジスト８をマスクとしてＳｉＯ2 膜７をエッチングして
下部の開口幅が０．３μｍ程度のパターニング層を形成
する。このＳｉＯ2 膜７のエッチング液は、ＢＨＦ（バ
ッファードフッ酸）（ＨＦ：Ｈ2Ｏ ：ＮＨ4Ｆ ＝１：１
０：１０）を用いる。なお、エッチングに先立って界面
活性剤を使用し、エッチング液が開口内に有効に進入で
きるよう前処理を行なうことにより、微細な開口からの
ウエットエッチングを容易に行なうことができるように
なる。
【００１９】次に、図２（ｄ）に示すＮ＋ＧａＡｓ層６
のリセスエッチングを行なう。まず、界面活性剤を使用
し、エッチング液が開口内に有効に進入できるよう前処
理を行なう。次いで、アンモニア水と過酸化水素水とを
混合した水溶液を用いてＮ＋ＧａＡｓ層６を選択的にエ
ッチングし、リセス９を形成する。エッチング時間を制
御することにより、上部の開口幅が０．３μｍで、下部
の開口幅が０．１μｍ程度の台形状のリセス９を形成す
るようにする。したがって、電界効果トランジスタのチ
ャネルに電子を供給するＡｌＧａＡｓ層５の外部への露
出が最小限となる形状にＮ＋ＧａＡｓ層６がエッチング
され、ＡｌＧａＡｓ層５が安定化されて半導体装置のノ
イズが低減される。さらに、電界効果トランジスタのチ
ャネルとソースとドレイン電極との間の抵抗が小さくな
るため、電界効果トランジスタの相互コンダクタンスが
増大する。
のリセスエッチングを行なう。まず、界面活性剤を使用
し、エッチング液が開口内に有効に進入できるよう前処
理を行なう。次いで、アンモニア水と過酸化水素水とを
混合した水溶液を用いてＮ＋ＧａＡｓ層６を選択的にエ
ッチングし、リセス９を形成する。エッチング時間を制
御することにより、上部の開口幅が０．３μｍで、下部
の開口幅が０．１μｍ程度の台形状のリセス９を形成す
るようにする。したがって、電界効果トランジスタのチ
ャネルに電子を供給するＡｌＧａＡｓ層５の外部への露
出が最小限となる形状にＮ＋ＧａＡｓ層６がエッチング
され、ＡｌＧａＡｓ層５が安定化されて半導体装置のノ
イズが低減される。さらに、電界効果トランジスタのチ
ャネルとソースとドレイン電極との間の抵抗が小さくな
るため、電界効果トランジスタの相互コンダクタンスが
増大する。
【００２０】次に、電子ビーム用レジスト８をマスクと
して、抵抗加熱真空蒸着装置を用いて例えばＴｉ／Ａｕ
からなるゲート金属１０を図２（ｅ）に示すように形成
する。ゲート金属１０は電子ビーム用レジスト８をマス
クとして形成するため、電子ビーム用レジスト８の開口
幅がゲート長を決定する。
して、抵抗加熱真空蒸着装置を用いて例えばＴｉ／Ａｕ
からなるゲート金属１０を図２（ｅ）に示すように形成
する。ゲート金属１０は電子ビーム用レジスト８をマス
クとして形成するため、電子ビーム用レジスト８の開口
幅がゲート長を決定する。
【００２１】次に、電子ビーム用レジスト８をリフトオ
フすることによって、図２（ｆ）に示すように電子ビー
ム用レジスト８とその上のゲート金属１０を除去する。
ついで、図３（ｇ）に示すように第１のレジスト１１を
薄く塗布し、さらに図３（ｈ）に示すように例えばＣＦ
4 ＋Ｏ2 等のガスを用いドライエッチングによってゲー
ト金属１０の頭部が突出するよう第１のレジスト１１を
エッチバックする。
フすることによって、図２（ｆ）に示すように電子ビー
ム用レジスト８とその上のゲート金属１０を除去する。
ついで、図３（ｇ）に示すように第１のレジスト１１を
薄く塗布し、さらに図３（ｈ）に示すように例えばＣＦ
4 ＋Ｏ2 等のガスを用いドライエッチングによってゲー
ト金属１０の頭部が突出するよう第１のレジスト１１を
エッチバックする。
【００２２】図３（ｉ）に示すように第２のレジスト１
２を塗布しリフトオフ用レジストパターンを形成し、図
４（ｊ）に示すようにＴｉ／Ａｕからなるゲート金属１
３を蒸着した後に、ＫＩ＋Ｉ2 ＋Ｈ2Ｏ （組成比１００
／５０／３００）からなるエッチング液とＨＦ（ＨＦ：
Ｈ2Ｏ ＝１：１００）を用いて図４（ｋ）に示すように
ゲート金属１３のヒゲ部分（図４（ｊ）で○で囲った部
分）を除去し、ヒゲ部分での電界集中が生じないように
する。
２を塗布しリフトオフ用レジストパターンを形成し、図
４（ｊ）に示すようにＴｉ／Ａｕからなるゲート金属１
３を蒸着した後に、ＫＩ＋Ｉ2 ＋Ｈ2Ｏ （組成比１００
／５０／３００）からなるエッチング液とＨＦ（ＨＦ：
Ｈ2Ｏ ＝１：１００）を用いて図４（ｋ）に示すように
ゲート金属１３のヒゲ部分（図４（ｊ）で○で囲った部
分）を除去し、ヒゲ部分での電界集中が生じないように
する。
【００２３】次いで、第１のレジスト１１，第２のレジ
スト１２ならびに第２のレジスト上のゲート金属１３を
除去することで、図５に示すようにＴ字型のゲート電極
１４が形成される。そして、図示しないソース電極なら
びにドレイン電極を形成することで、電界効果トランジ
スタが形成される。
スト１２ならびに第２のレジスト上のゲート金属１３を
除去することで、図５に示すようにＴ字型のゲート電極
１４が形成される。そして、図示しないソース電極なら
びにドレイン電極を形成することで、電界効果トランジ
スタが形成される。
【００２４】図６はＧａＡｓ／ＡｌＧａＡｓ選択エッチ
ング特性を示すグラフである。横軸はエッチング時間
を、縦軸はエッチング量（エッチング深さ）を示す。エ
ッチング液はアンモニア水（２９重量％）と過酸化水素
水（３０重量％）との混合液を水で希釈したものを用い
る。Ｈ2 Ｏ（水）とＨ2 Ｏ2 （過酸化水素水）とＮＨ4
ＯＨ（アンモニア水）の混合比（組成比）が４００ミリ
リットル／６０ミリリットル／０．１２ミリリットル
（Ｈ2 Ｏ2 ／ＮＨ4 ＯＨ＝５００）のエッチング液、な
らびに、混合比が４００ミリリットル／６０ミリリット
ル／０．０３ミリリットル（Ｈ2 Ｏ2 ／ＮＨ4 ＯＨ＝２
０００）のエッチング液では、ＡｌＧａＡｓ層５までエ
ッチングされてしまうが、混合比が４００ミリリットル
／６０ミリリットル／０．０１５ミリリットル（Ｈ2 Ｏ
2 ／ＮＨ4 ＯＨ＝４０００）のエッチング液を用いる
と、適度にエッチング時間を制御することによって、Ｇ
ａＡｓ層６のみを選択的にエッチングできる。なお、水
による希釈率を増大させることによって、ＡｌＧａＡｓ
がエッチングされないようにエッチング時間の制御を容
易にすることができる。さらに、エッチングの時間的制
御を容易にするためには、混合比４００ミリリットル／
６０ミリリットル／０．００７５ミリリットル（Ｈ2 Ｏ
2 ／ＮＨ4 ＯＨ＝８０００）を用いることで可能とな
る。
ング特性を示すグラフである。横軸はエッチング時間
を、縦軸はエッチング量（エッチング深さ）を示す。エ
ッチング液はアンモニア水（２９重量％）と過酸化水素
水（３０重量％）との混合液を水で希釈したものを用い
る。Ｈ2 Ｏ（水）とＨ2 Ｏ2 （過酸化水素水）とＮＨ4
ＯＨ（アンモニア水）の混合比（組成比）が４００ミリ
リットル／６０ミリリットル／０．１２ミリリットル
（Ｈ2 Ｏ2 ／ＮＨ4 ＯＨ＝５００）のエッチング液、な
らびに、混合比が４００ミリリットル／６０ミリリット
ル／０．０３ミリリットル（Ｈ2 Ｏ2 ／ＮＨ4 ＯＨ＝２
０００）のエッチング液では、ＡｌＧａＡｓ層５までエ
ッチングされてしまうが、混合比が４００ミリリットル
／６０ミリリットル／０．０１５ミリリットル（Ｈ2 Ｏ
2 ／ＮＨ4 ＯＨ＝４０００）のエッチング液を用いる
と、適度にエッチング時間を制御することによって、Ｇ
ａＡｓ層６のみを選択的にエッチングできる。なお、水
による希釈率を増大させることによって、ＡｌＧａＡｓ
がエッチングされないようにエッチング時間の制御を容
易にすることができる。さらに、エッチングの時間的制
御を容易にするためには、混合比４００ミリリットル／
６０ミリリットル／０．００７５ミリリットル（Ｈ2 Ｏ
2 ／ＮＨ4 ＯＨ＝８０００）を用いることで可能とな
る。
【００２５】以上の選択エッチングの特性データは、Ａ
ｌＧａＡｓ層５のＡｌ混晶比を０．２２、パターンの上
部開口幅０．３μｍ、開口長さ１．５ｍｍとし、エッチ
ング温度は２３℃、攪拌なしの条件でエッチングした場
合のものである。
ｌＧａＡｓ層５のＡｌ混晶比を０．２２、パターンの上
部開口幅０．３μｍ、開口長さ１．５ｍｍとし、エッチ
ング温度は２３℃、攪拌なしの条件でエッチングした場
合のものである。
【００２６】
【発明の効果】以上説明したようにこの発明に係る半導
体装置の製造方法によれば、ＡｌＧａＡｓ層上に形成さ
れたＧａＡｓ層のみを選択エッチングするのに、アンモ
ニア水と過酸化水素水との混合比が１対４０００以上の
アンモニア水を含む過酸化水素水を水で希釈したエッチ
ング液を用いることで、ＧａＡｓ層のみを選択的にエッ
チングできる。リセスを形成するためのパターニング層
および電極（例えばゲート電極）は同一のマスク（レジ
ストパターン）で形成しているので、電極（例えばゲー
ト電極）の位置がリセスに対してセルフアライメントに
形成される。
体装置の製造方法によれば、ＡｌＧａＡｓ層上に形成さ
れたＧａＡｓ層のみを選択エッチングするのに、アンモ
ニア水と過酸化水素水との混合比が１対４０００以上の
アンモニア水を含む過酸化水素水を水で希釈したエッチ
ング液を用いることで、ＧａＡｓ層のみを選択的にエッ
チングできる。リセスを形成するためのパターニング層
および電極（例えばゲート電極）は同一のマスク（レジ
ストパターン）で形成しているので、電極（例えばゲー
ト電極）の位置がリセスに対してセルフアライメントに
形成される。
【００２７】エッチングに先立って界面活性剤を使用す
ることで、エッチング液が開口幅０．５μｍ以下の開口
部に進入しやすくなり、エッチング不足となることがな
い。
ることで、エッチング液が開口幅０．５μｍ以下の開口
部に進入しやすくなり、エッチング不足となることがな
い。
【００２８】また、ゲート電極を形成するリセスの幅
が、ゲート電極の長さと略同一に形成できるため、Ｉｎ
ＧａＡｓ層にキャリアを供給するＡｌＧａＡｓ層が外部
に露出せずにＧａＡｓ層によって保護されてＡｌＧａＡ
ｓ層が安定化され、結果として半導体装置のノイズが低
減される。
が、ゲート電極の長さと略同一に形成できるため、Ｉｎ
ＧａＡｓ層にキャリアを供給するＡｌＧａＡｓ層が外部
に露出せずにＧａＡｓ層によって保護されてＡｌＧａＡ
ｓ層が安定化され、結果として半導体装置のノイズが低
減される。
【００２９】さらに、ＧａＡｓ層が最適なリセス形状で
エッチングされるため、ＧａＡｓのコンタクト層がゲー
ト電極下のチャネルに接近して残るので、ソース抵抗と
ドレイン抵抗が低減され、結果として高周波帯における
相互コンダクタンスが増大する。
エッチングされるため、ＧａＡｓのコンタクト層がゲー
ト電極下のチャネルに接近して残るので、ソース抵抗と
ドレイン抵抗が低減され、結果として高周波帯における
相互コンダクタンスが増大する。
【図１】この発明に係る電界効果トランジスタの製造方
法を示す工程図（その１）
法を示す工程図（その１）
【図２】この発明に係る電界効果トランジスタの製造方
法を示す工程図（その２）
法を示す工程図（その２）
【図３】この発明に係る電界効果トランジスタの製造方
法を示す工程図（その３）
法を示す工程図（その３）
【図４】この発明に係る電界効果トランジスタの製造方
法を示す工程図（その４）
法を示す工程図（その４）
【図５】この発明に係る電界効果トランジスタの製造方
法を示す工程図（その５）
法を示す工程図（その５）
【図６】ＧａＡｓ／ＡｌＧａＡｓ選択エッチング特性を
示すグラフ
示すグラフ
１ ＧａＡｓ基板 ２ 超格子バッファ層 ３，５ ＡｌＧａＡｓ層 ４ ＩｎＧａＡｓ層 ６ Ｎ＋ＧａＡｓ層 ７ ＳｉＯ2 膜（パターニング層） ９ リセス １０，１３ ゲート金属 １４ ゲート電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/778
Claims (6)
- 【請求項１】 ＡｌＧａＡｓ層とＧａＡｓ層とのヘテロ
接合構造を少なくとも有し、ＡｌＧａＡｓ層上にＧａＡ
ｓ層が形成されている半導体装置の製造方法において、 レジストをマスクとして開口の幅が０．５μｍ以下のパ
ターニング層を前記ＧａＡｓ層状に形成し、アンモニア
水と過酸化水素水との混合比が１対４０００以上の液を
水で希釈したエッチング液を用いて前記ＡｌＧａＡｓ層
上に形成されたＧａＡｓ層のみを選択エッチングしてリ
セスを形成し、前記レジストをマスクとして電極を形成
したことを特徴とする半導体装置の製造方法。 - 【請求項２】 開口の幅が０．５μｍ以下のパターニン
グ層を利用してパターニング層の下側の層をエッチング
するに先立って、界面活性剤を使用しエッチング液が開
口の幅が０．５μｍ以下の開口部に進入しやすくするこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 ＡｌＧａＡｓとＧａＡｓとのヘテロ接合
を有する高周波半導体装置の製造方法において、 厚さが３００オングストローム程度のＡｌＧａＡｓ層に
隣接して形成されたＧａＡｓ層を選択エッチングする製
造工程で、アンモニア水と過酸化水素水との混合比が１
対４０００以上のエッチング液を使用したことを特徴と
する高周波半導体装置の製造方法。 - 【請求項４】 Ａｌの混晶比率が０．２〜０．３のＡｌ
ＧａＡｓ層とＧａＡｓ層とのヘテロ接合を少なくとも有
する高周波半導体装置の製造方法において、 アンモニア水と過酸化水素水との混合比が１対４０００
以上のエッチング液によってＡｌＧａＡｓ層に隣接して
形成されたＧａＡｓ層のみを選択エッチングする製造工
程を有することを特徴とする高周波半導体装置の製造方
法。 - 【請求項５】 ＡｌＧａＡｓとＧａＡｓとのヘテロ接合
を少なくとも有する高周波半導体装置の製造方法におい
て、 アンモニア水と過酸化水素水との混合比が１対４０００
以上の液を水で約６倍以上に希釈したエッチング液を用
いてＧａＡｓ層のみを選択エッチングする製造工程を有
することを特徴とする高周波半導体装置の製造方法。 - 【請求項６】 ＡｌＧａＡｓとＧａＡｓとのヘテロ接合
を有する高周波半導体装置の製造方法において、 ＡｌＧａＡｓ層に隣接して形成されたＧａＡｓ層のみを
選択してエッチングする製造工程で、アンモニア水と過
酸化水素水との混合比が１対８０００以上のエッチング
液を使用することを特徴とする高周波半導体装置の製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201145A JPH08195405A (ja) | 1994-11-18 | 1995-08-07 | 半導体装置の製造方法および高周波半導体装置の製造方法 |
| EP95117179A EP0713247A3 (en) | 1994-11-18 | 1995-10-31 | Method of manufacturing a semiconducting device and method of manufacturing a high-frequency semiconductor device |
| US08/558,548 US5770525A (en) | 1994-11-18 | 1995-11-16 | Method of fabricating semiconductor device and method of fabricating high-frequency semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28566994 | 1994-11-18 | ||
| JP6-285669 | 1994-11-18 | ||
| JP7201145A JPH08195405A (ja) | 1994-11-18 | 1995-08-07 | 半導体装置の製造方法および高周波半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195405A true JPH08195405A (ja) | 1996-07-30 |
Family
ID=26512597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7201145A Pending JPH08195405A (ja) | 1994-11-18 | 1995-08-07 | 半導体装置の製造方法および高周波半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5770525A (ja) |
| EP (1) | EP0713247A3 (ja) |
| JP (1) | JPH08195405A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275209A (ja) * | 1996-04-04 | 1997-10-21 | Honda Motor Co Ltd | 高電子移動度トランジスタ及びその製造方法 |
| US6303410B1 (en) | 1998-06-01 | 2001-10-16 | North Carolina State University | Methods of forming power semiconductor devices having T-shaped gate electrodes |
| US6242293B1 (en) * | 1998-06-30 | 2001-06-05 | The Whitaker Corporation | Process for fabricating double recess pseudomorphic high electron mobility transistor structures |
| US6307221B1 (en) | 1998-11-18 | 2001-10-23 | The Whitaker Corporation | InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures |
| WO2001057914A2 (en) * | 2000-02-04 | 2001-08-09 | Koninklijke Philips Electronics N.V. | Process of manufacturing a semiconductor device including a buried channel field effect transistor |
| US7439166B1 (en) * | 2005-06-11 | 2008-10-21 | Hrl Laboratories, Llc | Method for producing tiered gate structure devices |
| US7608497B1 (en) | 2006-09-08 | 2009-10-27 | Ivan Milosavljevic | Passivated tiered gate structure transistor and fabrication method |
| US7534672B1 (en) | 2006-09-08 | 2009-05-19 | Hrl Laboratories, Llc | Tiered gate device with source and drain extensions |
| US9048184B2 (en) * | 2013-03-15 | 2015-06-02 | Northrop Grumman Systems Corporation | Method of forming a gate contact |
| US9461159B1 (en) | 2016-01-14 | 2016-10-04 | Northrop Grumman Systems Corporation | Self-stop gate recess etching process for semiconductor field effect transistors |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3801391A (en) * | 1972-09-25 | 1974-04-02 | Bell Telephone Labor Inc | Method for selectively etching alxga1-xas multiplier structures |
| US4908325A (en) * | 1985-09-15 | 1990-03-13 | Trw Inc. | Method of making heterojunction transistors with wide band-gap stop etch layer |
| JPS6362235A (ja) | 1986-09-02 | 1988-03-18 | Fuji Electric Co Ltd | 半導体の蝕刻方法 |
| US5279704A (en) * | 1991-04-23 | 1994-01-18 | Honda Giken Kogyo Kabushiki Kaisha | Method of fabricating semiconductor device |
| JPH0629322A (ja) | 1992-07-13 | 1994-02-04 | Mitsubishi Electric Corp | 電界効果トランジスタのゲート電極の形成方法 |
| JP3146685B2 (ja) | 1992-09-22 | 2001-03-19 | 株式会社村田製作所 | ゲート電極の形成方法 |
| JPH06267848A (ja) * | 1993-03-10 | 1994-09-22 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハ及びその製造方法 |
-
1995
- 1995-08-07 JP JP7201145A patent/JPH08195405A/ja active Pending
- 1995-10-31 EP EP95117179A patent/EP0713247A3/en not_active Withdrawn
- 1995-11-16 US US08/558,548 patent/US5770525A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5770525A (en) | 1998-06-23 |
| EP0713247A3 (en) | 1996-08-07 |
| EP0713247A2 (en) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573129B2 (en) | Gate electrode formation in double-recessed transistor by two-step etching | |
| US6194747B1 (en) | Field effect transistor | |
| USRE36185E (en) | Method of fabricating Group III-V compound semiconductor devices using selective etching | |
| JP3147009B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH08195405A (ja) | 半導体装置の製造方法および高周波半導体装置の製造方法 | |
| JPH09321063A (ja) | 半導体装置およびその製造方法 | |
| JPH0582560A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH05326563A (ja) | 半導体装置 | |
| US5231040A (en) | Method of making a field effect transistor | |
| JP3631506B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH11163316A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP3039544B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09219399A (ja) | エッチング液，エッチング方法，半導体装置の製造方法，および半導体装置 | |
| JP2559412B2 (ja) | 半導体装置 | |
| JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2004363150A (ja) | パターン形成方法 | |
| JPH06224158A (ja) | ドライエッチング方法 | |
| JPH0438836A (ja) | 半導体装置の製造方法 | |
| JP2985456B2 (ja) | 電界効果トランジスタ | |
| JP2003068766A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05315368A (ja) | 電界効果トランジスタ | |
| JPH05218093A (ja) | 電界効果トランジスタとその製造方法 | |
| JP2803641B2 (ja) | 半導体装置の製造方法 | |
| JPH11354538A (ja) | 半導体装置の製造方法 |