JPH081928B2 - 多層配線の接続配線構造の形成方法 - Google Patents
多層配線の接続配線構造の形成方法Info
- Publication number
- JPH081928B2 JPH081928B2 JP61298731A JP29873186A JPH081928B2 JP H081928 B2 JPH081928 B2 JP H081928B2 JP 61298731 A JP61298731 A JP 61298731A JP 29873186 A JP29873186 A JP 29873186A JP H081928 B2 JPH081928 B2 JP H081928B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connection
- layer
- forming
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層配線の接続配線構造及びその形成方法
に関し、特に多層配線構造を有する半導体集積回路装置
に適用して有効な技術に関するものである。
に関し、特に多層配線構造を有する半導体集積回路装置
に適用して有効な技術に関するものである。
近年、LSIの完成後に、ウエハー又はチップの状態で
チップ内配線の一部を切断・接続することにより、不良
箇所の修正を行ったり、論理の変更等を行う技術がます
ます重要になってきている。
チップ内配線の一部を切断・接続することにより、不良
箇所の修正を行ったり、論理の変更等を行う技術がます
ます重要になってきている。
本出願人は、このような目的のために、イオンビーム
技術とレーザーCVD技術との組み合わせによるLSIの配線
接続方法を特願昭61−70979号において提案した。この
方法によれば、例えば二層配線構造のLSI完成後に、不
良箇所の修正や論理の変更等の目的で第一層目配線間を
接続する。この場合、最上層の配線は、通常、電源電流
の供給用に広くレイアウトされているため、この最上層
の配線を貫通して下層配線に達する接続孔を設け、この
接続孔を通じて接続配線を設ける必要がある。このため
に、まず集束イオンビーム（Focused Ion Beam、FIB）
照射により最上層の絶縁膜、第二層目配線及びこの第二
層目配線と第一層目配線との間の層間絶縁膜を加工して
接続孔を形成し、この接続孔に第一層目配線の表面の一
部を露出させる。次に、例えば全面にSiO2膜のような絶
縁膜を形成した後、この絶縁膜をフォトリソグラフィー
及びエッチング技術を用いてパターンニングし、接続孔
の近傍にのみ前記絶縁膜を残す。次に、この接続孔の底
部の前記絶縁膜を選択的にエッチング除去して、再び接
続孔に第一層目配線の表面を部分的に露出させる。次
に、レーザーCVDにより選択的に金属を堆積させること
により、前記接続孔を通じて第一層目配線間を接続する
接続配線を形成する。この場合、この接続配線は、前記
接続孔内に形成された前記絶縁膜により第二層目配線か
ら絶縁されるので、第一層目及び第二層目配線間のショ
ートが防止される。
技術とレーザーCVD技術との組み合わせによるLSIの配線
接続方法を特願昭61−70979号において提案した。この
方法によれば、例えば二層配線構造のLSI完成後に、不
良箇所の修正や論理の変更等の目的で第一層目配線間を
接続する。この場合、最上層の配線は、通常、電源電流
の供給用に広くレイアウトされているため、この最上層
の配線を貫通して下層配線に達する接続孔を設け、この
接続孔を通じて接続配線を設ける必要がある。このため
に、まず集束イオンビーム（Focused Ion Beam、FIB）
照射により最上層の絶縁膜、第二層目配線及びこの第二
層目配線と第一層目配線との間の層間絶縁膜を加工して
接続孔を形成し、この接続孔に第一層目配線の表面の一
部を露出させる。次に、例えば全面にSiO2膜のような絶
縁膜を形成した後、この絶縁膜をフォトリソグラフィー
及びエッチング技術を用いてパターンニングし、接続孔
の近傍にのみ前記絶縁膜を残す。次に、この接続孔の底
部の前記絶縁膜を選択的にエッチング除去して、再び接
続孔に第一層目配線の表面を部分的に露出させる。次
に、レーザーCVDにより選択的に金属を堆積させること
により、前記接続孔を通じて第一層目配線間を接続する
接続配線を形成する。この場合、この接続配線は、前記
接続孔内に形成された前記絶縁膜により第二層目配線か
ら絶縁されるので、第一層目及び第二層目配線間のショ
ートが防止される。
しかしながら、特願昭61−70979号で提案された前記
技術は、絶縁膜を接続孔の近傍にのみ形成するためにフ
ォトリソグラフィー及びエッチングの工程が必要であ
り、第一層目及び第二層目配線間のショートを防止する
ためのプロセスが複雑であるという問題があった。
技術は、絶縁膜を接続孔の近傍にのみ形成するためにフ
ォトリソグラフィー及びエッチングの工程が必要であ
り、第一層目及び第二層目配線間のショートを防止する
ためのプロセスが複雑であるという問題があった。
本発明の目的は、多層配線構造における下層配線と上
層配線とのショートを生じることなく接続配線を形成す
ることができる技術を提供することにある。
層配線とのショートを生じることなく接続配線を形成す
ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本明細書の記述及び添付図面によって明らかになるであ
ろう。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
概要を簡単に説明すれば、下記のとおりである。
すなわち、第１の発明によれば、イオンビーム照射に
より下層配線に達する接続孔を形成する工程と、レーザ
ーCVDにより接続配線を形成する工程と、イオンビーム
照射により接続孔の近傍に溝を形成し上層配線と接続配
線との電気的分離を行う工程とを具備している。
より下層配線に達する接続孔を形成する工程と、レーザ
ーCVDにより接続配線を形成する工程と、イオンビーム
照射により接続孔の近傍に溝を形成し上層配線と接続配
線との電気的分離を行う工程とを具備している。
第１の発明における上記した手段によれば、接続配線
と接続孔を通じて導通された上層配線構成用導体部分を
上層配線から電気的に分離することができ、接続配線と
上層配線との接触を防止することができるので、下層配
線と上層配線とのショートを生じることなく、しかも簡
単なプロセスで接続配線を形成することができる。
と接続孔を通じて導通された上層配線構成用導体部分を
上層配線から電気的に分離することができ、接続配線と
上層配線との接触を防止することができるので、下層配
線と上層配線とのショートを生じることなく、しかも簡
単なプロセスで接続配線を形成することができる。
以下、本発明の第７図および第８図に係わる実施例を
説明するにあたって参考例を第１図〜第６図を用いて説
明する。
説明するにあたって参考例を第１図〜第６図を用いて説
明する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
第１図は、本発明の一実施例による二層配線構造のLS
Iを示す平面図であり、第２図は、第１図のＸ−Ｘ線に
沿っての拡大断面図である。
Iを示す平面図であり、第２図は、第１図のＸ−Ｘ線に
沿っての拡大断面図である。
第１図及び第２図に示すように、本実施例によるLSI
においては、トランジスタ等（図示せず）が形成された
例えばシリコンチップのような半導体チップ１上に例え
ばSiO2膜のような層間絶縁膜２が形成され、この層間絶
縁膜２上に例えばアルミニウム膜のような第一層目の配
線（下層配線）31、32が設けられている。この配線31、
32上には、例えばSiO2膜のような層間絶縁膜４が設けら
れ、この層間絶縁膜４上に例えばアルミニウム膜のよう
な第二層目の配線（上層配線）51、52が設けられてい
る。この配線51、52は、例えば電源電流供給用の電源配
線を構成し、前記層間絶縁膜４の表面に広くレイアウト
されている。この配線51、52上にはさらに絶縁膜６（第
１図においては図示せず）が設けられている。これらの
絶縁膜６、配線51、52及び層間絶縁膜４を貫通して接続
孔71、72が設けられ、これらの接続孔71、72を通じて下
層配線31、32間を接続する接続配線８が設けられてい
る。そして、この接続配線８によって、例えばLSIの完
成後に発見された不良の修復（又は論理の変更等）が行
われている。なお、前記接続孔71、72は垂直接続孔であ
ってもテーパ付接続孔であってもよい。前記接続配線８
は、例えばレーザーCVDにより選択的に形成されたタン
グステン、モリブデン、カドミウム、アルミニウム等の
金属膜から成る。
においては、トランジスタ等（図示せず）が形成された
例えばシリコンチップのような半導体チップ１上に例え
ばSiO2膜のような層間絶縁膜２が形成され、この層間絶
縁膜２上に例えばアルミニウム膜のような第一層目の配
線（下層配線）31、32が設けられている。この配線31、
32上には、例えばSiO2膜のような層間絶縁膜４が設けら
れ、この層間絶縁膜４上に例えばアルミニウム膜のよう
な第二層目の配線（上層配線）51、52が設けられてい
る。この配線51、52は、例えば電源電流供給用の電源配
線を構成し、前記層間絶縁膜４の表面に広くレイアウト
されている。この配線51、52上にはさらに絶縁膜６（第
１図においては図示せず）が設けられている。これらの
絶縁膜６、配線51、52及び層間絶縁膜４を貫通して接続
孔71、72が設けられ、これらの接続孔71、72を通じて下
層配線31、32間を接続する接続配線８が設けられてい
る。そして、この接続配線８によって、例えばLSIの完
成後に発見された不良の修復（又は論理の変更等）が行
われている。なお、前記接続孔71、72は垂直接続孔であ
ってもテーパ付接続孔であってもよい。前記接続配線８
は、例えばレーザーCVDにより選択的に形成されたタン
グステン、モリブデン、カドミウム、アルミニウム等の
金属膜から成る。
前記接続孔71、72に露出した第二層目配線51、52の表
面には、その表面を絶縁物化することにより形成された
例えばアルミナ（Al2O3）のような絶縁膜９が設けら
れ、これによって接続配線８と第二層目配線51、52との
接触が防止されている。従って、第一層目配線31、32と
第二層目配線51、52とのショートを生じることなく、接
続配線８を形成することができる。この絶縁膜９の厚さ
は、第一層目配線31、32及び第二層目配線51、52間の電
位差に応じて必要な絶縁破壊強度を得ることのできるよ
うに選ばれる。その数値例を挙げると、例えばこの絶縁
膜９がアルミナ（絶縁耐圧は約500V/μｍ）であり、前
記電位差が5Vである場合には、例えば1000〜5000Åの範
囲の厚さとすることができる。
面には、その表面を絶縁物化することにより形成された
例えばアルミナ（Al2O3）のような絶縁膜９が設けら
れ、これによって接続配線８と第二層目配線51、52との
接触が防止されている。従って、第一層目配線31、32と
第二層目配線51、52とのショートを生じることなく、接
続配線８を形成することができる。この絶縁膜９の厚さ
は、第一層目配線31、32及び第二層目配線51、52間の電
位差に応じて必要な絶縁破壊強度を得ることのできるよ
うに選ばれる。その数値例を挙げると、例えばこの絶縁
膜９がアルミナ（絶縁耐圧は約500V/μｍ）であり、前
記電位差が5Vである場合には、例えば1000〜5000Åの範
囲の厚さとすることができる。
次に、上述のように構成された本実施例によるLSIの
製造方法について説明する。
製造方法について説明する。
第３図に示すように、まず半導体チップ１にトランジ
スタ等（図示せず）を形成した後、層間絶縁膜２、第一
層目配線31、32、層間絶縁膜４、第二層目配線51、52及
び絶縁膜６を形成してLSIを完成させる。この後、配線
の不良箇所を発見してその修復を行う場合を考える。こ
のため、例えば前記特願昭61−70979号において提案さ
れた第６図に示すようなイオンビーム加工装置を用い
て、絶縁膜６の表面の所定部分に加工精度の高い集束イ
オンビーム10（第３図）を照射することにより接続孔
71、72を形成する。以下、このイオンビーム加工法の詳
細について説明する。第６図において、まず、試料交換
室を構成する予備排気室11のフタ12を開いて上述の半導
体チップ１をステージ13の上の載物台14の上に設置す
る。次に、フタ12を閉じ、バルブ15を開いて真空ポンプ
16により予備排気室11を真空に排気する。その後、ゲー
トバルブ17を開き、真空ポンプ18により予め真空排気さ
れた真空容器18内のXYステージ19上に載物台14を移送す
る。なお、符号20はバルブであり、通常は開いた状態に
ある。次に、ゲートバルブ17を閉じた後、真空容器18内
を十分に真空排気する。次に、前記真空容器18の上部に
設けられたイオンビーム鏡筒21内に設けられた例えばガ
リウム（Ga）等の液体金属イオン源のような高輝度イオ
ン源22から、その下部に設置された引き出し電極23によ
り引き出されたイオンビーム10を静電レンズ24、ブラン
キング電極25、デフレクター電極26等を通して集束偏向
させ、半導体チップ１に照射する。次に、このイオンビ
ーム10の照射により生じる二次電子を二次電子ディテク
ターＤにより検出し、この二次電子信号による走査イオ
ンビーム像を偏向電極用電源27のモニタ28上で観察しな
がらXYステージ19を移動させて、半導体チップ１上の接
続孔71、72を形成すべき箇所を検出する。その後、第３
図に示すように、この接続孔71、72を形成すべき箇所に
のみイオンビーム10を照射して接続孔71、72を形成す
る。この後、半導体チップ１を一旦イオンビーム加工装
置の外部に取り出す。
スタ等（図示せず）を形成した後、層間絶縁膜２、第一
層目配線31、32、層間絶縁膜４、第二層目配線51、52及
び絶縁膜６を形成してLSIを完成させる。この後、配線
の不良箇所を発見してその修復を行う場合を考える。こ
のため、例えば前記特願昭61−70979号において提案さ
れた第６図に示すようなイオンビーム加工装置を用い
て、絶縁膜６の表面の所定部分に加工精度の高い集束イ
オンビーム10（第３図）を照射することにより接続孔
71、72を形成する。以下、このイオンビーム加工法の詳
細について説明する。第６図において、まず、試料交換
室を構成する予備排気室11のフタ12を開いて上述の半導
体チップ１をステージ13の上の載物台14の上に設置す
る。次に、フタ12を閉じ、バルブ15を開いて真空ポンプ
16により予備排気室11を真空に排気する。その後、ゲー
トバルブ17を開き、真空ポンプ18により予め真空排気さ
れた真空容器18内のXYステージ19上に載物台14を移送す
る。なお、符号20はバルブであり、通常は開いた状態に
ある。次に、ゲートバルブ17を閉じた後、真空容器18内
を十分に真空排気する。次に、前記真空容器18の上部に
設けられたイオンビーム鏡筒21内に設けられた例えばガ
リウム（Ga）等の液体金属イオン源のような高輝度イオ
ン源22から、その下部に設置された引き出し電極23によ
り引き出されたイオンビーム10を静電レンズ24、ブラン
キング電極25、デフレクター電極26等を通して集束偏向
させ、半導体チップ１に照射する。次に、このイオンビ
ーム10の照射により生じる二次電子を二次電子ディテク
ターＤにより検出し、この二次電子信号による走査イオ
ンビーム像を偏向電極用電源27のモニタ28上で観察しな
がらXYステージ19を移動させて、半導体チップ１上の接
続孔71、72を形成すべき箇所を検出する。その後、第３
図に示すように、この接続孔71、72を形成すべき箇所に
のみイオンビーム10を照射して接続孔71、72を形成す
る。この後、半導体チップ１を一旦イオンビーム加工装
置の外部に取り出す。
次に、前記半導体チップ１を例えば陽極酸化装置（図
示せず）内に移し、上述のようにして形成された接続孔
71、72に露出する第二層目配線51、52の表面を陽極酸化
して、第４図に示すように、例えばアルミナ（Al2O3）
膜のような絶縁膜９を前記接続孔71、72に対して自己整
合的に形成する。なお、この陽極酸化の際には、接続孔
71、72における第一層目の配線31、32の表面にも絶縁膜
９が形成される。このように接続孔71、72に露出する第
二層目配線51、52の表面を絶縁物化しているので、第一
層目配線31、32と第二層目配線51、52とのショート防止
をフオトリソグラフィー等の複雑なプロセスを必要とす
ることなく、簡単なプロセスにより行うことができる。
なお、前記アルミナ膜を形成する方法としては、前記陽
極酸化以外に、例えばO2プラズマ酸化（例えば、「真
空」、27巻、12号、p.901、1984年）のような方法を用
いることもできる。また、配線材料としてアルミニウム
以外の材料、例えばタングステン、モリブデン等の高融
点金属を用いる場合には、例えばオゾンを照射しつつ低
温熱処理を行うことによりこれらの金属の酸化物を形成
することができ、これにより絶縁膜９を形成することが
できる。なお、前記接続孔71、72を形成する際に、第一
層目配線31、32の表面がイオンビーム照射を受ける結
果、接続孔71、72の内周面に例えばアルミニウムが第３
図の一点鎖線で示すように付着し、これにより接続孔
71、72を形成した段階で第一層目配線31、32及び第二層
目配線51、52間がショートしてしまうことがあるが、接
続孔71、72の内周面に付着した前記アルミニウムを例え
ば上述の陽極酸化により完全にアルミナ化することによ
りこの問題を解消することができる。
示せず）内に移し、上述のようにして形成された接続孔
71、72に露出する第二層目配線51、52の表面を陽極酸化
して、第４図に示すように、例えばアルミナ（Al2O3）
膜のような絶縁膜９を前記接続孔71、72に対して自己整
合的に形成する。なお、この陽極酸化の際には、接続孔
71、72における第一層目の配線31、32の表面にも絶縁膜
９が形成される。このように接続孔71、72に露出する第
二層目配線51、52の表面を絶縁物化しているので、第一
層目配線31、32と第二層目配線51、52とのショート防止
をフオトリソグラフィー等の複雑なプロセスを必要とす
ることなく、簡単なプロセスにより行うことができる。
なお、前記アルミナ膜を形成する方法としては、前記陽
極酸化以外に、例えばO2プラズマ酸化（例えば、「真
空」、27巻、12号、p.901、1984年）のような方法を用
いることもできる。また、配線材料としてアルミニウム
以外の材料、例えばタングステン、モリブデン等の高融
点金属を用いる場合には、例えばオゾンを照射しつつ低
温熱処理を行うことによりこれらの金属の酸化物を形成
することができ、これにより絶縁膜９を形成することが
できる。なお、前記接続孔71、72を形成する際に、第一
層目配線31、32の表面がイオンビーム照射を受ける結
果、接続孔71、72の内周面に例えばアルミニウムが第３
図の一点鎖線で示すように付着し、これにより接続孔
71、72を形成した段階で第一層目配線31、32及び第二層
目配線51、52間がショートしてしまうことがあるが、接
続孔71、72の内周面に付着した前記アルミニウムを例え
ば上述の陽極酸化により完全にアルミナ化することによ
りこの問題を解消することができる。
次に、上述の陽極酸化の際に接続孔71、72における第
一層目配線31、32の表面に形成された前記絶縁膜９を例
えばレーザー光照射により選択的に除去して、第５図に
示すように、これらの第一層目配線31、32の表面を部分
的に露出させる。
一層目配線31、32の表面に形成された前記絶縁膜９を例
えばレーザー光照射により選択的に除去して、第５図に
示すように、これらの第一層目配線31、32の表面を部分
的に露出させる。
次に、第６図のXYステージ13上の載物台14上に再び前
記半導体チップ１を設置し、この載物台14をレーザーCV
D装置の真空容器29内のXYステージ30上に移送する。次
に、このXYステージ30により半導体チップ１を、例えば
アルゴンレーザーのようなレーザー発振器31で発振され
たレーザー光32の照射位置に移動させ、配線修正箇所の
位置合わせを行う。次に、レーザー光32をシャッタ33を
介してダイクロイックミラー34で反射させ、さらに対物
レンズ35で集光させ、真空容器29に設けた窓36を通って
配線修正箇所に照射する。この際、配線修正箇所の位置
合わせは、照射光学系37、ハーフミラー38、レーザー光
カットフィルタ39、プリズム40、接眼レンズ41等を介し
て修正箇所を観察しながら行うことができるようになっ
ている。次に、バルブ42を開けて、真空容器29に接続さ
れた、例えばMo（CO）６、Ｗ（CO）６等の有機金属化合
物から成る反応ガスが収容されたボンベ43から真空容器
29内に反応ガスを導入し、これと同時に、バルブ44を開
けて不活性ガスが収容されたボンベ45から不活性ガスを
導入する。この状態で前記レーザー光29を配線修正箇所
に選択的に照射することにより、前記反応ガスを分解
し、このレーザー光32の照射部に金属を選択的に堆積さ
せる。これによって、第１図及び第２図に示すように、
接続孔71、72を通じて第一層目配線31、32間を接続する
接続配線８を形成する。この場合、レーザー光32の一回
スキャンにより、例えば0.5〜1.0μｍ程度の厚さの金属
膜を堆積させることができる。
記半導体チップ１を設置し、この載物台14をレーザーCV
D装置の真空容器29内のXYステージ30上に移送する。次
に、このXYステージ30により半導体チップ１を、例えば
アルゴンレーザーのようなレーザー発振器31で発振され
たレーザー光32の照射位置に移動させ、配線修正箇所の
位置合わせを行う。次に、レーザー光32をシャッタ33を
介してダイクロイックミラー34で反射させ、さらに対物
レンズ35で集光させ、真空容器29に設けた窓36を通って
配線修正箇所に照射する。この際、配線修正箇所の位置
合わせは、照射光学系37、ハーフミラー38、レーザー光
カットフィルタ39、プリズム40、接眼レンズ41等を介し
て修正箇所を観察しながら行うことができるようになっ
ている。次に、バルブ42を開けて、真空容器29に接続さ
れた、例えばMo（CO）６、Ｗ（CO）６等の有機金属化合
物から成る反応ガスが収容されたボンベ43から真空容器
29内に反応ガスを導入し、これと同時に、バルブ44を開
けて不活性ガスが収容されたボンベ45から不活性ガスを
導入する。この状態で前記レーザー光29を配線修正箇所
に選択的に照射することにより、前記反応ガスを分解
し、このレーザー光32の照射部に金属を選択的に堆積さ
せる。これによって、第１図及び第２図に示すように、
接続孔71、72を通じて第一層目配線31、32間を接続する
接続配線８を形成する。この場合、レーザー光32の一回
スキャンにより、例えば0.5〜1.0μｍ程度の厚さの金属
膜を堆積させることができる。
本実施例においては、第７図及び第８図に示すよう
に、例えば接続孔71,72の周囲の第二層目の配線（上層
配線）51,52を、例えばイオンビーム照射によりその上
の絶縁膜６と共に選択的に除去して溝46を形成する。こ
の結果、接続配線８と接続孔71,72を通じて導通された
第二層目の配線構成用導体部分を第二層目の配線51,52
から電気的に分離することができ、接続配線８と第二層
目の配線51,52との接触を防止することができるので、
第一層目の配線（下層配線）31,32と第二層目の配線51,
52とのショートを防止することができる。
に、例えば接続孔71,72の周囲の第二層目の配線（上層
配線）51,52を、例えばイオンビーム照射によりその上
の絶縁膜６と共に選択的に除去して溝46を形成する。こ
の結果、接続配線８と接続孔71,72を通じて導通された
第二層目の配線構成用導体部分を第二層目の配線51,52
から電気的に分離することができ、接続配線８と第二層
目の配線51,52との接触を防止することができるので、
第一層目の配線（下層配線）31,32と第二層目の配線51,
52とのショートを防止することができる。
以上、本発明を実施例に基づき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、上述の実施例においては、半導体チップ１の
状態で不良箇所の修正等を行う場合について説明した
が、チップに切断する前のウエハーの状態で不良箇所の
修正を行うことも勿論可能である。また、上述の実施例
においては、LSIの完成後に配線の修正や論理変更等を
行う場合について説明したが、例えばマスタースライス
やゲートアレイにおいて所望の論理を実現するための配
線を形成する場合にも本発明を適用することができる。
また、本発明は、例えば多層配線を有するLSIの製造工
程の途中において、同層又は異なる層の配線間を形成す
るような場合にも適用することができる。さらに、本発
明は、例えば多層配線構造のプリント基板にも適用する
ことができる。
状態で不良箇所の修正等を行う場合について説明した
が、チップに切断する前のウエハーの状態で不良箇所の
修正を行うことも勿論可能である。また、上述の実施例
においては、LSIの完成後に配線の修正や論理変更等を
行う場合について説明したが、例えばマスタースライス
やゲートアレイにおいて所望の論理を実現するための配
線を形成する場合にも本発明を適用することができる。
また、本発明は、例えば多層配線を有するLSIの製造工
程の途中において、同層又は異なる層の配線間を形成す
るような場合にも適用することができる。さらに、本発
明は、例えば多層配線構造のプリント基板にも適用する
ことができる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、第１の発明によれば、接続配線と接続孔を
通じて導通された上層配線構成用導体部分を上層配線か
ら電気的に分離することができ、接続配線と上層配線と
の接触を防止することができるので、下層配線と上層配
線とのショートを生じることなく、しかも簡単なプロセ
スで接続配線を形成することができる。
通じて導通された上層配線構成用導体部分を上層配線か
ら電気的に分離することができ、接続配線と上層配線と
の接触を防止することができるので、下層配線と上層配
線とのショートを生じることなく、しかも簡単なプロセ
スで接続配線を形成することができる。
第１図は、本発明の参考例である二層配線構造のLSIを
示す平面図、 第２図は、第１図のＸ−Ｘ線に沿っての拡大断面図、 第３図〜第５図は、第１図及び第２図に示すLSIの製造
方法を工程順に説明するための断面図、 第６図は、イオンビーム加工装置及びレーザーCVD装置
を示す図、 第７図は、本発明の一実施例である第一層目配線及び第
二層目配線間のショートを防止するための二層配線構造
のLSIを示す平面図、 第８図は、第７図のＹ−Ｙ線に沿っての拡大断面図であ
る。 図中、１……半導体チップ、31、32、51、52……配線、
71、72……接続孔、８……接続配線、９……絶縁膜、10
……イオンビーム、32……レーザー光、46……溝であ
る。
示す平面図、 第２図は、第１図のＸ−Ｘ線に沿っての拡大断面図、 第３図〜第５図は、第１図及び第２図に示すLSIの製造
方法を工程順に説明するための断面図、 第６図は、イオンビーム加工装置及びレーザーCVD装置
を示す図、 第７図は、本発明の一実施例である第一層目配線及び第
二層目配線間のショートを防止するための二層配線構造
のLSIを示す平面図、 第８図は、第７図のＹ−Ｙ線に沿っての拡大断面図であ
る。 図中、１……半導体チップ、31、32、51、52……配線、
71、72……接続孔、８……接続配線、９……絶縁膜、10
……イオンビーム、32……レーザー光、46……溝であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 博司 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 本郷 幹雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭60−70743（ＪＰ，Ａ) 特開 昭56−67938（ＪＰ，Ａ) 特開 昭61−224342（ＪＰ，Ａ) 特開 昭63−86455（ＪＰ，Ａ)
Claims (5)
- 【請求項１】絶縁膜により互いに分離された複数層の配
線における上層配線を貫通して設けられた接続孔を通じ
て下層配線に接続されている接続配線を有する多層配線
の接続配線構造の形成方法であって、イオンビーム照射
により前記下層配線に達する前記接続孔を形成する工程
と、レーザーCVDにより前記接続配線を形成する工程
と、イオンビーム照射により前記接続孔の近傍に溝を形
成し前記上層配線と前記接続配線との電気的分離を行う
工程とを具備することを特徴とする多層配線の接続配線
構造の形成方法。 - 【請求項２】前記複数層の配線が二層配線であることを
特徴とする特許請求の範囲第１項記載の多層配線の接続
配線構造の形成方法。 - 【請求項３】前記配線がアルミニウム配線であることを
特徴とする特許請求の範囲第１項又は第２項記載の多層
配線の接続配線構造の形成方法。 - 【請求項４】前記接続配線がモリブデン膜、タングステ
ン膜、カドミウム膜又はアルミニウム膜から成ることを
特徴とする特許請求の範囲第１、２または第３項に記載
の多層配線の接続配線構造の形成方法。 - 【請求項５】前記接続配線を有機金属化合物を用いた前
記レーザーCVDにより形成するようにしたことを特徴と
する特許請求の範囲第１項〜第４項のいずれか一項に記
載の多層配線の接続配線構造の形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61298731A JPH081928B2 (ja) | 1986-12-17 | 1986-12-17 | 多層配線の接続配線構造の形成方法 |
| US07/134,460 US4900695A (en) | 1986-12-17 | 1987-12-17 | Semiconductor integrated circuit device and process for producing the same |
| US07/584,180 US6753253B1 (en) | 1986-06-18 | 1990-09-18 | Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61298731A JPH081928B2 (ja) | 1986-12-17 | 1986-12-17 | 多層配線の接続配線構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63152150A JPS63152150A (ja) | 1988-06-24 |
| JPH081928B2 true JPH081928B2 (ja) | 1996-01-10 |
Family
ID=17863538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61298731A Expired - Fee Related JPH081928B2 (ja) | 1986-06-18 | 1986-12-17 | 多層配線の接続配線構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081928B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244756A (ja) * | 1987-03-31 | 1988-10-12 | Sony Corp | 多層配線構造 |
| JP2785556B2 (ja) * | 1992-01-08 | 1998-08-13 | 日本電気株式会社 | 半導体装置の配線修正方法 |
| DE4435585C2 (de) * | 1994-10-05 | 2001-02-01 | Micronas Gmbh | Anschlußstruktur für Doppelschichten, insbesondere zur Verwendung in integrierten Halbleiterschaltkreisen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667938A (en) * | 1979-11-08 | 1981-06-08 | Nec Corp | Semiconductor system |
| JPS6070743A (ja) * | 1983-09-27 | 1985-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61224342A (ja) * | 1985-03-29 | 1986-10-06 | Hitachi Ltd | Ｌｓｉ配線修正方法及びその装置 |
| JPH0620101B2 (ja) * | 1986-09-29 | 1994-03-16 | 三菱電機株式会社 | 半導体装置 |
-
1986
- 1986-12-17 JP JP61298731A patent/JPH081928B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63152150A (ja) | 1988-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4900695A (en) | Semiconductor integrated circuit device and process for producing the same | |
| US4868068A (en) | IC wiring connecting method and resulting article | |
| US7615385B2 (en) | Double-masking technique for increasing fabrication yield in superconducting electronics | |
| US5026664A (en) | Method of providing a semiconductor IC device with an additional conduction path | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JP2009124079A (ja) | 半導体装置の製造方法及び半導体装置の製造ライン | |
| JPH081928B2 (ja) | 多層配線の接続配線構造の形成方法 | |
| US6174819B1 (en) | Low temperature photoresist removal for rework during metal mask formation | |
| JPH01119037A (ja) | 半導体装置の故障解析方法 | |
| JPH01217946A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6355957A (ja) | Ｉｃ配線の接続方法および装置 | |
| JP2594941B2 (ja) | Ｉｃ配線の接続方法及びその装置 | |
| JP2962474B2 (ja) | Ｉｃ素子加工方法 | |
| JP2527292B2 (ja) | Ｉｃ素子およびｉｃ素子における配線接続方法 | |
| JP2708560B2 (ja) | 半導体装置への接続配線形成方法 | |
| US11990504B2 (en) | Capacitor with MIM | |
| JPS62291048A (ja) | Ｉｃ素子における微細布線方法 | |
| JPH04239146A (ja) | 半導体装置の故障解析方法 | |
| JPH084089B2 (ja) | Ｉｃ素子並びにｉｃ素子における配線接続方法 | |
| JPS63164240A (ja) | 半導体装置における配線形成方法およびその装置 | |
| JPH06302603A (ja) | Ｉｃ素子 | |
| JPH0883791A (ja) | Ｉｃ素子への穴加工・金属薄膜成膜装置 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10107035A (ja) | Ｉｃ素子における付加配線形成装置 | |
| JPH06283535A (ja) | Ｉｃ素子に対する絶縁膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |