JPH0819246A - 半導体スイッチ素子の並列接続回路 - Google Patents
半導体スイッチ素子の並列接続回路Info
- Publication number
- JPH0819246A JPH0819246A JP6151394A JP15139494A JPH0819246A JP H0819246 A JPH0819246 A JP H0819246A JP 6151394 A JP6151394 A JP 6151394A JP 15139494 A JP15139494 A JP 15139494A JP H0819246 A JPH0819246 A JP H0819246A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- circuit
- gate
- semiconductor switching
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】複数の半導体スイッチ素子を並列接続する際
に、各素子のスイッチング速度を揃える選別作業や各素
子にリアクトルを直列接続することをせずに、スイッチ
ング時の分担電流を平衡させることにある。 【構成】複数の半導体スイッチ素子と、これら各半導体
スイッチ素子に共通のゲート駆動回路４を備え、各半導
体スイッチ素子は相互に並列接続し、前記ゲート駆動回
路４と各半導体スイッチ素子のゲートとを別個の電線で
接続する際に、前記ゲート駆動回路４と半導体スイッチ
素子のゲートとを接続する回路のそれぞれに、別個のコ
モンモードコイルを挿入するものとする。或いは、中央
部に貫通穴を有する鉄心の前記貫通穴を、前記ゲート駆
動回路４と半導体スイッチ素子のゲートとを接続する線
路を各素子ごとに別個に通過させるものとする。
に、各素子のスイッチング速度を揃える選別作業や各素
子にリアクトルを直列接続することをせずに、スイッチ
ング時の分担電流を平衡させることにある。 【構成】複数の半導体スイッチ素子と、これら各半導体
スイッチ素子に共通のゲート駆動回路４を備え、各半導
体スイッチ素子は相互に並列接続し、前記ゲート駆動回
路４と各半導体スイッチ素子のゲートとを別個の電線で
接続する際に、前記ゲート駆動回路４と半導体スイッチ
素子のゲートとを接続する回路のそれぞれに、別個のコ
モンモードコイルを挿入するものとする。或いは、中央
部に貫通穴を有する鉄心の前記貫通穴を、前記ゲート駆
動回路４と半導体スイッチ素子のゲートとを接続する線
路を各素子ごとに別個に通過させるものとする。
Description
【０００１】
【産業上の利用分野】この発明は、特に高速度で動作す
る半導体スイッチ素子を並列接続して使用する際の半導
体スイッチ素子の並列接続回路に関する。
る半導体スイッチ素子を並列接続して使用する際の半導
体スイッチ素子の並列接続回路に関する。
【０００２】
【従来の技術】図４は高速で動作する半導体スイッチ素
子を並列接続して同時に動作させる従来例を示した回路
図である。この従来例回路は、高速動作の半導体スイッ
チ素子として例えば２つの絶縁ゲートバイポーラトラン
ジスタ（以下ではＩＧＢＴと略記する）１と２のコレク
タ端子Ｃ１とＣ２とを結合して直流電源の正極側Ｐに接
続し、主エミッタ端子Ｅ１とＥ２とを結合して直流電源
の負極側Ｎに接続することで、ＩＧＢＴの並列接続回路
を構成する。これらのＩＧＢＴ１，２にはスナバ回路３
を並列に接続して、スイッチング動作する際に発生する
サージ電圧の緩和を図っている。
子を並列接続して同時に動作させる従来例を示した回路
図である。この従来例回路は、高速動作の半導体スイッ
チ素子として例えば２つの絶縁ゲートバイポーラトラン
ジスタ（以下ではＩＧＢＴと略記する）１と２のコレク
タ端子Ｃ１とＣ２とを結合して直流電源の正極側Ｐに接
続し、主エミッタ端子Ｅ１とＥ２とを結合して直流電源
の負極側Ｎに接続することで、ＩＧＢＴの並列接続回路
を構成する。これらのＩＧＢＴ１，２にはスナバ回路３
を並列に接続して、スイッチング動作する際に発生する
サージ電圧の緩和を図っている。
【０００３】ゲート駆動回路４の端子Ｇ０はゲート抵抗
５を介してＩＧＢＴ１のゲート端子Ｇ１に接続すると共
に、この端子Ｇ０は別の電線でゲート抵抗６を介してＩ
ＧＢＴ２のゲート端子Ｇ２に接続する。又ゲート駆動回
路４の端子Ｅ０とＩＧＢＴ１の補助エミッタ端子ＥＸと
を接続し、且つ端子Ｅ０とＩＧＢＴ２の補助エミッタ端
子ＥＹとを接続する。かくしてゲート駆動回路４が出力
するゲート電流に対応して、２つのＩＧＢＴ１，２は同
時にオン・オフ動作する。
５を介してＩＧＢＴ１のゲート端子Ｇ１に接続すると共
に、この端子Ｇ０は別の電線でゲート抵抗６を介してＩ
ＧＢＴ２のゲート端子Ｇ２に接続する。又ゲート駆動回
路４の端子Ｅ０とＩＧＢＴ１の補助エミッタ端子ＥＸと
を接続し、且つ端子Ｅ０とＩＧＢＴ２の補助エミッタ端
子ＥＹとを接続する。かくしてゲート駆動回路４が出力
するゲート電流に対応して、２つのＩＧＢＴ１，２は同
時にオン・オフ動作する。
【０００４】図５は図４の従来例回路と等価な回路を示
した等価回路図である。この等価回路において、ＬX1は
ＩＧＢＴ１の補助エミッタ端子ＥＸと主エミッタ端子Ｅ
１との間の配線インダクタンス，ＬY2はＩＧＢＴ２の補
助エミッタ端子ＥＹと主エミッタ端子Ｅ２との間の配線
インダクタンスであり、ＬN は主エミッタ端子Ｅ１と主
エミッタ端子Ｅ２との間の配線インダクタンスであり、
Ｌ01はＩＧＢＴ１のゲート端子Ｇ１とゲート駆動回路端
子Ｇ０との間の配線インダクタンス，Ｌ02はＩＧＢＴ２
のゲート端子Ｇ２とゲート駆動回路端子Ｇ０との間の配
線インダクタンスであり、Ｌ0XはＩＧＢＴ１の補助エミ
ッタ端子ＥＸとゲート駆動回路端子Ｅ０との間の配線イ
ンダクタンス，Ｌ0YはＩＧＢＴ２の補助エミッタ端子Ｅ
Ｙとゲート駆動回路端子Ｅ０との間の配線インダクタン
スをそれぞれが表している。又、Ｃ1 はＩＧＢＴ１のゲ
ート・エミッタ間の静電容量，Ｃ2 はＩＧＢＴ２のゲー
ト・エミッタ間の静電容量を表している。
した等価回路図である。この等価回路において、ＬX1は
ＩＧＢＴ１の補助エミッタ端子ＥＸと主エミッタ端子Ｅ
１との間の配線インダクタンス，ＬY2はＩＧＢＴ２の補
助エミッタ端子ＥＹと主エミッタ端子Ｅ２との間の配線
インダクタンスであり、ＬN は主エミッタ端子Ｅ１と主
エミッタ端子Ｅ２との間の配線インダクタンスであり、
Ｌ01はＩＧＢＴ１のゲート端子Ｇ１とゲート駆動回路端
子Ｇ０との間の配線インダクタンス，Ｌ02はＩＧＢＴ２
のゲート端子Ｇ２とゲート駆動回路端子Ｇ０との間の配
線インダクタンスであり、Ｌ0XはＩＧＢＴ１の補助エミ
ッタ端子ＥＸとゲート駆動回路端子Ｅ０との間の配線イ
ンダクタンス，Ｌ0YはＩＧＢＴ２の補助エミッタ端子Ｅ
Ｙとゲート駆動回路端子Ｅ０との間の配線インダクタン
スをそれぞれが表している。又、Ｃ1 はＩＧＢＴ１のゲ
ート・エミッタ間の静電容量，Ｃ2 はＩＧＢＴ２のゲー
ト・エミッタ間の静電容量を表している。
【０００５】ＩＧＢＴ１と２とに共通のゲート駆動回路
４が両者に同時にターンオフ指令を与えるので、両ＩＧ
ＢＴ１，２のコレクタ電流減少率が同じであれば、前述
したインダクタンスＬX1に発生する電圧ＶX1と、インダ
クタンスＬY2に発生する電圧ＶY2とは等しくなるから、
図４の補助エミッタ端子ＥＸと補助エミッタ端子ＥＹと
主エミッタ端子Ｅ２と主エミッタ端子Ｅ１とで構成する
閉回路には電流は流れない。図５の等価回路でいえば、
ＬX1，ＬN ，ＬY2，Ｌ0Y，Ｌ0Xで構成する閉回路に流れ
る電流ＩE ＝０である。電流ＩE が零ならばインダクタ
ンスＬ0Xで発生する電圧Ｖ0Xは零であり、インダクタン
スＬ0Yで発生する電圧Ｖ0Yも零である。従ってＩＧＢＴ
１のゲート・エミッタ間静電容量Ｃ1 の放電速度は、ゲ
ート抵抗５の抵抗値とインダクタンスＬ01，Ｌ0Xとゲー
ト駆動回路４とにより定まる値となるし、ＩＧＢＴ２の
ゲート・エミッタ間静電容量Ｃ2 の放電速度は、ゲート
抵抗６の抵抗値とインダクタンスＬ02，Ｌ0Yとゲート駆
動回路４とにより定まる値となる。即ちＩＧＢＴ１と２
とを並列接続したことによる影響は現れない。
４が両者に同時にターンオフ指令を与えるので、両ＩＧ
ＢＴ１，２のコレクタ電流減少率が同じであれば、前述
したインダクタンスＬX1に発生する電圧ＶX1と、インダ
クタンスＬY2に発生する電圧ＶY2とは等しくなるから、
図４の補助エミッタ端子ＥＸと補助エミッタ端子ＥＹと
主エミッタ端子Ｅ２と主エミッタ端子Ｅ１とで構成する
閉回路には電流は流れない。図５の等価回路でいえば、
ＬX1，ＬN ，ＬY2，Ｌ0Y，Ｌ0Xで構成する閉回路に流れ
る電流ＩE ＝０である。電流ＩE が零ならばインダクタ
ンスＬ0Xで発生する電圧Ｖ0Xは零であり、インダクタン
スＬ0Yで発生する電圧Ｖ0Yも零である。従ってＩＧＢＴ
１のゲート・エミッタ間静電容量Ｃ1 の放電速度は、ゲ
ート抵抗５の抵抗値とインダクタンスＬ01，Ｌ0Xとゲー
ト駆動回路４とにより定まる値となるし、ＩＧＢＴ２の
ゲート・エミッタ間静電容量Ｃ2 の放電速度は、ゲート
抵抗６の抵抗値とインダクタンスＬ02，Ｌ0Yとゲート駆
動回路４とにより定まる値となる。即ちＩＧＢＴ１と２
とを並列接続したことによる影響は現れない。
【０００６】ところが両ＩＧＢＴ１，２のターンオフ速
度に差があって、例えばＩＧＢＴ１のほうがＩＧＢＴ２
よりもターンオフ時のコレクタ電流が大きくて電流減少
率が大であるとする。このときの関係が下記の数式１で
ある。
度に差があって、例えばＩＧＢＴ１のほうがＩＧＢＴ２
よりもターンオフ時のコレクタ電流が大きくて電流減少
率が大であるとする。このときの関係が下記の数式１で
ある。
【０００７】
【数１】
【０００８】このとき配線インダクタンスＬX1に発生す
る電圧と、配線インダクタンスＬY2に発生する電圧とは
同じにならず、その大小関係は下記の数式２に示す状態
となる。この電位差ＶE は数式３で表される。
る電圧と、配線インダクタンスＬY2に発生する電圧とは
同じにならず、その大小関係は下記の数式２に示す状態
となる。この電位差ＶE は数式３で表される。
【０００９】
【数２】
【００１０】
【数３】
【００１１】ここでゲート駆動回路端子Ｅ０と補助エミ
ッタ端子ＥＸ，ＥＹとの間の配線インダクタンスＬ0X，
Ｌ0Yに比べて、主エミッタ端子Ｅ１とＥ２との間の配線
インダクタンスＬN は極めて小さいので、このＬN は無
視できる。ＬN を無視すれば前述の電位差ＶE は配線イ
ンダクタンスＬ0XとＬ0Yとに均等に印加されることにな
る。即ち下記の数式４が成立する。
ッタ端子ＥＸ，ＥＹとの間の配線インダクタンスＬ0X，
Ｌ0Yに比べて、主エミッタ端子Ｅ１とＥ２との間の配線
インダクタンスＬN は極めて小さいので、このＬN は無
視できる。ＬN を無視すれば前述の電位差ＶE は配線イ
ンダクタンスＬ0XとＬ0Yとに均等に印加されることにな
る。即ち下記の数式４が成立する。
【００１２】
【数４】
【００１３】ここでＩＧＢＴ１のゲート・エミッタ間静
電容量Ｃ1 の放電経路の電圧をＶC1とすると、この電圧
ＶC1は下記の数式５で表され、ＩＧＢＴ２のゲート・エ
ミッタ間静電容量Ｃ2 の放電経路の電圧ＶC2は下記の数
式６で表される。但しＶG はゲート駆動回路４の電圧で
ある。
電容量Ｃ1 の放電経路の電圧をＶC1とすると、この電圧
ＶC1は下記の数式５で表され、ＩＧＢＴ２のゲート・エ
ミッタ間静電容量Ｃ2 の放電経路の電圧ＶC2は下記の数
式６で表される。但しＶG はゲート駆動回路４の電圧で
ある。
【００１４】
【数５】
【００１５】
【数６】
【００１６】これらの数式５と６から明らかなように、
差電圧ＶE によりＩＧＢＴ１のゲート・エミッタ間静電
容量Ｃ1 は放電を遅くされ、静電容量Ｃ1 は放電が速く
なる。ＩＧＢＴは、ゲート・エミッタ間静電容量の放電
速度とターンオフ速度とが比例するから、電流が大きい
ＩＧＢＴ１はターンオフ時の速度が減少する方向に作用
し、電流が小さいＩＧＢＴ２のターンオフ時の速度は増
加する方向に作用することになる。即ち、この作用は並
列接続しているＩＧＢＴがターンオフする際の電流の不
平衡を助長させることになる。更に、この差電圧ＶE は
ゲート・エミッタ間静電容量を充電する方向にも作用す
るので、当該ＩＧＢＴを誤オンさせるなどの誤動作の原
因にもなる。
差電圧ＶE によりＩＧＢＴ１のゲート・エミッタ間静電
容量Ｃ1 は放電を遅くされ、静電容量Ｃ1 は放電が速く
なる。ＩＧＢＴは、ゲート・エミッタ間静電容量の放電
速度とターンオフ速度とが比例するから、電流が大きい
ＩＧＢＴ１はターンオフ時の速度が減少する方向に作用
し、電流が小さいＩＧＢＴ２のターンオフ時の速度は増
加する方向に作用することになる。即ち、この作用は並
列接続しているＩＧＢＴがターンオフする際の電流の不
平衡を助長させることになる。更に、この差電圧ＶE は
ゲート・エミッタ間静電容量を充電する方向にも作用す
るので、当該ＩＧＢＴを誤オンさせるなどの誤動作の原
因にもなる。
【００１７】図６は図４の従来例回路で半導体スイッチ
素子がターンオフする際の各素子の電流の変化を示した
グラフであって、横軸は時間を表し、縦軸はコレクタ電
流を表している。このグラフでＩＧＢＴ１のコレクタ電
流ＩC1とＩＧＢＴ２のコレクタ電流ＩC2とはいずれも実
線で示されていて、差電圧ＶE により最終的には電流不
平衡分がＺで示される量まで拡大している。
素子がターンオフする際の各素子の電流の変化を示した
グラフであって、横軸は時間を表し、縦軸はコレクタ電
流を表している。このグラフでＩＧＢＴ１のコレクタ電
流ＩC1とＩＧＢＴ２のコレクタ電流ＩC2とはいずれも実
線で示されていて、差電圧ＶE により最終的には電流不
平衡分がＺで示される量まで拡大している。
【００１８】ＩＧＢＴがターンオンする際は、前述の場
合と電流方向と電圧方向が逆になるだけであるから、同
様な動作となり、同じような不具合を生じる。
合と電流方向と電圧方向が逆になるだけであるから、同
様な動作となり、同じような不具合を生じる。
【００１９】
【発明が解決しようとする課題】前述したように、複数
の半導体スイッチ素子を従来通りに並列接続すると、補
助エミッタ端子と主エミッタ端子との間の配線インダク
タンスに発生する起電力に差を生じることになり、この
差電圧のために当該半導体スイッチ素子が動作するとき
の電流不平衡が増幅されてしまうことになる。そこでこ
のような不具合が発生するのを回避するためには、各半
導体スイッチ素子のスイッチング速度が揃うように選別
して組合せなければならないので、選別と組合せに手間
がかかるので、装置が高価になる不具合がある。
の半導体スイッチ素子を従来通りに並列接続すると、補
助エミッタ端子と主エミッタ端子との間の配線インダク
タンスに発生する起電力に差を生じることになり、この
差電圧のために当該半導体スイッチ素子が動作するとき
の電流不平衡が増幅されてしまうことになる。そこでこ
のような不具合が発生するのを回避するためには、各半
導体スイッチ素子のスイッチング速度が揃うように選別
して組合せなければならないので、選別と組合せに手間
がかかるので、装置が高価になる不具合がある。
【００２０】各素子の分担電流を平衡させるために、素
子に分担用リアクトルを直列接続する方法もあるが、ス
イッチング時の分担電流を平衡させるにはスナバ回路の
内側に分担用リアクトルを接続しなければならないの
で、スイッチング時の跳ね上がり電圧が大きくなってし
まう不都合を生じるし、素子の耐圧に比べて使用電圧を
低く抑えなければならないから、素子の直列接続数が増
加して装置を大形化させてしまう不具合も生じる。更に
高耐圧の素子は一般に飽和電圧が大きく、スイッチング
特性も劣るので素子の発生損失が増大し、装置の変換効
率が低下する不具合も生じる。
子に分担用リアクトルを直列接続する方法もあるが、ス
イッチング時の分担電流を平衡させるにはスナバ回路の
内側に分担用リアクトルを接続しなければならないの
で、スイッチング時の跳ね上がり電圧が大きくなってし
まう不都合を生じるし、素子の耐圧に比べて使用電圧を
低く抑えなければならないから、素子の直列接続数が増
加して装置を大形化させてしまう不具合も生じる。更に
高耐圧の素子は一般に飽和電圧が大きく、スイッチング
特性も劣るので素子の発生損失が増大し、装置の変換効
率が低下する不具合も生じる。
【００２１】そこでこの発明の目的は、複数の半導体ス
イッチ素子を並列接続する際に、各素子のスイッチング
速度を揃える選別作業や各素子にリアクトルを直列接続
することをせずに、スイッチング時の分担電流を平衡さ
せることにある。
イッチ素子を並列接続する際に、各素子のスイッチング
速度を揃える選別作業や各素子にリアクトルを直列接続
することをせずに、スイッチング時の分担電流を平衡さ
せることにある。
【００２２】
【課題を解決するための手段】前記の目的を達成するた
めにこの発明の半導体スイッチ素子の並列接続回路は、
複数の半導体スイッチ素子と、これら各半導体スイッチ
素子に共通の駆動回路とを備え、前記各半導体スイッチ
素子を相互に並列接続し、前記駆動回路と半導体スイッ
チ素子の制御弁とを接続して当該半導体スイッチ素子動
作用の駆動電流を往復させる制御電線を各半導体スイッ
チ素子ごとに別個に設けている半導体スイッチ素子の並
列接続回路において、前記駆動回路と半導体スイッチ素
子の制御弁とを接続する前記制御電線のそれぞれには、
別個のコモンモードコイルを挿入するものとする。
めにこの発明の半導体スイッチ素子の並列接続回路は、
複数の半導体スイッチ素子と、これら各半導体スイッチ
素子に共通の駆動回路とを備え、前記各半導体スイッチ
素子を相互に並列接続し、前記駆動回路と半導体スイッ
チ素子の制御弁とを接続して当該半導体スイッチ素子動
作用の駆動電流を往復させる制御電線を各半導体スイッ
チ素子ごとに別個に設けている半導体スイッチ素子の並
列接続回路において、前記駆動回路と半導体スイッチ素
子の制御弁とを接続する前記制御電線のそれぞれには、
別個のコモンモードコイルを挿入するものとする。
【００２３】又は、中央部に貫通穴を有する鉄心を備
え、前記駆動回路と半導体スイッチ素子の制御弁とを接
続する前記制御電線のそれぞれを、別個の前記鉄心の貫
通穴を通過させるものとする。
え、前記駆動回路と半導体スイッチ素子の制御弁とを接
続する前記制御電線のそれぞれを、別個の前記鉄心の貫
通穴を通過させるものとする。
【００２４】
【作用】複数の半導体スイッチ素子を並列接続して共通
のゲート駆動回路から動作信号を与えて同時にスイッチ
ング動作をさせる際に、各素子の主エミッタ端子と補助
エミッタ端子との間の配線インダクタンスに発生する起
電力の差電圧が、ゲート駆動回路端子と補助エミッタ端
子とを接続する回路に印加されるのであるが、本発明で
はゲート駆動回路と各半導体スイッチ素子の制御弁とを
接続する制御電線に別個のコモンモードコイル又は鉄心
を挿入しているので、前記の補助エミッタ端子回路に差
電圧が印加されると、ゲート駆動回路とゲート端子とを
接続する回路にも同等の電圧がコモンモードコイルを介
して発生する。
のゲート駆動回路から動作信号を与えて同時にスイッチ
ング動作をさせる際に、各素子の主エミッタ端子と補助
エミッタ端子との間の配線インダクタンスに発生する起
電力の差電圧が、ゲート駆動回路端子と補助エミッタ端
子とを接続する回路に印加されるのであるが、本発明で
はゲート駆動回路と各半導体スイッチ素子の制御弁とを
接続する制御電線に別個のコモンモードコイル又は鉄心
を挿入しているので、前記の補助エミッタ端子回路に差
電圧が印加されると、ゲート駆動回路とゲート端子とを
接続する回路にも同等の電圧がコモンモードコイルを介
して発生する。
【００２５】ところが、ゲート・エミッタ間静電容量が
放電する経路では、エミッタ側の電圧とゲート側の電圧
とが逆極性で加わるために相殺される。従ってスイッチ
ング時に補助エミッタ端子と主エミッタ端子との間の配
線インダクタンスに発生する起電力の差電圧によって各
素子の電流不平衡を増加させる現象を回避することがで
きる。
放電する経路では、エミッタ側の電圧とゲート側の電圧
とが逆極性で加わるために相殺される。従ってスイッチ
ング時に補助エミッタ端子と主エミッタ端子との間の配
線インダクタンスに発生する起電力の差電圧によって各
素子の電流不平衡を増加させる現象を回避することがで
きる。
【００２６】
【実施例】図１は本発明の第１実施例を表した回路図で
あるが、この第１実施例回路は、ゲート駆動回路端子Ｇ
０とＩＧＢＴ１のゲート端子Ｇ１とを接続する回路と、
ゲート駆動回路端子Ｅ０とＩＧＢＴ１の補助エミッタ端
子ＥＸとを接続する回路とにコモンモードコイル１０を
挿入していることと、ゲート駆動回路端子Ｇ０とＩＧＢ
Ｔ２のゲート端子Ｇ２とを接続する回路と、ゲート駆動
回路端子Ｅ０とＩＧＢＴ２の補助エミッタ端子ＥＹとを
接続する回路とにコモンモードコイル２０を挿入してい
るところが前述した図４の従来例回路とは異なっている
が、それ以外は全て同じである。
あるが、この第１実施例回路は、ゲート駆動回路端子Ｇ
０とＩＧＢＴ１のゲート端子Ｇ１とを接続する回路と、
ゲート駆動回路端子Ｅ０とＩＧＢＴ１の補助エミッタ端
子ＥＸとを接続する回路とにコモンモードコイル１０を
挿入していることと、ゲート駆動回路端子Ｇ０とＩＧＢ
Ｔ２のゲート端子Ｇ２とを接続する回路と、ゲート駆動
回路端子Ｅ０とＩＧＢＴ２の補助エミッタ端子ＥＹとを
接続する回路とにコモンモードコイル２０を挿入してい
るところが前述した図４の従来例回路とは異なっている
が、それ以外は全て同じである。
【００２７】図２は図１の第１実施例回路と等価な回路
を示した等価回路図であり、この等価回路に図示してい
るゲート・エミッタ間静電容量Ｃ1 及びＣ2 と、配線イ
ンダクタンスＬX1，ＬY2，ＬN ，Ｌ0X，Ｌ0Y，Ｌ01，及
びＬ02と、電圧ＶX1，ＶY2と、コレクタ電流ＩC1，ＩC2
とは、図５で既述の従来例回路の等価回路の場合と同じ
であるから、これらの説明は省略する。
を示した等価回路図であり、この等価回路に図示してい
るゲート・エミッタ間静電容量Ｃ1 及びＣ2 と、配線イ
ンダクタンスＬX1，ＬY2，ＬN ，Ｌ0X，Ｌ0Y，Ｌ01，及
びＬ02と、電圧ＶX1，ＶY2と、コレクタ電流ＩC1，ＩC2
とは、図５で既述の従来例回路の等価回路の場合と同じ
であるから、これらの説明は省略する。
【００２８】図２の等価回路でもＩＧＢＴ１のほうがＩ
ＧＢＴ２よりもターンオフ時の電流が大きく且つ電流減
少率が大であるとすると、前述した数式１，２，３の関
係が成立する。ここでコモンモードコイル１０と２０の
励磁インダクタンスは、配線インダクタンスＬ0X，
Ｌ0Y，或いはＬN に比べて非常に大きいので、数式３に
記載の差電圧ＶE は数式７に示すように、コモンモード
コイル１０とコモンモードコイル２０とに均等に印加さ
れることになる。ここでＶ11はコモンモードコイル１０
の補助エミッタ端子ＥＸ側の電圧、Ｖ21は補助エミッタ
端子ＥＹ側の電圧である。
ＧＢＴ２よりもターンオフ時の電流が大きく且つ電流減
少率が大であるとすると、前述した数式１，２，３の関
係が成立する。ここでコモンモードコイル１０と２０の
励磁インダクタンスは、配線インダクタンスＬ0X，
Ｌ0Y，或いはＬN に比べて非常に大きいので、数式３に
記載の差電圧ＶE は数式７に示すように、コモンモード
コイル１０とコモンモードコイル２０とに均等に印加さ
れることになる。ここでＶ11はコモンモードコイル１０
の補助エミッタ端子ＥＸ側の電圧、Ｖ21は補助エミッタ
端子ＥＹ側の電圧である。
【００２９】
【数７】
【００３０】このときコモンモードコイル１０のゲート
端子Ｇ１側にもこれと同じ電圧Ｖ12が現れるし、コモン
モードコイル２０のゲート端子Ｇ２側にも電圧Ｖ22が現
れる。ＩＧＢＴ１のゲート・エミッタ間静電容量Ｃ1 の
放電経路の電圧ＶC1は下記の数式８で表され、ＩＧＢＴ
２のゲート・エミッタ間静電容量Ｃ2 の放電経路の電圧
ＶC2は下記の数式９で表される。
端子Ｇ１側にもこれと同じ電圧Ｖ12が現れるし、コモン
モードコイル２０のゲート端子Ｇ２側にも電圧Ｖ22が現
れる。ＩＧＢＴ１のゲート・エミッタ間静電容量Ｃ1 の
放電経路の電圧ＶC1は下記の数式８で表され、ＩＧＢＴ
２のゲート・エミッタ間静電容量Ｃ2 の放電経路の電圧
ＶC2は下記の数式９で表される。
【００３１】
【数８】
【００３２】
【数９】
【００３３】この関係から明らかなように、ゲート・エ
ミッタ間静電容量を放電する速度を不平衡にしていた電
圧ＶE ／２が、コモンモードコイルの補助エミッタ端子
側とゲート端子側とで相殺されていることがわかる。従
ってコモンモードコイルを挿入することにより、ターン
オフ時の電流不平衡を増加させる現象を回避することが
できる。又、この差電圧はゲート・エミッタ間静電容量
を充電する方向に作用するので、従来は誤オンの恐れも
あったが、その充電電圧もなくなり、誤動作を解消でき
る。
ミッタ間静電容量を放電する速度を不平衡にしていた電
圧ＶE ／２が、コモンモードコイルの補助エミッタ端子
側とゲート端子側とで相殺されていることがわかる。従
ってコモンモードコイルを挿入することにより、ターン
オフ時の電流不平衡を増加させる現象を回避することが
できる。又、この差電圧はゲート・エミッタ間静電容量
を充電する方向に作用するので、従来は誤オンの恐れも
あったが、その充電電圧もなくなり、誤動作を解消でき
る。
【００３４】前述した図６のグラフで図示している点線
は、コモンモードコイルを挿入した場合の効果を示して
おり、ＩＧＢＴ１のコレクタ電流ＩC1とＩＧＢＴ２のコ
レクタ電流ＩC2との不平衡が解消されていることを表し
ている。ターンオン時も電流と電圧の方向が反転するだ
けで、その動作は同じである。図３は本発明の第２実施
例を表した回路図であるが、この第２実施例回路は、前
述した第１実施例におけるコモンモードコイル１０とコ
モンモードコイル２０の代わりに、中央に貫通穴を有す
る鉄心３０と鉄心４０とを設置する。ゲート駆動回路端
子Ｇ０とＩＧＢＴ１のゲート端子Ｇ１とを接続する電線
と、ゲート駆動回路端子Ｅ０とＩＧＢＴ１の補助エミッ
タ端子ＥＸとを接続する電線とを一括して鉄心３０の貫
通穴を通過させ、ゲート駆動回路端子Ｇ０とＩＧＢＴ２
のゲート端子Ｇ２とを接続する電線と、ゲート駆動回路
端子Ｅ０とＩＧＢＴ２の補助エミッタ端子ＥＹとを接続
する電線とを一括して鉄心４０の貫通穴を通過させる。
このような構成により、鉄心３０及び鉄心４０は前述し
たコモンモードコイル１０及びコモンモードコイル２０
と同じ効果を得ることができる。
は、コモンモードコイルを挿入した場合の効果を示して
おり、ＩＧＢＴ１のコレクタ電流ＩC1とＩＧＢＴ２のコ
レクタ電流ＩC2との不平衡が解消されていることを表し
ている。ターンオン時も電流と電圧の方向が反転するだ
けで、その動作は同じである。図３は本発明の第２実施
例を表した回路図であるが、この第２実施例回路は、前
述した第１実施例におけるコモンモードコイル１０とコ
モンモードコイル２０の代わりに、中央に貫通穴を有す
る鉄心３０と鉄心４０とを設置する。ゲート駆動回路端
子Ｇ０とＩＧＢＴ１のゲート端子Ｇ１とを接続する電線
と、ゲート駆動回路端子Ｅ０とＩＧＢＴ１の補助エミッ
タ端子ＥＸとを接続する電線とを一括して鉄心３０の貫
通穴を通過させ、ゲート駆動回路端子Ｇ０とＩＧＢＴ２
のゲート端子Ｇ２とを接続する電線と、ゲート駆動回路
端子Ｅ０とＩＧＢＴ２の補助エミッタ端子ＥＹとを接続
する電線とを一括して鉄心４０の貫通穴を通過させる。
このような構成により、鉄心３０及び鉄心４０は前述し
たコモンモードコイル１０及びコモンモードコイル２０
と同じ効果を得ることができる。
【００３５】
【発明の効果】この発明によれば、複数の半導体スイッ
チ素子を並列接続して同時にオン・オフ動作させる際
に、各半導体スイッチ素子のスイッチング速度を揃える
選別を厳格に実施しなくても、或いは電流分担用リアク
トルを各半導体スイッチ素子に直列接続しなくても、ス
イッチング時の電流不平衡を回避することができる。従
って、下記に記載の各種の効果が得られる。 ａ）半導体スイッチ素子の選別条件を緩和できるので、
素子の価格が低下し、装置を安価に構成できる。 ｂ）電流分担用リアクトルを素子に直列接続する場合よ
りも低耐圧の素子を使用することができる。低耐圧の素
子は一般に高耐圧の素子よりも飽和電圧が低く、スイッ
チング特性が良好であるから発生損失が低減できるし、
装置の変換効率を向上できる。 ｃ）コモンモードコイルや鉄心は、半導体スイッチ素子
がスイッチング動作する際に発生する急激な電位変動に
より流れるノイズ電流を減少させる働きがあるので、制
御回路の誤動作を防止し、装置の信頼性向上に寄与す
る。
チ素子を並列接続して同時にオン・オフ動作させる際
に、各半導体スイッチ素子のスイッチング速度を揃える
選別を厳格に実施しなくても、或いは電流分担用リアク
トルを各半導体スイッチ素子に直列接続しなくても、ス
イッチング時の電流不平衡を回避することができる。従
って、下記に記載の各種の効果が得られる。 ａ）半導体スイッチ素子の選別条件を緩和できるので、
素子の価格が低下し、装置を安価に構成できる。 ｂ）電流分担用リアクトルを素子に直列接続する場合よ
りも低耐圧の素子を使用することができる。低耐圧の素
子は一般に高耐圧の素子よりも飽和電圧が低く、スイッ
チング特性が良好であるから発生損失が低減できるし、
装置の変換効率を向上できる。 ｃ）コモンモードコイルや鉄心は、半導体スイッチ素子
がスイッチング動作する際に発生する急激な電位変動に
より流れるノイズ電流を減少させる働きがあるので、制
御回路の誤動作を防止し、装置の信頼性向上に寄与す
る。
【図１】本発明の第１実施例を表した回路図
【図２】図１の第１実施例回路と等価な回路を示した等
価回路図
価回路図
【図３】本発明の第２実施例を表した回路図
【図４】高速で動作する半導体スイッチ素子を並列接続
して同時に動作させる従来例を示した回路図
して同時に動作させる従来例を示した回路図
【図５】図４の従来例回路と等価な回路を示した等価回
路図
路図
【図６】図４の従来例回路で半導体スイッチ素子がター
ンオフする際の各素子の電流の変化を示したグラフ
ンオフする際の各素子の電流の変化を示したグラフ
１，２ ＩＧＢＴ ３ スナバ回路 ４ ゲート駆動回路 ５，６ ゲート抵抗 １０，２０ コモンモードコイル ３０，４０ 鉄心 ＩC1 ＩＧＢＴ１のコレクタ電流 ＩC2 ＩＧＢＴ２のコレクタ電流 Ｌ01 ＩＧＢＴ１のゲート端子側回路の配線インダ
クタンス Ｌ02 ＩＧＢＴ２のゲート端子側回路の配線インダ
クタンス Ｌ0X ＩＧＢＴ１の補助エミッタ端子側回路の配線
インダクタンス Ｌ0Y ＩＧＢＴ２の補助エミッタ端子側回路の配線
インダクタンス ＬN 主エミッタ端子同士接続回路の配線インダク
タンス ＬX1 ＩＧＢＴ１の主と補助エミッタの間の配線イ
ンダクタンス ＬY2 ＩＧＢＴ２の主と補助エミッタの間の配線イ
ンダクタンス
クタンス Ｌ02 ＩＧＢＴ２のゲート端子側回路の配線インダ
クタンス Ｌ0X ＩＧＢＴ１の補助エミッタ端子側回路の配線
インダクタンス Ｌ0Y ＩＧＢＴ２の補助エミッタ端子側回路の配線
インダクタンス ＬN 主エミッタ端子同士接続回路の配線インダク
タンス ＬX1 ＩＧＢＴ１の主と補助エミッタの間の配線イ
ンダクタンス ＬY2 ＩＧＢＴ２の主と補助エミッタの間の配線イ
ンダクタンス
Claims (2)
- 【請求項１】複数の半導体スイッチ素子と、これら各半
導体スイッチ素子に共通の駆動回路とを備え、前記各半
導体スイッチ素子を相互に並列接続し、前記駆動回路と
半導体スイッチ素子の制御弁とを接続して当該半導体ス
イッチ素子動作用の駆動電流を往復させる制御電線を各
半導体スイッチ素子ごとに別個に設けている半導体スイ
ッチ素子の並列接続回路において、 前記駆動回路と半導体スイッチ素子の制御弁とを接続す
る前記制御電線のそれぞれには、別個のコモンモードコ
イルを挿入することを特徴とする半導体スイッチ素子の
並列接続回路。 - 【請求項２】複数の半導体スイッチ素子と、これら各半
導体スイッチ素子に共通の駆動回路とを備え、前記各半
導体スイッチ素子を相互に並列接続し、前記駆動回路と
半導体スイッチ素子の制御弁とを接続して当該半導体ス
イッチ素子動作用の駆動電流を往復させる制御電線を各
半導体スイッチ素子ごとに別個に設けている半導体スイ
ッチ素子の並列接続回路において、 中央部に貫通穴を有する鉄心を備え、前記駆動回路と半
導体スイッチ素子の制御弁とを接続する前記制御電線の
それぞれを、別個の前記鉄心の貫通穴を通過させること
を特徴とする半導体スイッチ素子の並列接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6151394A JPH0819246A (ja) | 1994-07-04 | 1994-07-04 | 半導体スイッチ素子の並列接続回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6151394A JPH0819246A (ja) | 1994-07-04 | 1994-07-04 | 半導体スイッチ素子の並列接続回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0819246A true JPH0819246A (ja) | 1996-01-19 |
Family
ID=15517631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6151394A Pending JPH0819246A (ja) | 1994-07-04 | 1994-07-04 | 半導体スイッチ素子の並列接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0819246A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09261948A (ja) * | 1996-03-26 | 1997-10-03 | Fuji Electric Co Ltd | 電力変換装置 |
| US6208041B1 (en) | 1998-09-11 | 2001-03-27 | Mitsubishi Denki Kabushiki Kaisha | Drive control device, module and combined module |
| JP2006529066A (ja) * | 2003-05-19 | 2006-12-28 | アーベーベー・テヒノロギー・アーゲー | 電子回路 |
| JP2008178261A (ja) * | 2007-01-22 | 2008-07-31 | Meidensha Corp | 電力変換装置 |
| JP2014027831A (ja) * | 2012-07-30 | 2014-02-06 | Fanuc Ltd | スイッチング素子が並列接続されて並列駆動される電力変換装置 |
| JP2015029397A (ja) * | 2013-07-31 | 2015-02-12 | 富士電機株式会社 | 半導体電力変換装置 |
| JP2015149828A (ja) * | 2014-02-06 | 2015-08-20 | 富士電機株式会社 | 半導体スイッチ素子並列接続回路の駆動回路 |
| JPWO2016189585A1 (ja) * | 2015-05-22 | 2018-04-05 | 日産自動車株式会社 | 電力変換装置 |
| CN109510443A (zh) * | 2017-09-15 | 2019-03-22 | 丰田自动车株式会社 | 开关电路 |
| JP2019110619A (ja) * | 2017-12-15 | 2019-07-04 | トヨタ自動車株式会社 | スイッチング回路 |
| JP2021005925A (ja) * | 2019-06-25 | 2021-01-14 | 株式会社デンソー | 並列スイッチング回路 |
-
1994
- 1994-07-04 JP JP6151394A patent/JPH0819246A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09261948A (ja) * | 1996-03-26 | 1997-10-03 | Fuji Electric Co Ltd | 電力変換装置 |
| US6208041B1 (en) | 1998-09-11 | 2001-03-27 | Mitsubishi Denki Kabushiki Kaisha | Drive control device, module and combined module |
| JP2006529066A (ja) * | 2003-05-19 | 2006-12-28 | アーベーベー・テヒノロギー・アーゲー | 電子回路 |
| JP2008178261A (ja) * | 2007-01-22 | 2008-07-31 | Meidensha Corp | 電力変換装置 |
| JP2014027831A (ja) * | 2012-07-30 | 2014-02-06 | Fanuc Ltd | スイッチング素子が並列接続されて並列駆動される電力変換装置 |
| JP2015029397A (ja) * | 2013-07-31 | 2015-02-12 | 富士電機株式会社 | 半導体電力変換装置 |
| JP2015149828A (ja) * | 2014-02-06 | 2015-08-20 | 富士電機株式会社 | 半導体スイッチ素子並列接続回路の駆動回路 |
| JPWO2016189585A1 (ja) * | 2015-05-22 | 2018-04-05 | 日産自動車株式会社 | 電力変換装置 |
| CN109510443A (zh) * | 2017-09-15 | 2019-03-22 | 丰田自动车株式会社 | 开关电路 |
| JP2019110619A (ja) * | 2017-12-15 | 2019-07-04 | トヨタ自動車株式会社 | スイッチング回路 |
| JP2021005925A (ja) * | 2019-06-25 | 2021-01-14 | 株式会社デンソー | 並列スイッチング回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0819246A (ja) | 半導体スイッチ素子の並列接続回路 | |
| JPS58112476A (ja) | マルチレベルインバ−タ | |
| US7696650B2 (en) | Driving circuit for switching elements | |
| JP4004460B2 (ja) | 半導体装置 | |
| JP3052792B2 (ja) | インバータ装置 | |
| JP2019009914A (ja) | 半導体装置、電力変換装置、駆動装置、車両、及び、昇降機 | |
| JP3696833B2 (ja) | 電力用半導体装置 | |
| JPH07336996A (ja) | 電圧駆動形電力用スイッチ素子のゲート駆動回路 | |
| JP2006529066A (ja) | 電子回路 | |
| JP4760256B2 (ja) | 複数個直列接続される電圧駆動型半導体素子の電圧分担のばらつき低減方法 | |
| JPH1023744A (ja) | 電力変換器及びその制御装置 | |
| JPH08213890A (ja) | 電圧駆動形トランジスタの駆動回路 | |
| JPS62268356A (ja) | スイッチ式電圧変換器 | |
| JP4455090B2 (ja) | コンデンサの放電回路 | |
| JPH0767320A (ja) | 電力素子の駆動回路 | |
| JP4631409B2 (ja) | 半導体スイッチ回路 | |
| JP4639687B2 (ja) | 電圧駆動型半導体素子の電圧ばらつき抑制方式 | |
| JP3778351B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JPH1042548A (ja) | 半導体電力変換装置 | |
| JP2005167535A (ja) | 半導体スイッチング回路 | |
| JPH0793562B2 (ja) | 出力バッファ回路 | |
| JP3277524B2 (ja) | 半導体スイッチ回路及びインバータ装置 | |
| JPH07177727A (ja) | 電圧駆動型スイッチング素子のゲート駆動回路および電圧駆動型スイッチング素子のゲート駆動方法 | |
| JP3375255B2 (ja) | インバータ回路 | |
| US20190089349A1 (en) | Switching circuit |