JPH08186563A - タイミング抽出回路及びタイミング抽出方法 - Google Patents

タイミング抽出回路及びタイミング抽出方法

Info

Publication number
JPH08186563A
JPH08186563A JP6337081A JP33708194A JPH08186563A JP H08186563 A JPH08186563 A JP H08186563A JP 6337081 A JP6337081 A JP 6337081A JP 33708194 A JP33708194 A JP 33708194A JP H08186563 A JPH08186563 A JP H08186563A
Authority
JP
Japan
Prior art keywords
signal
isolated pulse
timing
edge
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6337081A
Other languages
English (en)
Other versions
JP3274576B2 (ja
Inventor
Yoshimasa Shirasaki
良昌 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP33708194A priority Critical patent/JP3274576B2/ja
Publication of JPH08186563A publication Critical patent/JPH08186563A/ja
Application granted granted Critical
Publication of JP3274576B2 publication Critical patent/JP3274576B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】ディジタル加入者線伝送方式の受信信号をサン
プルするサンプリングタイミングの抽出を高精度に実行
しうるタイミング抽出回路を提供すること。 【構成】受信信号の波形の等化信号を出力する線路等化
回路11と、等化信号をタイミング信号でサンプルしA
D変換してサンプリングデータを出力するAD変換回路
12と、サンプリングデータから孤立パルスを検出して
孤立パルス検出信号を出力する孤立パルス検出回路16
と、サンプリングデータと孤立パルス検出信号とから孤
立パルス信号のエッジを検出してエッジレベル信号を出
力するエッジ検出回路15と、エッジレベルをしきい値
と比較し結果のタイミング制御信号を出力するタイミン
グ制御回路14と、タイミング制御信号に応じて周波数
を変更したタイミング信号を出力するタイミング発生回
路13とからなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ディジタル加入者線伝
送において、受信信号をサンプリングする際タイミング
を高精度に抽出するためのタイミング抽出回路に関す
る。
【0002】
【従来の技術】従来、タイミング抽出回路としては図3
に示すようなものがあった。図3は従来のタイミング抽
出回路の構成を示すブロック図である。図3において、
31は受信信号を波形等化して等化信号を出力する線路
等化回路、32は等化信号を受信してタイミング発生回
路から出力されたタイミング信号によりサンプリングし
ディジタル信号にAD変換してサンプリングデータとし
て出力するAD変換回路である。
【0003】また、36はサンプリングデータを受信し
て判定しサンプリングデータから孤立パルスを検出して
孤立パルス検出信号を出力する孤立パルス検出回路であ
り、例えば、4ビット連続“0”の後、1ビットの
“1”を入力した場合、それを孤立パルスと判断して孤
立パルス検出信号を出力する。35はAD変換回路から
入力したサンプリングデータから受信信号のピークレベ
ル(ピーク値)を検出するピーク値検出回路であり、孤
立パルス検出信号をモニターし、孤立パルスを検出した
ときにそのパルスのピーク値を検出して、それを示すパ
ルスピーク値信号を出力する。
【0004】また、34はピーク値検出回路35からパ
ルスピーク値信号を受信してその信号の位相評価、すな
わち受信信号に対するタイミング信号の位相のずれ(進
みまたは遅れ)を検出して、そのタイミング信号の位相
のずれを補正するため、タイミング制御信号を出力する
タイミング制御回路であり、33はタイミング制御回路
から受信したタイミング制御信号の情報に従ってそこか
ら出力するタイミング信号の周波数を変更するタイミン
グ発生回路である。
【0005】次に、同じく図3を参照して、従来のタイ
ミング抽出回路の動作について説明する。線路等化回路
31に受信した受信信号は波形等化され、AD変換回路
32においてディジタル信号にAD変換され、サンプリ
ングデータとして出力される。サンプリングデータを受
信した孤立パルス検出回路36はそのサンプリングデー
タから孤立パルスを検出して孤立パルス検出信号を出力
する。ピーク値検出回路35はその孤立パルス検出信号
を受信したときに、同時に受信したサンプリングデータ
のピーク値を検出して、そのピーク値を示すパルスピー
ク値信号を出力する。
【0006】パルスピーク値信号を受信したタイミング
制御回路34は受信信号、すなわち、サンプリングデー
タのピーク値からそのサンプリングデータに対するタイ
ミング信号の位相のずれを検出し、その位相のずれを補
正するためのタイミング制御信号を出力する。その方法
としては、例えば、パルスピーク値信号が所望のパルス
ピーク値より離れているような場合には、タイミング信
号に対する前回のタイミング制御とは逆方向(進みか又
は遅れ)に制御を行なうようにする。タイミング発生回
路33は受信したタイミング制御信号の情報に従い、タ
イミング信号の周波数を変更して出力することにより受
信信号に対するタイミング信号の制御を行なう。
【0007】以上説明したように、従来のタイミング抽
出回路においても、孤立パルスのピーク値を所望の信号
レベルにするような方向にタイミング信号を制御するこ
とにより、受信信号に適合したタイミングを抽出するこ
とができる。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来のタイミング抽出回路においては、サンプリング周期
を短くしなければタイミング信号に対する安定した精度
の高いタイミング制御を行なうことはできない。又、タ
イミングのずれによるピーク値の変動は小さいためノイ
ズに弱く、信号パターンによるピーク値変動とか、ブリ
ッジタップ条件によるエコー信号(エコー信号のピーク
値が主信号より大きくなることがある)の影響を受けや
すいという問題があった。
【0009】従って、本発明は、上記の問題に鑑みてな
されたもので、ディジタル加入者線伝送方式において、
受信信号をサンプリングするサンプリングタイミングの
抽出を容易且つ高精度に実行しうるタイミング抽出回路
を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明によるタイミング
抽出回路は、上記の目的を達成するため、受信信号を波
形等化して等化信号を出力する線路等化回路と、等化信
号をタイミング信号でサンプリングしAD変換してサン
プリングデータを出力するAD変換回路と、サンプリン
グデータから孤立パルスを検出して該孤立パルスの検出
を示す孤立パルス検出信号を出力する孤立パルス検出回
路と、サンプリングデータと孤立パルス検出信号とから
孤立パルス信号のエッジを検出し該エッジのエッジレベ
ルを示すエッジレベル信号を出力するエッジ検出回路
と、エッジレベル信号を受信してエッジレベルをしきい
値と比較しその比較結果を含むタイミング制御信号を出
力するタイミング制御回路と、タイミング制御信号の比
較結果に対応して周波数を変更したタイミング信号を出
力するタイミング発生回路とからなることを特徴とする
ものである。
【0011】又、本発明によるタイミング抽出回路は、
上記の目的を達成するため、受信信号を波形等化して等
化信号を出力する線路等化回路と、等化信号をタイミン
グ信号でサンプリングしAD変換してサンプリングデー
タを出力するAD変換回路と、サンプリングデータから
孤立パルスを検出して該孤立パルスの検出を示す孤立パ
ルス検出信号を出力する孤立パルス検出回路と、サンプ
リングデータと孤立パルス検出信号とから孤立パルス信
号のエッジを検出し該エッジのエッジレベルを示すエッ
ジレベル信号を出力するエッジ検出回路と、孤立パルス
検出信号を受信したとき孤立パルスの傾斜を求め該傾斜
の評価結果を示すパルス波形評価信号を出力する孤立パ
ルス評価回路と、エッジレベル信号及びパルス波形評価
信号を受信して孤立パルスの傾斜の評価結果に従い変更
したしきい値とエッジレベル信号とを比較しその比較結
果を含むタイミング制御信号を出力する可変タイミング
制御回路と、タイミング制御信号の示す前記比較結果に
対応して周波数を変更したタイミング信号を出力するタ
イミング発生回路とからなることを特徴とするものであ
る。
【0012】又、本発明によるタイミング抽出方法は、
上記の目的を達成するため、受信信号を波形等化して等
化信号を出力し、等化信号をタイミング信号でサンプリ
ングしAD変換してサンプリングデータを出力し、サン
プリングデータから孤立パルスを検出して該孤立パルス
の検出を示す孤立パルス検出信号を出力し、サンプリン
グデータと孤立パルス検出信号とから孤立パルス信号の
エッジを検出して該エッジのエッジレベルを示すエッジ
レベル信号を出力し、エッジレベル信号を受信してエッ
ジレベルをしきい値と比較しその比較結果を含むタイミ
ング制御信号を出力し、タイミング制御信号の比較結果
に対応して周波数を変更したタイミング信号を出力する
各工程からなり、孤立パルスを検出したときにサンプリ
ングデータからそのエッジのエッジレベルを検出し、し
きい値と比較して、比較結果に従い、タイミング信号の
周波数を変更するようにしたことを特徴とするものであ
る。
【0013】又、本発明によるタイミング抽出方法は、
上記の目的を達成するため、受信信号を波形等化して等
化信号を出力し、等化信号をタイミング信号でサンプリ
ングしAD変換してサンプリングデータを出力し、サン
プリングデータから孤立パルスを検出して該孤立パルス
の検出を示す孤立パルス検出信号を出力し、サンプリン
グデータと孤立パルス検出信号とから孤立パルス信号の
エッジを検出して該エッジのエッジレベルを示すエッジ
レベル信号を出力し、孤立パルス検出信号を受信したと
き孤立パルスの傾斜を求め該傾斜の評価結果を示すパル
ス波形評価信号を出力し、エッジレベル信号及びパルス
波形評価信号を受信して孤立パルスの傾斜の評価結果に
従い変更したしきい値とエッジレベル信号とを比較しそ
の比較結果を含むタイミング制御信号を出力し、タイミ
ング制御信号の示す比較結果に対応して周波数を変更し
たタイミング信号を出力する各工程からなり、孤立パル
スを検出したときにサンプリングデータからそのエッジ
のエッジレベルと孤立パルスの傾斜とを求め、該孤立パ
ルスの傾斜に従いしきい値を変更し、エッジレベルと変
更したしきい値とを比較して、比較結果に従いタイミン
グ信号の周波数を変更するようにしたことを特徴とする
ものである。
【0014】
【作用】本発明によるタイミング抽出回路及びタイミン
グ抽出方法は、以上説明したように構成し、ディジタル
加入者線伝送方式において、受信信号を線路等化回路に
より波形等化し、その等化信号をAD変換回路によっ
て、タイミング発生回路から出力するタイミング信号で
サンプリングし、ディジタルのサンプリングデータを出
力し、孤立パルス検出回路において、AD変換回路から
出力したサンプリングデータから孤立パルスを検出し
て、エツジ検出回路に対し孤立パルス検出信号を出力
し、エッジ検出回路は孤立パルス信号とサンプリングデ
ータとにより孤立パルスの立ち上がりエッジを検出し、
検出したエッジレベルをエッジレベル信号としてタイミ
ング制御回路へ出力する。
【0015】タイミング制御回路はそのエッジレベル信
号のエッジレベルに対応するタイミング制御信号をタイ
ミング発生回路へ出力し、タイミング発生回路では、そ
こから出力するタイミング信号の周波数をタイミング制
御信号の内容に応じて制御するようにしたことにより、
高精度に受信信号と合致するサンプリングのタイミング
を抽出することができる。
【0016】又、孤立パルス評価回路と可変タイミング
制御回路とを設け、孤立パルス評価回路により検出した
受信波形の傾斜に対する評価結果に応じて可変タイミン
グ制御回路のエッジレベル評価条件を切り替えるように
することによって、より高精度なタイミング制御を行な
うことができる。
【0017】
【実施例】以下、添付図面、図1及び図2に基づき本発
明の実施例を詳細に説明する。図1は本発明の第1の実
施例におけるタイミング抽出回路の構成を示すブロック
図、図2は本発明の第2の実施例におけるタイミング抽
出回路の構成を示すブロック図である。
【0018】先ず、図1を参照して、第1の実施例にお
けるタイミング抽出回路の構成について説明する。図1
において、11は受信信号の波形を元形に戻す、いわゆ
る、波形等化して等化信号を出力する線路等化回路、1
2は線路等化回路11から等化信号を受信してタイミン
グ発生回路から出力されたタイミング信号によりサンプ
リングしディジタル信号にAD変換してサンプリングデ
ータとして出力するAD変換回路である。
【0019】また、16はサンプリングデータを受信し
て判定しサンプリングデータから孤立パルスを検出して
孤立パルス検出信号を出力する孤立パルス検出回路であ
り、例えば、上記従来例で説明したように、4ビット連
続“0”の後、1ビットの“1”を受信した場合、それ
を孤立パルスと判定して孤立パルス検出信号を出力す
る。15はAD変換回路12からサンプリングデータを
受信し、孤立パルス検出回路16から孤立パルス検出信
号を受信したときに、サンプリングデータから孤立パル
ス信号のエッジを観測して、そのエッジレベルを示すエ
ッジレベル信号を出力するエッジ検出回路である。
【0020】又、14はエッジ検出回路15からのエッ
ジレベル信号によるエッジレベルを評価して(後述する
ように、エッジレベルの電圧がしきい値VTHより高いか
低いかを比較する)、それに対応する値のタイミング制
御信号を出力するタイミング制御回路、13はタイミン
グ制御回路14からのタイミング制御信号の情報(エッ
ジレベル電圧がしきい値VTHより高いか低いかを示す)
に応答して、そこから出力するタイミング信号の周波数
を変更するようにしたタイミング発生回路である。
【0021】次に、上記同様、図1を参照して、第1の
実施例によるタイミング抽出回路の動作について説明す
る。先ず、線路等化回路11に受信した受信信号は波形
等化され、AD変換回路12においてディジタル信号に
AD変換されてサンプリングデータとして出力される。
孤立パルス検出回路16はサンプリングデータを受信し
てそのサンプリングデータから孤立パルスを検出して孤
立パルス検出信号を出力する。孤立パルスの検出方法し
ては、例えば、4ビット連続“0”の後、1ビットの
“1”を受信した場合、それを孤立パルスの検出と判定
して孤立パルス検出信号を出力するという方法がある。
【0022】エッジ検出回路15は、孤立パルス検出回
路16から孤立パルス検出信号を受信したときに、その
受信信号に対する数サンプル前のサンプリング時点にお
けるその波形部分をその波形のエッジと見做して、その
サンプリングデータをエッジレベル信号として出力す
る。タイミング制御回路14はエッジレベル信号を受信
してそのエッジレベルを下記図4と共に説明するように
評価し(エッジレベルをしきい値と比較する)、タイミ
ング発生回路13に対しタイミング信号の位相を進ませ
るか遅らせるかを示すタイミング制御信号を出力する。
【0023】図4はタイミング制御の原理を示す説明図
であり、図4の(a)は本発明の第1の実施例における
受信信号とサンプリングタイムとの関係を示す図であ
り、図4の(b)は本発明の第2の実施例における受信
信号とサンプリングタイムとの関係を示す図である。図
4の(a)及び(b)はタイミング信号がデータ速度
(T)の2倍(T/2)の場合の線路等化回路11の出
力波形とAD変換回路12のサンプリングタイミングと
を示す。
【0024】以下、図4の(a)を参照して説明する。
孤立パルス検出回路16がデータ速度において、サンプ
リングデータのレベルから判断してパルスの有無とその
パルスが孤立パルスか否かを判定する。そして、図4の
(a)に示す時間軸0の位置のサンプリングデータを孤
立パルスと判定して検出し、孤立パルス検出信号を出力
すると、エッジ検出回路15がその1サンプル前(時間
軸で−T/2)のサンプリングデータをエッジとみな
し、そのサンプリングデータをエッジレベル信号として
出力する。
【0025】タイミング制御回路14がエッジレベル信
号(時間−T/2におけるサンプリングデータ)を受信
して、それをしきい値レベルVTHと比較し、エッジレベ
ル信号がしきい値レベルVTHより大きい場合には、タイ
ミング信号が遅れているものとしてタイミング信号の位
相を受信信号に対し進ませる方向に制御し、逆に、小さ
い場合には、タイミング信号が進んでいるものとしてタ
イミング信号の位相を遅らせる方向に制御するようタイ
ミング制御信号をタイミング発生回路13に出力する。
【0026】このようにして、第1の実施例によれば、
パルスの立ち上がり波形を正しく観測することができる
孤立パルスを検出し、そのパルス立ち上がりエッジを信
号レベルで比較してタイミング制御を行なうようにして
いるため、サンプリング周期を短くすることができ(ボ
ーレートの2倍若しくはボーレートと同じサンプリング
周期)、又、簡単な回路で、高精度なタイミング抽出を
実現することができるという効果を有する。
【0027】次に、図2を参照して、第2の実施例にお
けるタイミング抽出回路の構成について説明する。図2
において、図1と同一符号を有するものは同一要素であ
るから再度の説明は省略する。第2の実施例において第
1の実施例と違う点は、その構成において、図1に示す
タイミング制御回路14の代わりに可変タイミング制御
回路24を設け、更に孤立パルス検出回路16からの孤
立パルス検出信号を基準にサンプリングデータを評価し
てパルス波形評価信号を出力する孤立パルス評価回路を
設けたことである。
【0028】次に、上記同様、図2を参照して、第2の
実施例によるタイミング抽出回路の動作について説明す
る。第2の実施例の動作においても、第1の実施例にお
けるものと同一の動作については、詳細な説明は省略す
る。先ず、孤立パルス評価回路27は孤立パルス検出回
路16から孤立パルス検出信号を受信すると、該受信に
応答してAD変換回路から出力されたサンプリングデー
タからその孤立パルスの立ち上がりレベルを評価する
(その方法は、例えば、本実施例では、孤立パルスの立
ち上がり傾斜を求めるようにしたものであるが、詳しく
は図4の(b)と共に後述する)。そして、評価の結果
を有するパルス波形評価信号を可変タイミング制御回路
24に対して出力する。
【0029】可変タイミング制御回路24においては、
下記に詳細に説明するように、パルス波形評価信号の内
容に従って、エッジ検出回路15からのエッジレベル信
号を評価する評価条件を切り替えるようにしてタイミン
グ制御を行なう。
【0030】以上説明した可変タイミング制御回路24
及び孤立パルス評価回路27の動作を、図4の(b)と
共に、更に詳細に説明する。例えば、伝送線路にブリッ
ジタップがある場合等では、図4の(b)に示すよう
に、波形のピークがずれてしまい、また、孤立パルスの
立ち上がり特性も変わってしまうことがある。そこで、
孤立パルス評価回路27は、孤立パルスの立ち上がり傾
斜を求める。それは、例えば、エッジレベルの高さを観
察して、高い場合は傾斜が緩やかと判断し,低い場合は
傾斜が急と判断する。
【0031】傾斜が緩やかな場合、それは、例えば、図
4の(b)に示すように、時間tだけ遅れたとして観測
されたことになり、可変タイミング制御回路24におい
てエッジレベル信号と比較するしきい値をVTHからVTH
2に上げるように指示する指示信号としてのパルス波形
評価信号を可変タイミング制御回路24に出力する。逆
に、傾斜が急な場合には、エッジレベル信号と比較する
しきい値をVTHから下げるように指示する指示信号とし
てのパルス波形評価信号を可変タイミング制御回路24
に出力する。
【0032】可変タイミング制御回路24は、孤立パル
ス評価回路27から入力したパルス波形評価信号の指示
に従い、エッジレベルを評価する評価条件を切り替え
る。それは、上記のように、しきい値を、例えば、VTH
からVTH2 に変更し、その変更したしきい値VTH2 とエ
ッジレベル信号のエッジレベルとを比較して、タイミン
グ発生回路13に対し、その比較の結果を含むタイミン
グ制御信号を出力する。その比較の結果、エッジレベル
信号がしきい値レベルVTH2 より大きいと判断された場
合には、タイミング発生回路13において、タイミング
信号が遅れているものとしてタイミング信号の位相を受
信信号に対し進ませる方向に制御し、逆に、小さい場合
には、タイミング信号が進んでいるものとしてタイミン
グ信号の位相を遅らせる方向に制御する。
【0033】第2の実施例では、このようにして、孤立
パルス波形の形状に応じて、可変タイミング制御回路2
4のエッジレベル評価条件を切り替えるようにしたこと
により、より高精度にタイミング抽出を行なうことがで
き、より多様な特性の伝送線路に対しても対応すること
ができる。
【0034】
【発明の効果】本発明によるタイミング抽出回路は、以
上説明したように構成し、特に、受信信号のエッジを検
出するエッジ検出回路を具備するようにしたことによ
り、孤立パルス信号の立ち上がりエッジに基づき位相評
価(進み遅れの判定)を行なうようにしたことにより、
より精度の高いサンプリングタイミングの位相制御が可
能となった。
【0035】又、孤立パルス評価回路を設けて、孤立パ
ルスの立ち上がり波形に応じ、位相評価条件を切り替え
るようにしたことにより、ブリッジタップを含むような
多様な特性の回線又は伝送路に対しても、高精度に位相
制御を行なうことが可能となった。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるタイミング抽出
回路の構成を示すブロック図
【図2】本発明の第2の実施例におけるタイミング抽出
回路の構成を示すブロック図
【図3】従来のタイミング抽出回路の構成を示すブロッ
ク図
【図4】本発明によるタイミング制御の原理を示す説明
図であり、(a)は本発明の第1の実施例における受信
信号とサンプリングタイムとの関係を示す図(b)は本
発明の第2の実施例における受信信号とサンプリングタ
イムとの関係を示す図
【符号の説明】
11 線路等化回路 12 AD変換回路 13 タイミング発生回路 14 タイミング制御回路 15 エッジ検出回路 16 孤立パルス検出回路 24 可変タイミング制御回路 27 孤立パルス評価回路 31 線路等化回路 32 AD変換回路 33 タイミング発生回路 34 タイミング制御回路 35 ピーク値検出回路 36 孤立パルス検出回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】受信信号を波形等化して等化信号を出力す
    る線路等化回路と、前記等化信号をタイミング信号でサ
    ンプリングしAD変換してサンプリングデータを出力す
    るAD変換回路と、前記サンプリングデータから孤立パ
    ルスを検出して該孤立パルスの検出を示す孤立パルス検
    出信号を出力する孤立パルス検出回路と、前記サンプリ
    ングデータと孤立パルス検出信号とから孤立パルス信号
    のエッジを検出し該エッジのエッジレベルを示すエッジ
    レベル信号を出力するエッジ検出回路と、前記エッジレ
    ベル信号を受信してエッジレベルをしきい値と比較しそ
    の比較結果を含むタイミング制御信号を出力するタイミ
    ング制御回路と、タイミング制御信号の前記比較結果に
    対応して周波数を変更したタイミング信号を出力するタ
    イミング発生回路とからなることを特徴とするタイミン
    グ抽出回路。
  2. 【請求項2】受信信号を波形等化して等化信号を出力す
    る線路等化回路と、前記等化信号をタイミング信号でサ
    ンプリングしAD変換してサンプリングデータを出力す
    るAD変換回路と、前記サンプリングデータから孤立パ
    ルスを検出して該孤立パルスの検出を示す孤立パルス検
    出信号を出力する孤立パルス検出回路と、前記サンプリ
    ングデータと孤立パルス検出信号とから孤立パルス信号
    のエッジを検出し該エッジのエッジレベルを示すエッジ
    レベル信号を出力するエッジ検出回路と、孤立パルス検
    出信号を受信したとき孤立パルスの傾斜を求め該傾斜の
    評価結果を示すパルス波形評価信号を出力する孤立パル
    ス評価回路と、前記エッジレベル信号及びパルス波形評
    価信号を受信して前記孤立パルスの傾斜の評価結果に従
    い変更したしきい値と前記エッジレベル信号とを比較し
    その比較結果を含むタイミング制御信号を出力する可変
    タイミング制御回路と、タイミング制御信号の示す前記
    比較結果に対応して周波数を変更したタイミング信号を
    出力するタイミング発生回路とからなることを特徴とす
    るタイミング抽出回路。
  3. 【請求項3】受信信号を波形等化して等化信号を出力
    し、前記等化信号をタイミング信号でサンプリングしA
    D変換してサンプリングデータを出力し、前記サンプリ
    ングデータから孤立パルスを検出して該孤立パルスの検
    出を示す孤立パルス検出信号を出力し、前記サンプリン
    グデータと孤立パルス検出信号とから孤立パルス信号の
    エッジを検出して該エッジのエッジレベルを示すエッジ
    レベル信号を出力し、前記エッジレベル信号を受信して
    エッジレベルをしきい値と比較しその比較結果を含むタ
    イミング制御信号を出力し、タイミング制御信号の前記
    比較結果に対応して周波数を変更したタイミング信号を
    出力する各工程からなり、孤立パルスを検出したときに
    サンプリングデータからそのエッジのエッジレベルを検
    出し、しきい値と比較して、比較結果に従いタイミング
    信号の周波数を変更するようにしたことを特徴とするタ
    イミング抽出方法。
  4. 【請求項4】受信信号を波形等化して等化信号を出力
    し、前記等化信号をタイミング信号でサンプリングしA
    D変換してサンプリングデータを出力し、前記サンプリ
    ングデータから孤立パルスを検出して該孤立パルスの検
    出を示す孤立パルス検出信号を出力し、前記サンプリン
    グデータと孤立パルス検出信号とから孤立パルス信号の
    エッジを検出して該エッジのエッジレベルを示すエッジ
    レベル信号を出力し、孤立パルス検出信号を受信したと
    き孤立パルスの傾斜を求め該傾斜の評価結果を示すパル
    ス波形評価信号を出力し、前記エッジレベル信号及びパ
    ルス波形評価信号を受信して前記孤立パルスの傾斜の評
    価結果に従い変更したしきい値と前記エッジレベル信号
    とを比較しその比較結果を含むタイミング制御信号を出
    力し、タイミング制御信号の示す前記比較結果に対応し
    て周波数を変更したタイミング信号を出力する各工程か
    らなり、孤立パルスを検出したときにサンプリングデー
    タからそのエッジのエッジレベルと前記孤立パルスの傾
    斜とを求め、該孤立パルスの傾斜に従いしきい値を変更
    し、前記エッジレベルと変更したしきい値とを比較し
    て、比較結果に従いタイミング信号の周波数を変更する
    ようにしたことを特徴とするタイミング抽出方法。
JP33708194A 1994-12-27 1994-12-27 タイミング抽出回路及びタイミング抽出方法 Expired - Fee Related JP3274576B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33708194A JP3274576B2 (ja) 1994-12-27 1994-12-27 タイミング抽出回路及びタイミング抽出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33708194A JP3274576B2 (ja) 1994-12-27 1994-12-27 タイミング抽出回路及びタイミング抽出方法

Publications (2)

Publication Number Publication Date
JPH08186563A true JPH08186563A (ja) 1996-07-16
JP3274576B2 JP3274576B2 (ja) 2002-04-15

Family

ID=18305262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33708194A Expired - Fee Related JP3274576B2 (ja) 1994-12-27 1994-12-27 タイミング抽出回路及びタイミング抽出方法

Country Status (1)

Country Link
JP (1) JP3274576B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008123542A1 (ja) * 2007-03-29 2010-07-15 システムエルエスアイ株式会社 Pll回路および制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008123542A1 (ja) * 2007-03-29 2010-07-15 システムエルエスアイ株式会社 Pll回路および制御装置
JP4681667B2 (ja) * 2007-03-29 2011-05-11 システムエルエスアイ株式会社 Pll回路

Also Published As

Publication number Publication date
JP3274576B2 (ja) 2002-04-15

Similar Documents

Publication Publication Date Title
US7693243B2 (en) Method and circuit for timing recovery
KR100674953B1 (ko) 반도체 메모리의 등화 수신기
US20100272216A1 (en) Apparatus and methods for differential signal receiving
EP0877505B1 (en) Synchronous circuit controller for controlling data transmission between asynchronous circuits
JP3027238B2 (ja) パイプライン化された決定フィードバックデコーダ
TWI363510B (en) Data receiver and data retrieval method
US5455813A (en) Digital signal reproducing apparatus
US5991346A (en) Method for determining the best time to sample an information signal
US7194057B2 (en) System and method of oversampling high speed clock/data recovery
US7061281B2 (en) Methods and devices for obtaining sampling clocks
US7447511B2 (en) Method and device for equalizing mode selection
US6999394B2 (en) Optical disc playback apparatus
MXPA04009840A (es) Aparato y metodo para recuperacion de temporizacion de simbolos.
JP3274576B2 (ja) タイミング抽出回路及びタイミング抽出方法
US20020047729A1 (en) Voltage level detection circuit and voltage level detection method
JP4297763B2 (ja) データスライサ回路、集積回路およびデータ検出方法
US20050047539A1 (en) Data recovery algorithm using data position detection and serial data receiver adopting the same
JPS62292079A (ja) 自動波形等化器
JP3833094B2 (ja) 電圧レベル検知回路および電圧レベル検知方法
JP2860975B2 (ja) タイミング抽出回路
JPH06152667A (ja) クロック再生回路
JP2003218847A (ja) データ受信方式
JP2002084267A (ja) タイミング検出装置およびタイミング検出方法
GB2094104A (en) Measuring the eye height of a data-waveform
JPH0621936A (ja) 信号処理方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees