JPH08186024A - 積層インダクタ - Google Patents

積層インダクタ

Info

Publication number
JPH08186024A
JPH08186024A JP6326445A JP32644594A JPH08186024A JP H08186024 A JPH08186024 A JP H08186024A JP 6326445 A JP6326445 A JP 6326445A JP 32644594 A JP32644594 A JP 32644594A JP H08186024 A JPH08186024 A JP H08186024A
Authority
JP
Japan
Prior art keywords
conductor
coil
layers
pattern
coil pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6326445A
Other languages
English (en)
Inventor
Takanori Ikuta
貴紀 生田
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP6326445A priority Critical patent/JPH08186024A/ja
Publication of JPH08186024A publication Critical patent/JPH08186024A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coils Of Transformers For General Uses (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【目的】 本発明は、絶縁層の剥離を発生させること
なく、また、基板の平面面積を増加させることなく、導
体損失を極小化することができる積層インダクタを提供
する。 【構成】 本発明は、複数の絶縁層1a〜1eが積層さ
れた積層基板1内に、複数のコイルパターン2A、2B
を螺旋状に接続したコイルを配置した積層インダクタで
ある。前記コイルパターン2Aは、隣接する絶縁層1a
と1b、1bと1cとの層間に形成した実質的に同一形
状の導体パターン層2b、2cが並列接続されて構成さ
れている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コイルパターンの導体
抵抗によって発生する電流の減衰(以下、導体損失とい
う)を低減することができる積層インダクタに関するも
のである。
【0002】
【従来の技術】一般に、積層インダクタは、高周波を用
い電子機器や電子装置に広く用いられ、小実装面積化、
高性能、低価格化が要求されている。
【0003】積層インダクタの構成は、積層基板を構成
する絶縁層 (誘電体材料や磁性体材料を含む) の各層間
に所定ターン数のコイルパターンを配置し、コイルパタ
ーンの一端は、隣接する絶縁層間に配置されたコイルパ
ターンの他端に絶縁層の厚み方向を貫くビアホール導体
を介して接続されて構成されていた。これにより、積層
基板の内部には、ビアホール導体によって接続された複
数のコイルパターンからなるコイルが形成され、コイル
の両端が積層基板の外部に延出され、この両端の延出部
分に端子電極が形成されていた。
【0004】上述の積層インダクタは、絶縁層となるグ
リーンシート上に、ビアホール導体となる貫通穴を形成
して、その後、グリーンシート上に導電性ペーストの印
刷により、コイルパターンとなる導体膜を形成する。
尚、この印刷により貫通穴内に導体ペーストが充填され
ることになり、ビアホール導体となる導体が形成され
る。
【0005】このような導体膜を形成した複数枚のグリ
ーンシート、表面層となるグリーンシートを熱・圧着し
て、焼成処理した後、端子電極を形成していた。
【0006】
【発明が解決しようとする課題】上述の積層インダクタ
において、コイルパターンとなる導体膜は、Au、A
g、白金、銅などを主成分とする導電性ペーストによっ
て形成されており、コイルパターンの導体抵抗を低減し
てきたが、コイルの基本特性に係わるこの導体抵抗を一
層低減しようとすると、導電性ペーストによって形成さ
れるコイルパターンとなる導体膜の厚みを増加したり、
コイルパターンの幅を広くしたりする必要がある。
【0007】例えば、導体膜の厚みを増加した場合、グ
リーンシート上で導体膜が存在する部位と存在していた
ない部位での厚み差が大きくことなり、積層工程の熱圧
着時に、または焼成工程の焼成処理時に、絶縁層間の剥
離が発生してしまう可能性が非常に高くなる。
【0008】また、コイルパターンの幅を広くした場
合、グリーンシート上のコイルパターンの占有面積が増
加してしまい、積層基板の平面的な面積が増加してしま
い、プリント配線基板上での実装面積が増大してしま
う。
【0009】従って、コイルパターン、またはコイルパ
ターンとなる導体膜に関して、厚み、幅などは制約を受
けるため、結果として導体抵抗の低減には限度があっ
た。
【0010】本発明は上述の問題点に鑑みて案出したも
のであり、その目的は、コイルパターンがビアホール導
体によって接続されて成るコイルの導体抵抗を有効に低
減することができる積層インダクタを提案するものであ
る。
【0011】
【問題点を解決するための手段】本発明は、 複数の絶
縁層を積層して成る積層基板内に、複数のコイルパター
ンをビアホール導体を介し螺旋状に接続することによっ
て形成されるコイルを配置した積層インダクタにおい
て、前記コイルパターンは、隣接する絶縁層間に形成さ
れた複数の実質的に同一形状の導体パターン層を複数の
ビアホール導体で接続して形成されている積層インダク
タである。
【0012】
【作用】以上のように、複数の絶縁層を積層して成る積
層基板内のコイルを形成するコイルパターンは、隣接す
る絶縁層間に形成された実質的に同一形状の導体パター
ン層が複数のビアホール導体によって接続されて構成さ
れている。
【0013】従って、所定コイルパターンに流れる電流
が互いに並列接続された複数の導体パターン層に分流さ
れることになるため、1パターンあたりの電流容量が充
分に余裕を持たせることができ、導体損失を大きく低減
できることになる。
【0014】これによって、積層基板の積層数が増加す
るものの、プリント配線基板上の実装面積を変化させず
に、特性を大きく向上させることができる。
【0015】
【実施例】以下、本発明の積層インダクを図面を用いて
詳説する。
【0016】図1は、本発明の積層インダクタの外観斜
視図であり、図2は各絶縁層を分解した分解斜視図であ
る。
【0017】図1において、積層インダクタは、磁性体
材料、誘電体セラミック材料となどからなる絶縁層(本
発明では、磁性体材料、誘電体セラミック材料などで構
成される層を「絶縁層」という)1a〜1eが積層され
た積層基板1と、積層基板1の対向する1対の端部に形
成した端子電極4、5とから構成されている。
【0018】積層基板1は、磁性体材料、誘電体セラミ
ック材料、必要に応じてガラス成分を含む絶縁層からな
り、例えば5層の絶縁層1a〜1eが積層されて構成さ
れている。
【0019】この積層基板1の絶縁層1a〜1eの各絶
縁層間に、Au、Ag、Cu、Ptなどを低抵抗材料か
らなる導体パターン層2b〜2eが形成されている。
【0020】ここで、導体パターン層2b、2cは実質
的に同一パターンであり、第1のビアホール導体(以
下、並列ビアホール導体という)21、22によって互
いに並列的に接続されている。これにより、絶縁層1a
と1bとの層間、絶縁層1bと1cとの層間、即ち隣接
する層間の導体パターン層2b、2cが並列接続されて
第1のコイルパターン2Aを構成する。
【0021】また、導体パターン層2d、2eは実質的
に同一パターンであり、並列ビアホール導体23、24
によって互いに並列的に接続されている。これにより、
絶縁層1cと1dとの層間、絶縁層1dと1eとの層
間、即ち隣接する層間の導体パターン層2d、2eが並
列接続されて第2のコイルパターン2Bを構成する。
【0022】このようにして構成された第1のコイルパ
ターン2Aと第2のコイルパターン2Bは、絶縁層1c
に形成された第2のビアホール導体(以下、接続ビアホ
ール導体という)3によって、コイルパターン2Aの一
端と第2のコイルパターン2Bの他端とが接続されて、
結果として両コイルパターン2A、2Bが螺旋状に接続
されたコイルとなる。
【0023】また、第1のコイルパターン2Aの他端
は、例えばビアホール導体31によって積層基板1の外
部に延出され、また、第2のコイルパターン2Bの一端
は、例えばビアホール導体32によって積層基板1の外
部に延出されている。
【0024】このビアホール導体31、32の延出部分
を含む積層基板1の対向する端部には端子電極4、5が
形成され、この端子電極4、5の間に所定インダクタン
ス成分を導出することができる。
【0025】尚、並列ビアホール導体21、22、2
3、24、接続ビアホール導体3、ビアホール導体3
1、32は、夫々Au、Ag、Cu、Ptなどを低抵抗
材料からなる導体によって形成され、端子電極4、5は
例えば、Ag、Cu系などの低抵抗材料を主成分とする
導体によって形成され、必要に応じて、表面にNiメッ
キ、半田メッキなどが被着形成されている。
【0026】以上の構成により、例えば、端子電極3
1、32間に流れる電流は、第1のコイルパターン2
A、第2のコイルパターン2Bを通流する際には、2つ
分流されることになり、そのコイルパターン2A、2B
で発生する導体損失を充分に小さくすることができる。
【0027】このため、コイルパターンを構成する導体
パターン層2b〜2eの厚みを増加させる必要がないた
め、製造工程における絶縁層1a〜1e間の剥離現象が
発生せず、また、コイルパターン2A、2Bの幅が非常
に広げる必要がないため、積層基板1の平面的な面積が
大きくならないため、プリント配線基板への実装面積が
充分に小さく維持でき、しかも、コイルパターン2A、
2Bによる導体損失を有効に減少させて、特性を向上さ
せることができる。
【0028】このような積層インダクタは、以下のよう
な製造工程によって形成される。
【0029】まず、所定絶縁材料と有機ビヒクルなどを
混合したスリップ材からドクターブレード法でもってテ
ープ成型を行い、さらに所定形状に裁断してグリーンシ
ートを作成する。
【0030】次に、絶縁層1aとなるグリーンシートに
ビアホール導体31となる貫通穴、絶縁層1bとなるグ
リーンシートに並列ビアホール導体21、22となる貫
通穴、絶縁層1cとなるグリーンシートに接続ビアホー
ル導体3となる貫通穴、絶縁層1dとなるグリーンシー
トに並列ビアホール導体23、24となる貫通穴、絶縁
層1eとなるグリーンシートにビアホール導体32とな
る貫通穴を夫々パンチ加工によって形成する。尚、この
貫通穴は、導電性ペーストの充填処理の後に導体抜けが
発生しない程度まで大きくすることが望ましい。
【0031】次に、絶縁層1b、1cとなるグリーンシ
ート上に、導体パターン層2b、2cとなる導体膜を、
例えばAgを主成分とする導電性ペーストの印刷及び乾
燥によって形成する。この時、各グリーンシートに形成
された貫通穴には、印刷時に導電性ペーストが充填され
ることになる。
【0032】次に、絶縁層1d、1eとなるグリーンシ
ート上に、導体パターン層2d、2eとなる導体膜を、
例えばAgを主成分とする導電性ペーストの印刷及び乾
燥によって形成する。
【0033】ここで、重要なことは、第1のコイルパタ
ーン2Aとなる導体パターン層2b、2c及び第2のコ
イルパターン2Bとなる導体パターン層2d、2eの導
体膜のパターンが実質的に同一であるため、夫々1種類
づづのスクリーンの製版を用意するだけでよく、作業効
率が向上する。
【0034】次に、絶縁層1a〜1eとなるグリーンシ
ートを積層順序を考慮して、熱圧着して積層一体化す
る。
【0035】このようにして得られた未焼成の積層体を
所定の大きさに裁断して、焼成処理を行う。
【0036】焼成された積層基板1の端部に導電性ペー
ストを浸漬・塗布して、焼きつけ処理し、さらに必要に
応じてメッキ処理を行い、端子電極4、5を形成する。
【0037】尚、この端子電極4、5の形成方法につい
ては種々の変更が可能である。
【0038】上述の実施例では、最も簡単な構成のコイ
ルが形成される積層インダクタについて説明したが、積
層基板1内に、2つのコイルを形成して、トランス部品
として用いることが可能である。
【0039】また、1つのコイルパターン、例えば第1
のコイルパターン2Aを構成する2つの導体パターン層
2b、2cは、一端及び他端が接続されているが、両端
以外の間に複数の並列ビアホール導体を形成しても構わ
ない。また、第1のコイルパターン2Aは、隣接しあう
2つの絶縁層間で形成されているが、連続する隣接する
3つ以上の絶縁層間に実質的に同一形状の導体パターン
層を形成しても構わない。
【0040】さらに、コイルは第1のコイルパターン2
Aと第2のコイルパターン2Bを接続ビアホール導体3
でもって螺旋状に接続されて構成されているが、コイル
パターンの数を3つ以上であっても構わない。
【0041】
【発明の効果】以上のように、本発明によれば、コイル
を形成するコイルパターンが、隣接する絶縁層に配置さ
れた複数の導体パターン層を並列接続した状態で構成さ
れるため、コイルパターンに流れる電流を分流すること
ができ、実質的にコイルパターンの導体抵抗を1/nと
することができるため、特性の劣化を有効的に抑えるこ
とができる。
【0042】しかも、絶縁層間の剥離、積層基板の平面
的な広がりを有効に抑えることもでき、コイルパターン
を構成する導体パターン層が実質的に同一パターンであ
るため、導体パターン層となる導体膜の形成も共通化さ
せることができ、製造工程が煩雑化することがない。
【図面の簡単な説明】
【図1】本発明の積層インダクタの外観斜視図である。
【図2】本発明の積層インダクタの分解斜視図である。
【符号の説明】
1・・・・・・積層基板 1a〜1e・・・・絶縁層 2A・・・第1のコイルパターン 2b、2c・・・導体パターン層 21、22・・・並列ビアホール導体 2B・・・第2のコイルパターン 2d、2e・・・導体パターン層 23、24・・・並列ビアホール導体 3・・・・・・接続ビアホール導体 31、32・・・・ビアホール導体 4、5・・・・・・端子電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数の絶縁層を積層して成る積層基板内
    に、複数のコイルパターンをビアホール導体を介し螺旋
    状に接続することによって形成されるコイルを配置した
    積層インダクタにおいて、 前記コイルパターンは、隣接する絶縁層間に形成された
    複数の実質的に同一形状の導体パターン層を複数のビア
    ホール導体で接続して形成されていることを特徴とする
    積層インダクタ。
JP6326445A 1994-12-27 1994-12-27 積層インダクタ Pending JPH08186024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6326445A JPH08186024A (ja) 1994-12-27 1994-12-27 積層インダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6326445A JPH08186024A (ja) 1994-12-27 1994-12-27 積層インダクタ

Publications (1)

Publication Number Publication Date
JPH08186024A true JPH08186024A (ja) 1996-07-16

Family

ID=18187892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6326445A Pending JPH08186024A (ja) 1994-12-27 1994-12-27 積層インダクタ

Country Status (1)

Country Link
JP (1) JPH08186024A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216023A (ja) * 1998-11-18 2000-08-04 Fuji Elelctrochem Co Ltd 積層インダクタ
JP2002229090A (ja) * 2001-02-07 2002-08-14 Matsushita Electric Ind Co Ltd 像ぶれ補正装置
US6498555B1 (en) 1999-07-30 2002-12-24 Murata Manufacturing Co., Ltd. Monolithic inductor
JP2003532285A (ja) * 1998-07-06 2003-10-28 ミッドコム インコーポレーテッド 磁心の内部に電気接続を有する多層変成器
US6998951B2 (en) 2002-01-22 2006-02-14 Murata Manufacturing Co., Ltd. Common mode choke coil array
US8456256B2 (en) 2007-10-31 2013-06-04 Soshin Electric Co., Ltd. Electronic component and passive component
JP2013140927A (ja) * 2011-12-29 2013-07-18 Samsung Electro-Mechanics Co Ltd 薄膜型コイル部品及びその製造方法
JP2017175338A (ja) * 2016-03-23 2017-09-28 Smk株式会社 導電性フィルムおよびこれを備えたタッチパネル
JP2019041096A (ja) * 2017-08-23 2019-03-14 サムソン エレクトロ−メカニックス カンパニーリミテッド. コイル部品及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532285A (ja) * 1998-07-06 2003-10-28 ミッドコム インコーポレーテッド 磁心の内部に電気接続を有する多層変成器
JP2000216023A (ja) * 1998-11-18 2000-08-04 Fuji Elelctrochem Co Ltd 積層インダクタ
US6498555B1 (en) 1999-07-30 2002-12-24 Murata Manufacturing Co., Ltd. Monolithic inductor
KR100415277B1 (ko) * 1999-07-30 2004-01-16 가부시키가이샤 무라타 세이사쿠쇼 모놀리식 인덕터
JP2002229090A (ja) * 2001-02-07 2002-08-14 Matsushita Electric Ind Co Ltd 像ぶれ補正装置
US6998951B2 (en) 2002-01-22 2006-02-14 Murata Manufacturing Co., Ltd. Common mode choke coil array
US8456256B2 (en) 2007-10-31 2013-06-04 Soshin Electric Co., Ltd. Electronic component and passive component
JP2013140927A (ja) * 2011-12-29 2013-07-18 Samsung Electro-Mechanics Co Ltd 薄膜型コイル部品及びその製造方法
US9064626B2 (en) 2011-12-29 2015-06-23 Samsung Electro-Mechanics Co., Ltd. Thin film-type coil component and method of fabricating the same
US9966181B2 (en) 2011-12-29 2018-05-08 Samsung Electro-Mechanics Co., Ltd. Thin film-type coil component and method of fabricating the same
JP2017175338A (ja) * 2016-03-23 2017-09-28 Smk株式会社 導電性フィルムおよびこれを備えたタッチパネル
JP2019041096A (ja) * 2017-08-23 2019-03-14 サムソン エレクトロ−メカニックス カンパニーリミテッド. コイル部品及びその製造方法

Similar Documents

Publication Publication Date Title
US6189200B1 (en) Method for producing multi-layered chip inductor
US6590486B2 (en) Multilayer inductor
JP3164000B2 (ja) 積層型インダクタ
JP3058164B1 (ja) 積層型インダクタ
JPH08186024A (ja) 積層インダクタ
US6476690B1 (en) Laminated LC component with rotationally symmetric capacitor electrodes
JP2002093623A (ja) 積層インダクタ
US6922129B2 (en) High-work-efficiency multilayered circuit board
JPH1197256A (ja) 積層型チップインダクタ
JPH10294565A (ja) 多層回路基板
JP3765225B2 (ja) チップ型多連電子部品
JPH08130115A (ja) 電子チップ部品
JPH11340085A (ja) 積層セラミックコンデンサ
JPH11329845A (ja) 電子部品及びその製造方法
JPH09312232A (ja) 積層チップインダクタの製造方法
KR100293307B1 (ko) 적층형페라이트인덕터및그제조방법
JPH10215134A (ja) 積層emiフィルタ
JPH07176430A (ja) 積層インダクタとその製造方法
JP2002025823A (ja) チップ部品
JP2000114100A (ja) 多連型電子部品
JPS6279605A (ja) インダクタ
JP2001093736A (ja) 積層チップインダクタ
JP2006041320A (ja) 積層型インダクタ
JP2003282357A (ja) コンデンサアレイ
JP3488733B2 (ja) 積層型共振器