JPH08181884A - Dc transmission correction circuit - Google Patents
Dc transmission correction circuitInfo
- Publication number
- JPH08181884A JPH08181884A JP6320543A JP32054394A JPH08181884A JP H08181884 A JPH08181884 A JP H08181884A JP 6320543 A JP6320543 A JP 6320543A JP 32054394 A JP32054394 A JP 32054394A JP H08181884 A JPH08181884 A JP H08181884A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- video signal
- level
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、映像信号の直流レベル
を補正する直流伝送補正回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC transmission correction circuit for correcting the DC level of a video signal.
【０００２】[0002]
【従来の技術】図３に、テレビジョン受像機の映像信号
処理部のブロック図を示す。図３は、Ｙ／Ｃ分離後のＹ
信号（輝度信号）の処理回路を示しており、入力端子１
へは、図４（ａ）に示すようなＹ信号が供給されてい
る。また、図４（ｂ）は、補正用のパルスが挿入された
後の直流伝送補正回路の出力波形である。2. Description of the Related Art FIG. 3 shows a block diagram of a video signal processing section of a television receiver. FIG. 3 shows Y after Y / C separation.
The processing circuit of the signal (luminance signal) is shown, and the input terminal 1
A Y signal as shown in FIG. Further, FIG. 4B shows an output waveform of the DC transmission correction circuit after the correction pulse is inserted.
【０００３】図３において、図４（ａ）に示すようなＹ
信号が入力端子１を介して直流伝送補正回路８へ供給さ
れる。ここで、水平同期信号のバックポーチに補正用の
パルスが挿入される（図４（ｂ）参照）。この補正用の
パルスは、図示しない平均変調度検出回路 （以下、Ａ
ＰＬ検出回路という：Ａverage Ｐicture Ｌevel）か
らの信号に基づいて、振幅が決定されており、このパル
スの尖頭部がペデスタルとなるようになっている。この
パルスが挿入された映像信号が、コントラストアンプ４
に供給され、映像と背景との比が調整される。コントラ
ストアンプにて映像信号が増幅された後、Ｙクランプ回
路５へ供給され、先の補正パルスの尖頭部にてペデスタ
ルレベルがクランプされる。なお、Ｙクランプ回路５に
は、直流電源Ｖ１が接続されており、つまみにて明るさ
が調整できるようになっている。この出力信号が出力端
子６から出力される。In FIG. 3, Y as shown in FIG.
The signal is supplied to the DC transmission correction circuit 8 via the input terminal 1. Here, a correction pulse is inserted in the back porch of the horizontal synchronizing signal (see FIG. 4B). This correction pulse is output from an average modulation degree detection circuit (not shown)
The amplitude is determined based on a signal from a PL detection circuit: Average Picture Level, and the cusp of this pulse becomes a pedestal. The video signal in which this pulse is inserted is the contrast amplifier 4
And the ratio of the image to the background is adjusted. After the video signal is amplified by the contrast amplifier, it is supplied to the Y clamp circuit 5, and the pedestal level is clamped at the tip of the correction pulse. A DC power source V1 is connected to the Y clamp circuit 5, and the brightness can be adjusted with a knob. This output signal is output from the output terminal 6.
【０００４】図５，６を参照して、図３の動作を説明す
る。図５は、コントラストを変えた場合の映像信号の振
幅の変移を示すものであり、３波形図がそれぞれ、直流
伝送補正回路８の出力信号波形、コントラストアンプ３
の出力信号波形、Ｙクランプ回路の出力波形を示してい
る。The operation of FIG. 3 will be described with reference to FIGS. FIG. 5 shows changes in the amplitude of the video signal when the contrast is changed. Three waveform diagrams are respectively the output signal waveform of the DC transmission correction circuit 8 and the contrast amplifier 3.
7 shows the output signal waveform of the Y clamp circuit and the output waveform of the Y clamp circuit.
【０００５】図５の左部の波形図に示すように、直流補
正用のパルスが直流伝送補正回路２にて同期信号のバッ
クポーチに挿入される。この信号は、ＡＰＬ検出回路
（図示せず）の検出信号に基づいて、振幅が決定されて
おり、ここでペデスタルレベルの補正が行われる。な
お、補正用のパルスは水平同期信号を用いて作成してお
り、水平同期信号を時間ｔ１だけ遅延させ、この遅延パ
ルスの振幅レベルをＡＰＬに応じて調整している。この
補正パルスが挿入された信号は、後段のコントラストア
ンプ４に供給され、ここで映像信号の振幅が所望の増幅
度で増幅される。たとえば、図５、中央の波形図に示す
ように映像と背景との輝度の比を１／２にした場合、挿
入されたパルスも映像信号とともに１／２となり、△Ｖ
だけペデスタルレベルが上昇することになる。この映像
信号がさらにＹクランプ回路４へ供給され、クランプパ
ルスに同期してペデスタルがクランプされる。このと
き、ペデスタルレベルをクランプするまでの間に、黒浮
きの状態が発生するという問題があった。As shown in the waveform diagram on the left side of FIG. 5, a DC correction pulse is inserted into the back porch of the synchronization signal by the DC transmission correction circuit 2. The amplitude of this signal is determined based on the detection signal of the APL detection circuit (not shown), and the pedestal level is corrected here. The correction pulse is created using the horizontal synchronizing signal, the horizontal synchronizing signal is delayed by time t1, and the amplitude level of this delayed pulse is adjusted according to APL. The signal in which the correction pulse is inserted is supplied to the contrast amplifier 4 in the subsequent stage, where the amplitude of the video signal is amplified by a desired amplification degree. For example, as shown in the waveform diagram in the center of FIG. 5, when the luminance ratio of the image and the background is halved, the inserted pulse is also halved together with the video signal, and
Only the pedestal level will rise. This video signal is further supplied to the Y clamp circuit 4, and the pedestal is clamped in synchronization with the clamp pulse. At this time, there is a problem that a black floating state occurs before the pedestal level is clamped.
【０００６】すなわち、図６に示すように、コントラス
トの急激な変化に追従できず、ペデスタルをクランプす
るまでの間（ｔ２期間）に、画面に黒浮き（図６の斜線
部）が発生するという問題があった。That is, as shown in FIG. 6, it is not possible to follow a rapid change in contrast, and black floating (shaded area in FIG. 6) occurs on the screen until the pedestal is clamped (t2 period). There was a problem.
【０００７】[0007]
【発明が解決しようとする課題】上記の如く、急激なコ
ントラストの変化に応答できず、黒浮きが発生するとい
う問題があった。As described above, there is a problem in that it is unable to respond to a sudden change in contrast and blackening occurs.
【０００８】そこで、本発明はこのような問題に鑑み、
黒浮きのない、安定した直流補正を行う直流伝送補正回
路を提供することを目的とするものである。Therefore, the present invention has been made in view of the above problems.
It is an object of the present invention to provide a DC transmission correction circuit that does not cause blackening and performs stable DC correction.
【０００９】[0009]
【課題を解決するための手段】請求項１に記載の直流伝
送補正回路は、同期信号部分および絵柄部分を含む映像
信号が供給される入力端子と、前記入力端子からの映像
信号のペデスタルレベルを所定の電位にクランプするク
ランプ回路と、前記クランプ回路でクランプされた映像
信号が供給される信号ラインに結合し、この信号ライン
上の平均映像レベル（ＡＰＬ）を検出するＡＰＬ検出回
路と、前記ＡＰＬ検出回路からの検出結果に応答して、
前記信号ラインにおける映像信号の前記絵柄信号期間の
直流レベルを補正する直流補正回路と、前記直流補正回
路によって直流レベルの補正された映像信号の大きさを
制御する映像信号処理回路と、を具備して成るものであ
る。According to a first aspect of the present invention, there is provided a direct current transmission correction circuit, wherein an input terminal to which a video signal including a sync signal portion and a picture portion is supplied and a pedestal level of the video signal from the input terminal are set. A clamp circuit that clamps to a predetermined potential, an APL detection circuit that is coupled to a signal line to which the video signal clamped by the clamp circuit is supplied, and that detects an average video level (APL) on the signal line, and the APL. In response to the detection result from the detection circuit,
A direct current correction circuit for correcting a direct current level of the video signal in the picture signal period on the signal line; and a video signal processing circuit for controlling the magnitude of the direct current level corrected video signal by the direct current correction circuit. It consists of
【００１０】請求項２記載の直流伝送補正回路は、請求
項１記載の直流伝送補正回路において、前記直流補正回
路を、エミッタを共通に接続した第１、第２のトランジ
スタを含む差動アンプと、前記差動アンプの一方のトラ
ンジスタのベースに基準電圧を供給するとともに前記映
像信号の絵柄期間に第１のレベルを呈し、それ以外の期
間に第２のレベルを呈する制御信号を他方のトランジス
タのベースに供給し、それによって位づれか一方のトラ
ンジスタを前記絵柄期間に導通させる手段と、前記第
１、第２のトランジスタのエミッタに結合し、前記平均
映像レベル（ＡＰＬ）の検出結果に応答して電流量が変
化する電流源と、前期絵柄期間に導通するトランジスタ
の電流に応答して前記信号ラインに直流補正電流を供給
する電流供給回路とで構成したことを特徴とするもので
ある。A DC transmission correction circuit according to a second aspect of the present invention is the DC transmission correction circuit according to the first aspect, wherein the DC correction circuit is a differential amplifier including first and second transistors whose emitters are commonly connected. , A reference voltage is supplied to the base of one of the transistors of the differential amplifier, and a control signal that exhibits the first level during the picture period of the video signal and the second level during the other period is supplied to the other transistor. Means for supplying to the base, thereby connecting either one of the transistors during the picture period and the emitters of the first and second transistors, and responding to the detection result of the average video level (APL). And a current supply circuit that supplies a DC correction current to the signal line in response to the current of the transistor that conducts in the previous pattern period. It is characterized in that the configuration was.
【００１１】請求項３記載の本発明による直流伝送補正
回路は、請求項１記載の本発明の直流伝送補正回路にお
いて、前記ＡＰＬ検出回路を、前記信号ラインに結合し
た抵抗と、この抵抗と基準電圧間に接続したコン電差を
有する平滑回路で構成し、前記コンデンサの両端間にＡ
ＰＬ検出電圧を生成するようにしたことを特徴とするも
のである。According to a third aspect of the DC transmission correction circuit of the present invention, in the DC transmission correction circuit of the first aspect of the present invention, the APL detection circuit is connected to the signal line, a resistor, and the resistor and the reference. It is composed of a smoothing circuit with a voltage difference connected between the voltage, and A
It is characterized in that the PL detection voltage is generated.
【００１２】[0012]
【作用】請求項に記載の本発明においては、映像期間の
み直流電圧を重畳することができる。According to the present invention described in the claims, the DC voltage can be superimposed only during the video period.
【００１３】[0013]
【実施例】実施例について図面を参照して説明する。図
１は、本発明の係る直流補正回路の一実施例である。図
３と同様の構成要素には、図３と同一の符号を付してあ
る。EXAMPLES Examples will be described with reference to the drawings. FIG. 1 is an embodiment of a DC correction circuit according to the present invention. The same components as those in FIG. 3 are designated by the same reference numerals as those in FIG.
【００１４】図１において、入力端子１に入力された映
像信号（輝度信号成分）は、ペデスタル処理回路２を介
して直流補正回路３へ供給される。直流補正回路３によ
って、直流分の補正された映像信号は次段のコントラス
トアンプ４およびＹクランプ回路５を介して出力端子６
に出力される。なお、ペデスタルクランプ処理回路２は
ペデスタルクランプ回路とペデスタルスムージング回路
を含んでおり、直流補正回路３の前段、後段にバッファ
８，９が介在している。また、バッファ８の出力端子に
はＡＰＬ検出回路７が接続され、このＡＰＬ検出回路７
の出力に応答して直流補正回路３が制御されるようにな
っている。In FIG. 1, the video signal (luminance signal component) input to the input terminal 1 is supplied to the DC correction circuit 3 via the pedestal processing circuit 2. The DC signal corrected by the DC correction circuit 3 is output to the output terminal 6 via the contrast amplifier 4 and the Y clamp circuit 5 in the next stage.
Is output to The pedestal clamp processing circuit 2 includes a pedestal clamp circuit and a pedestal smoothing circuit, and buffers 8 and 9 are provided in the front and rear stages of the DC correction circuit 3. Further, the APL detection circuit 7 is connected to the output terminal of the buffer 8, and the APL detection circuit 7
The DC correction circuit 3 is controlled in response to the output of.
【００１５】前記ＡＰＬ検出回路７は、信号ラインＬ１
と基準電位点間に直列接続された抵抗Ｒ１とコンデンサ
Ｃ１で構成され、コンデンサＣ１の両端電圧がＡＰＬ検
出電圧として利用される。The APL detection circuit 7 includes a signal line L1.
And a reference potential point, a resistor R1 and a capacitor C1 are connected in series, and the voltage across the capacitor C1 is used as the APL detection voltage.
【００１６】一方、直流補正回路３はトランジスタＱ１
〜Ｑ８を含んでおり差動アンプを構成するトランジスタ
Ｑ１，Ｑ２と、トランジスタＱ１のコレクタと信号ライ
ンＬ１間に結合したカレントミラー回路を形成するトラ
ンジスタＱ３，Ｑ４と前記ＡＰＬ検出電圧がベースに供
給されるトランジスタＱ６、およびこのトランジスタＱ
６とともに差動アンプを構成するトランジスタＱ５と、
このトランジスタのコレクタと前記トランジスタＱ１，
Ｑ２の共通エミッタ間に結合したカレントミラーを形成
するトランジスタＱ８とを有している。On the other hand, the DC correction circuit 3 has a transistor Q1.
To Q8 to form a differential amplifier, transistors Q3 and Q4 forming a current mirror circuit coupled between the collector of the transistor Q1 and the signal line L1, and the APL detection voltage are supplied to the base. Transistor Q6, and this transistor Q
6 and a transistor Q5 that forms a differential amplifier,
The collector of this transistor and the transistor Q1,
A transistor Q8 forming a current mirror coupled between the common emitters of Q2.
【００１７】前記カレントミラー用のトランジスタＱ８
のコレクタ電流路Ｉ１は、前記トランジスタＱ１，Ｑ２
の電流源を成し、前記カレントミラー用のトランジスタ
Ｑ４のコレクタ電流路Ｉ２は前記信号ラインＬ１に結合
して映像信号の直流補正を行う。また、トランジスタＱ
１，Ｑ５のベースにはそれぞれ電圧源Ｖ３，Ｖ６が接続
され、トランジスタＱ５，Ｑ６の共通エミッタは電流源
Ｉ３に接続されている。Transistor Q8 for the current mirror
Collector current path I1 of the transistor Q1, Q2
And the collector current path I2 of the transistor Q4 for the current mirror is coupled to the signal line L1 to perform DC correction of the video signal. Also, the transistor Q
Voltage sources V3 and V6 are connected to the bases of 1 and Q5, respectively, and the common emitters of the transistors Q5 and Q6 are connected to the current source I3.
【００１８】さらにトランジスタＱ２のベースには水平
帰線期間にハイレベルＶ４を呈し、絵柄期間にローレベ
ルを呈する制御パルスが供給される。この制御パルスは
電圧源Ｖ３の電圧に関してＶ４＞Ｖ３＞Ｖ５の関係にあ
る。Further, the base of the transistor Q2 is supplied with a control pulse having a high level V4 during the horizontal blanking period and a low level during the picture period. This control pulse has a relationship of V4>V3> V5 with respect to the voltage of the voltage source V3.
【００１９】次に、図１の回路の動作を図２を用いて説
明する。入力端子１に入力された映像信号（図２のＡ）
は。ペデスタル処理回路２において、まずペデスタルレ
ベルがクランプされ（図２のＢ）、次にペデスタル・ス
ムージング回路によって同期信号成分が除去される（図
２のＣ）。Next, the operation of the circuit shown in FIG. 1 will be described with reference to FIG. Video signal input to input terminal 1 (A in Fig. 2)
Ha. In the pedestal processing circuit 2, the pedestal level is first clamped (B in FIG. 2), and then the synchronization signal component is removed by the pedestal smoothing circuit (C in FIG. 2).
【００２０】この信号Ｃはバッファ８を通った後、抵抗
Ｒ１、コンデンサＣ１で平滑化される。つまり、映像信
号の１水平期間（１Ｈ期間）のペデスタルレベル以上の
信号を平均化してコンデンサＣ１の両端間に直流電圧を
生成する。この直流電圧は、ＡＰＬ（平均映像レベル）
に応じて変化するものであり、ＡＰＬ検出電圧となる。After passing through the buffer 8, the signal C is smoothed by the resistor R1 and the capacitor C1. That is, a signal having a pedestal level or higher in one horizontal period (1H period) of the video signal is averaged to generate a DC voltage across the capacitor C1. This DC voltage is APL (average video level)
And becomes the APL detection voltage.
【００２１】このＡＰＬ検出電圧はトランジスタＱ６の
ベースに供給され、差動対のトランジスタのベース電圧
Ｖ６と比較され、ＡＰＬ検出電圧が電圧Ｖ６よりも大き
いとき、トランジスタＱ５は導通し、ＡＰＬ検出電圧が
電圧Ｖ６よりも小さいときトランジスタＱ５は非導通と
なる。トランジスタＱ５が導通すると、トランジスタＱ
７に電流が流れる。トランジスタＱ７、Ｑ８はカレント
ミラを形成するからトランジスタＱ８にも同一の電流が
流れ、トランジスタＱ１、Ｑ２のエミッタに流れる電流
（Ｉ１）が流れる、この電流（Ｉ１）は、ＡＰＬに比例
したものとある。This APL detection voltage is supplied to the base of the transistor Q6 and compared with the base voltage V6 of the transistors of the differential pair. When the APL detection voltage is higher than the voltage V6, the transistor Q5 becomes conductive and the APL detection voltage becomes When it is lower than the voltage V6, the transistor Q5 becomes non-conductive. When transistor Q5 conducts, transistor Q5
Current flows to 7. Since the transistors Q7 and Q8 form a current mirror, the same current also flows through the transistor Q8, and the current (I1) flowing through the emitters of the transistors Q1 and Q2 flows. This current (I1) is proportional to APL. .
【００２２】一方、差動トランジスタＱ１、Ｑ２のう
ち、Ｑ２のベースには絵柄期間にローレベルＶ５の信号
が加わるから、この期間、トランジスタＱ２は非導通と
なり、トランジスタＱ１が導通する。なお、水平帰線期
間はトランジスタＱ２のベースがハイレベルＶ４となる
ためトランジスタＱ１は非導通となる。On the other hand, of the differential transistors Q1 and Q2, a signal of low level V5 is applied to the base of Q2 during the picture period, so that the transistor Q2 becomes non-conductive and the transistor Q1 becomes conductive during this period. During the horizontal blanking period, the base of the transistor Q2 is at the high level V4, so the transistor Q1 is non-conductive.
【００２３】トランジスタＱ１が導通するとトランジス
タＱ３に電流が流れる。トランジスタＱ３とＱ４はカレ
ントミラーを形成するからトランジスタＱ４にも同一の
電流（Ｉ２）が流れる。この電流（Ｉ２）が変化すると
信号ラインＬ１の電圧が△Ｖだけ変化し、図２のＤのよ
うに映像信号の絵柄期間の直流分が△Ｖだけ補正されて
出力されるようになる。When the transistor Q1 becomes conductive, a current flows through the transistor Q3. Since the transistors Q3 and Q4 form a current mirror, the same current (I2) also flows through the transistor Q4. When the current (I2) changes, the voltage of the signal line L1 changes by ΔV, and the DC component of the picture period of the video signal is corrected by ΔV and output as shown by D in FIG.
【００２４】結局、ＡＰＬに比例した電流（Ｉ１）は、
映像信号の絵柄期間の直流補正電流（Ｉ２）となって信
号ラインＬ１に供給されることになり、ペデスタルレベ
ルの直流的な制御を安定して行うことができる。After all, the current (I1) proportional to APL is
The DC correction current (I2) during the pattern period of the video signal is supplied to the signal line L1, and the DC control of the pedestal level can be stably performed.
【００２５】このように直流補正率を変えても、ペデス
タルクランプ期間に直流補正用のパルスが存在しないた
め、コントラストを急激に変化させても、後段のＹクラ
ンプ回路５におけるペデスタル電位の変動はなく従来の
ような一時的に起こっていた黒浮き、黒沈みなどの問題
は解消される。Even if the DC correction factor is changed in this way, since there is no DC correction pulse in the pedestal clamp period, there is no fluctuation in the pedestal potential in the Y clamp circuit 5 in the subsequent stage even if the contrast is suddenly changed. Problems such as black floating and black sinking, which have been occurring temporarily, are solved.
【００２６】[0026]
【発明の効果】以上述べたように本発明によれば、安定
して直流分の再生を行うことができ、一時的に起こる黒
浮き、黒沈みなどの不具合を改善できるという効果があ
る。As described above, according to the present invention, it is possible to stably reproduce the direct current component, and it is possible to alleviate temporary problems such as black floating and black sinking.
【図１】本発明による一実施例の直流伝送補正回路を示
す図である。FIG. 1 is a diagram showing a DC transmission correction circuit according to an embodiment of the present invention.
【図２】図１の動作を説明するための図である。FIG. 2 is a diagram for explaining the operation of FIG.
【図３】従来の直流伝送補正回路を示す図である。FIG. 3 is a diagram showing a conventional DC transmission correction circuit.
【図４】図３の直流伝送補正回路の動作を説明するため
の図である。FIG. 4 is a diagram for explaining the operation of the DC transmission correction circuit of FIG.
【図５】図３の直流伝送補正回路の不具合を説明する図
である。FIG. 5 is a diagram for explaining a defect of the DC transmission correction circuit of FIG.
【図６】図３の直流伝送補正回路の不具合を説明するた
めの図である。FIG. 6 is a diagram for explaining a defect of the DC transmission correction circuit of FIG.
３…直流補正回路 ４…コントラストアンプ ５…Ｙクランプ回路 ７…ＡＰＬ検出回路 3 ... DC correction circuit 4 ... Contrast amplifier 5 ... Y clamp circuit 7 ... APL detection circuit
Claims (3)
号が供給される入力端子と、 前記入力端子からの映像信号のペデスタルレベルを所定
の電位にクランプするクランプ回路と、 前記クランプ回路でクランプされた映像信号が供給され
る信号ラインに結合し、この信号ライン上の平均映像レ
ベル（ＡＰＬ）を検出するＡＰＬ検出回路と、 前記ＡＰＬ検出回路からの検出結果に応答して、前記信
号ラインにおける映像信号の前記絵柄信号期間の直流レ
ベルを補正する直流補正回路と、 前記直流補正回路によって直流レベルの補正された映像
信号の大きさを制御する映像信号処理回路と、 を具備して成る直流伝送補正回路。1. An input terminal to which a video signal including a sync signal portion and a picture portion is supplied, a clamp circuit for clamping a pedestal level of the video signal from the input terminal to a predetermined potential, and a clamp circuit clamped by the clamp circuit. And a video signal on the signal line in response to a detection result from the APL detection circuit, the video signal being coupled to a signal line to which the video signal is supplied and detecting an average video level (APL) on the signal line. DC transmission correction comprising a DC correction circuit that corrects the DC level of the signal during the picture signal period, and a video signal processing circuit that controls the magnitude of the video signal whose DC level has been corrected by the DC correction circuit. circuit.
続した第１、第２のトランジスタを含む差動アンプと、 前記差動アンプの一方のトランジスタのベースに基準電
圧を供給するとともに前記映像信号の絵柄期間に第１の
レベルを呈し、それ以外の期間に第２のレベルを呈する
制御信号を他方のトランジスタのベースに供給し、それ
によっていづれか一方のトランジスタを前記絵柄期間に
導通させる手段と、 前記第１、第２のトランジスタのエミッタに結合し、前
記平均映像レベル（ＡＰＬ）の検出結果に応答して電流
量が変化する電流源と、 前記絵柄期間に導通するトランジスタの電流に応答し
て、前記信号ラインに直流補正電流を供給する電流供給
回路とから成ることを特徴とする請求項１記載の直流伝
送補正回路。2. The direct current correction circuit supplies a reference voltage to a base of one of the transistors of the differential amplifier, and a differential amplifier including first and second transistors whose emitters are commonly connected, and the video signal. A control signal having a first level during the picture period of the signal and a second level during the other time period, is supplied to the base of the other transistor, thereby conducting one of the transistors during the picture period; A current source coupled to the emitters of the first and second transistors, the current amount of which changes in response to the detection result of the average image level (APL); and a current of a transistor which conducts during the picture period. 2. The DC transmission correction circuit according to claim 1, further comprising a current supply circuit that supplies a DC correction current to the signal line.
合した抵抗と、この抵抗と基準電圧間に接続したコンデ
ンサを有する平滑回路で成り、前記コンデンサの両端間
にＡＰＬ検出電圧を生成するようにしたことを特徴とす
る請求項１記載の直流伝送補正回路。3. The APL detection circuit comprises a smoothing circuit having a resistor coupled to the signal line and a capacitor connected between the resistor and a reference voltage, and an APL detection voltage is generated across the capacitor. The DC transmission correction circuit according to claim 1, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320543A JPH08181884A (en) | 1994-12-22 | 1994-12-22 | Dc transmission correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320543A JPH08181884A (en) | 1994-12-22 | 1994-12-22 | Dc transmission correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181884A true JPH08181884A (en) | 1996-07-12 |
Family
ID=18122614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6320543A Pending JPH08181884A (en) | 1994-12-22 | 1994-12-22 | Dc transmission correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181884A (en) |
-
1994
- 1994-12-22 JP JP6320543A patent/JPH08181884A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4369466A (en) | Video signal processing circuit | |
| KR0124387B1 (en) | Method & apparatus for picture state stabilization picture in picture function being possesse | |
| RU2119270C1 (en) | Video signal reproducer | |
| JPS5997281A (en) | Device for automatically controlling black video current level of video display unit | |
| KR910005248B1 (en) | Kinescope black level current sensing apparatus | |
| JPH0479481A (en) | Video signal average luminance level detection device | |
| EP1001621B1 (en) | Apparatus for suppressing overshoots in kinescope beam current measurement pulses | |
| JP3326661B2 (en) | Clamp pulse generation circuit | |
| KR920003724B1 (en) | Automatic kinescope bias control system | |
| JPH08181884A (en) | Dc transmission correction circuit | |
| KR920001012B1 (en) | Video signal processing circuit | |
| JPH08191405A (en) | Clamp pulse generating circuit | |
| JP2516105B2 (en) | Black level correction circuit | |
| JP3329484B2 (en) | APL detection circuit | |
| JPH06245100A (en) | Video signal processor | |
| JP2874182B2 (en) | Brightness adjustment device | |
| JPH05115052A (en) | Peak brightness expansion circuit | |
| JPH0119496Y2 (en) | ||
| JP2624191B2 (en) | Video black level reproducing method and circuit | |
| EP1001620A2 (en) | Apparatus for suppressing overshoots in kinescope beam current measurement pulses | |
| JP2002094832A (en) | Video signal display unit | |
| JPH09116782A (en) | Dc transmission rate correction circuit | |
| JPH0119794B2 (en) | ||
| JPS62269494A (en) | Processing circuit for color video signal of display equipment | |
| JPH07322093A (en) | Picture display device |