JPH08181246A - Ｂｇａ固定搭載構造 - Google Patents
Ｂｇａ固定搭載構造Info
- Publication number
- JPH08181246A JPH08181246A JP32195394A JP32195394A JPH08181246A JP H08181246 A JPH08181246 A JP H08181246A JP 32195394 A JP32195394 A JP 32195394A JP 32195394 A JP32195394 A JP 32195394A JP H08181246 A JPH08181246 A JP H08181246A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- motherboard
- mounting structure
- positioning hole
- reflow soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 マザーボードへのＢＧＡの良好な接続・固定
を実現することを目的とする。 【構成】 ＢＧＡの本体下部に部品外部電極であるボー
ルはんだ４を配し、該ＢＧＡをマザーボード１０上に配
置してリフローはんだ付けして固定搭載するＢＧＡ固定
搭載構造において、ＢＧＡの四隅もしくは四隅のうちの
数カ所に貫通してなる位置決め穴１２を設けるととも
に、マザーボード１０には、ＢＧＡを正しい位置に配置
したときに前記位置決め穴１２の真下に相当する位置に
断熱性でできた剛性のガイドピン１３を設け、該ガイド
ピン１３を位置決め穴１２形状との大きさの差が許容搭
載位置ずれ量以内の範囲で小さい断面形状とする。
を実現することを目的とする。 【構成】 ＢＧＡの本体下部に部品外部電極であるボー
ルはんだ４を配し、該ＢＧＡをマザーボード１０上に配
置してリフローはんだ付けして固定搭載するＢＧＡ固定
搭載構造において、ＢＧＡの四隅もしくは四隅のうちの
数カ所に貫通してなる位置決め穴１２を設けるととも
に、マザーボード１０には、ＢＧＡを正しい位置に配置
したときに前記位置決め穴１２の真下に相当する位置に
断熱性でできた剛性のガイドピン１３を設け、該ガイド
ピン１３を位置決め穴１２形状との大きさの差が許容搭
載位置ずれ量以内の範囲で小さい断面形状とする。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装部品であるボ
ールグリッドアレイ（以下ＢＧＡ）の固定搭載構造に関
する。
ールグリッドアレイ（以下ＢＧＡ）の固定搭載構造に関
する。
【０００２】
【従来の技術】図６はこの種の固定搭載構造の従来例を
示す平面図、図７は同側面図、図８は同底面図であり、
ＢＧＡと呼ばれる半導体のパッケージング外観形状が示
されている。図９は図６のＡ−Ａ断面図、図１０は図９
のＬ部詳細断面図であり、これら図９および図１０によ
りＢＧＡの内部構造が示されている。
示す平面図、図７は同側面図、図８は同底面図であり、
ＢＧＡと呼ばれる半導体のパッケージング外観形状が示
されている。図９は図６のＡ−Ａ断面図、図１０は図９
のＬ部詳細断面図であり、これら図９および図１０によ
りＢＧＡの内部構造が示されている。
【０００３】まず、ＢＧＡの構成を説明する。図６〜図
８において、基板１上には半導体チップが封止剤９によ
り封止され、基板１下部にはＢＧＡの外部電極であるボ
ールはんだ４が正方格子もしくは千鳥格子に配列，具備
された構造を有する。前記基板１上部内側には、図９，
１０に示す如く、半導体チップ６がダイボンディング７
により固定されかつ該半導体チップ６が基板１上のパタ
ーン２とワイヤーボード８により接続配線されている。
そしてパターン２は基板１に設けられたスルーホール３
を介して、個々の外部電極である対応するボールはんだ
４に電気的に接続されている。なお、外部電極であるボ
ールはんだ４の相互間には一般にソルダレジスト５がリ
フローはんだ付け時のはんだブリッジ防止や、パターン
２へのはんだ付着防止・腐食防止を目的に設けられてい
る。
８において、基板１上には半導体チップが封止剤９によ
り封止され、基板１下部にはＢＧＡの外部電極であるボ
ールはんだ４が正方格子もしくは千鳥格子に配列，具備
された構造を有する。前記基板１上部内側には、図９，
１０に示す如く、半導体チップ６がダイボンディング７
により固定されかつ該半導体チップ６が基板１上のパタ
ーン２とワイヤーボード８により接続配線されている。
そしてパターン２は基板１に設けられたスルーホール３
を介して、個々の外部電極である対応するボールはんだ
４に電気的に接続されている。なお、外部電極であるボ
ールはんだ４の相互間には一般にソルダレジスト５がリ
フローはんだ付け時のはんだブリッジ防止や、パターン
２へのはんだ付着防止・腐食防止を目的に設けられてい
る。
【０００４】図１１は上記構成のＢＧＡのマザーボード
１０に対する固定搭載状態を示す側面図であり、従来
は、上記ＢＧＡをＢＧＡのボールはんだ４の位置に対応
するマザーボード１０上のフットプリント１１上に配置
した後、リフローはんだ付け、すなわちリフロー加熱し
てボールはんだ４を溶融しその後固化させることで、Ｂ
ＧＡをマザーボード１０へ固定搭載していた。
１０に対する固定搭載状態を示す側面図であり、従来
は、上記ＢＧＡをＢＧＡのボールはんだ４の位置に対応
するマザーボード１０上のフットプリント１１上に配置
した後、リフローはんだ付け、すなわちリフロー加熱し
てボールはんだ４を溶融しその後固化させることで、Ｂ
ＧＡをマザーボード１０へ固定搭載していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た構成の従来技術によれば、部品外部電極であるボール
はんだ４はＢＧＡ本体下部に設けられており、対応する
マザーボード１０上のフットプリント１１に配置する
際、正しい位置に配置されたか確認することができな
い。そのため、対応位置の出ないままリフローはんだ付
けを行うと、図１１に示すようにリフロー加熱により溶
けたボールはんだが対応フットプリントと機械的かつ電
気的に未接続（図１１のａ部），もしくは接続不足（図
１１のｂ部）状態で搭載され、接続・固定不良を生じる
という問題があった。
た構成の従来技術によれば、部品外部電極であるボール
はんだ４はＢＧＡ本体下部に設けられており、対応する
マザーボード１０上のフットプリント１１に配置する
際、正しい位置に配置されたか確認することができな
い。そのため、対応位置の出ないままリフローはんだ付
けを行うと、図１１に示すようにリフロー加熱により溶
けたボールはんだが対応フットプリントと機械的かつ電
気的に未接続（図１１のａ部），もしくは接続不足（図
１１のｂ部）状態で搭載され、接続・固定不良を生じる
という問題があった。
【０００６】また、ＢＧＡはマザーボードへの配置後に
おいて、リフローはんだ付け前の微小振動・衝撃，ＢＧ
Ａボールはんだのフットプリントとの接触する面のばら
つき若しくはフットプリント平坦度のばらつきなどによ
り位置ずれが非常に生じやすい。しかし、上述した如く
ボールはんだ４とフットプリント１１の接触箇所が視覚
的に確認できないため、位置修正もできないという問題
もあった。
おいて、リフローはんだ付け前の微小振動・衝撃，ＢＧ
Ａボールはんだのフットプリントとの接触する面のばら
つき若しくはフットプリント平坦度のばらつきなどによ
り位置ずれが非常に生じやすい。しかし、上述した如く
ボールはんだ４とフットプリント１１の接触箇所が視覚
的に確認できないため、位置修正もできないという問題
もあった。
【０００７】さらに、ＢＧＡ位置ずれ防止のために、Ｂ
ＧＡ上から荷重を加えてリフローはんだ付けすると、リ
フローはんだ溶融時にボールはんだがつぶされ、ボール
はんだ相互間のブリッジ，はんだ付け高さの減少，セル
フアライメント効果の消滅という障害・問題が発生す
る。本発明は、以上の問題点に鑑み、マザーボードのフ
ットプリントとＢＧＡの外部電極であるボールはんだと
の対向状態が直接確認できなくても正しい位置にＢＧＡ
を配置できる構成を得て、マザーボードへのＢＧＡの良
好な接続・固定を実現することを目的とする。
ＧＡ上から荷重を加えてリフローはんだ付けすると、リ
フローはんだ溶融時にボールはんだがつぶされ、ボール
はんだ相互間のブリッジ，はんだ付け高さの減少，セル
フアライメント効果の消滅という障害・問題が発生す
る。本発明は、以上の問題点に鑑み、マザーボードのフ
ットプリントとＢＧＡの外部電極であるボールはんだと
の対向状態が直接確認できなくても正しい位置にＢＧＡ
を配置できる構成を得て、マザーボードへのＢＧＡの良
好な接続・固定を実現することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、マザーボードへのＢＧＡの配置時に
正確な位置をガイドし、配置後のＢＧＡの移動を位置ず
れ許容範囲内に制限するようにする。すなわち、第１の
発明は、ＢＧＡの本体下部に部品外部電極であるボール
はんだを配し、該ＢＧＡをマザーボード上に配置してリ
フローはんだ付けして固定搭載するＢＧＡ固定搭載構造
において、ＢＧＡの四隅もしくは四隅のうちの数カ所に
貫通してなる位置決め穴を設けるとともに、マザーボー
ドには、ＢＧＡを正しい位置に配置したときに前記位置
決め穴の真下に相当する位置に断熱性でできた剛性のガ
イドピンを設け、該ガイドピンは、位置決め穴形状との
大きさの差が許容搭載位置ずれ量以内の範囲で小さい断
面形状であることを特徴とする。
め、第１の発明は、マザーボードへのＢＧＡの配置時に
正確な位置をガイドし、配置後のＢＧＡの移動を位置ず
れ許容範囲内に制限するようにする。すなわち、第１の
発明は、ＢＧＡの本体下部に部品外部電極であるボール
はんだを配し、該ＢＧＡをマザーボード上に配置してリ
フローはんだ付けして固定搭載するＢＧＡ固定搭載構造
において、ＢＧＡの四隅もしくは四隅のうちの数カ所に
貫通してなる位置決め穴を設けるとともに、マザーボー
ドには、ＢＧＡを正しい位置に配置したときに前記位置
決め穴の真下に相当する位置に断熱性でできた剛性のガ
イドピンを設け、該ガイドピンは、位置決め穴形状との
大きさの差が許容搭載位置ずれ量以内の範囲で小さい断
面形状であることを特徴とする。
【０００９】上記目的を達成するため、第２の発明は、
マザーボードへのＢＧＡの配置時に正確な位置を視覚的
に認識させ、配置後も視覚的にＢＧＡの位置修正ができ
るようにする。すなわち、第２の発明は、ＢＧＡの本体
下部に部品外部電極であるボールはんだを配し、該ＢＧ
Ａをマザーボード上に配置してリフローはんだ付けして
固定搭載するＢＧＡ固定搭載構造において、ＢＧＡの四
隅もしくは四隅のうちの数カ所に貫通してなる認識穴を
設けるとともに、マザーボードには、ＢＧＡを正しい位
置に配置したときに前記認識穴の真下に相当する位置に
認識マークを設け、該認識マークは、位置決め穴形状と
の大きさの差が許容搭載位置ずれ量以内の範囲で小さい
形状であることを特徴とする。
マザーボードへのＢＧＡの配置時に正確な位置を視覚的
に認識させ、配置後も視覚的にＢＧＡの位置修正ができ
るようにする。すなわち、第２の発明は、ＢＧＡの本体
下部に部品外部電極であるボールはんだを配し、該ＢＧ
Ａをマザーボード上に配置してリフローはんだ付けして
固定搭載するＢＧＡ固定搭載構造において、ＢＧＡの四
隅もしくは四隅のうちの数カ所に貫通してなる認識穴を
設けるとともに、マザーボードには、ＢＧＡを正しい位
置に配置したときに前記認識穴の真下に相当する位置に
認識マークを設け、該認識マークは、位置決め穴形状と
の大きさの差が許容搭載位置ずれ量以内の範囲で小さい
形状であることを特徴とする。
【００１０】
【作用】上記構成の第１の発明によれば、ＢＧＡの位置
決め穴各々にマザーボード上の対応する各々のガイドピ
ンが貫通するようにＢＧＡを配置すると、これによりＢ
ＧＡは指定位置に正しく配置され、その後リフローはん
だ付けすることにより良好なＢＧＡのはんだ接続ができ
る。このとき、位置ずれが生じても、ガイドピンと位置
決め穴の相互の大きさの差はＢＧＡをマザーボードへ搭
載する時の許容位置ずれの値以内であるので、位置ずれ
による接続不良は生じない。
決め穴各々にマザーボード上の対応する各々のガイドピ
ンが貫通するようにＢＧＡを配置すると、これによりＢ
ＧＡは指定位置に正しく配置され、その後リフローはん
だ付けすることにより良好なＢＧＡのはんだ接続ができ
る。このとき、位置ずれが生じても、ガイドピンと位置
決め穴の相互の大きさの差はＢＧＡをマザーボードへ搭
載する時の許容位置ずれの値以内であるので、位置ずれ
による接続不良は生じない。
【００１１】また、上記構成の第２の発明によれば、Ｂ
ＧＡの認識穴各々がマザーボード上の対応する各々の認
識マークの真上に重なり合い、ＢＧＡ上部より認識穴を
通して認識マーク各々を視覚的に認識できる位置にＢＧ
Ａを配置すると、これによりＢＧＡは指定位置に正しく
配置され、その後リフローはんだ付けすることにより良
好なはんだ接続ができる。このとき、リフローはんだ付
け前のＢＧＡ位置ずれ修正においては、再度認識穴と対
応する認識マークが合致するのを確認できる位置にＢＧ
Ａを移動することで修正することができる。
ＧＡの認識穴各々がマザーボード上の対応する各々の認
識マークの真上に重なり合い、ＢＧＡ上部より認識穴を
通して認識マーク各々を視覚的に認識できる位置にＢＧ
Ａを配置すると、これによりＢＧＡは指定位置に正しく
配置され、その後リフローはんだ付けすることにより良
好なはんだ接続ができる。このとき、リフローはんだ付
け前のＢＧＡ位置ずれ修正においては、再度認識穴と対
応する認識マークが合致するのを確認できる位置にＢＧ
Ａを移動することで修正することができる。
【００１２】
【実施例】以下、図面に従って実施例を説明する。図１
は第１の発明の一実施例を示す側面図、図２は同実施例
のＢＧＡの構造を示す平面図、図３は同側面図、図４は
同底面図である。ＢＧＡの機能的構成は図９，１０で示
した従来のものと同様であるので、説明は省略する。
は第１の発明の一実施例を示す側面図、図２は同実施例
のＢＧＡの構造を示す平面図、図３は同側面図、図４は
同底面図である。ＢＧＡの機能的構成は図９，１０で示
した従来のものと同様であるので、説明は省略する。
【００１３】本実施例のＢＧＡには、半導体チップの電
極と外部端子電極であるボールはんだ４を電気的に接続
配線するパターンが設けられている基板１のデッドスペ
ースとなる四隅、場合によっては四隅のうちの数カ所に
貫通してなる位置決め穴１２が設けられている。一方、
マザーボード１０上にはＢＧＡを指定するマザーボード
位置に配置した場合に、位置決め穴１２の真下となる位
置にガイドピン１３が設けられている。１１はフットプ
リントである。
極と外部端子電極であるボールはんだ４を電気的に接続
配線するパターンが設けられている基板１のデッドスペ
ースとなる四隅、場合によっては四隅のうちの数カ所に
貫通してなる位置決め穴１２が設けられている。一方、
マザーボード１０上にはＢＧＡを指定するマザーボード
位置に配置した場合に、位置決め穴１２の真下となる位
置にガイドピン１３が設けられている。１１はフットプ
リントである。
【００１４】ガイドピン１３は、位置決め穴１２の形状
との大きさの差がＢＧＡをマザーボード１０へ搭載する
時の許容搭載位置ずれ量以内の範囲で小さい断面形状と
なっている。また、ガイドピン１３はリフローはんだ付
け時の加熱に耐えうる材料でマザーボード１０に固定搭
載してある。以上の構成の本実施例の作用を以下に説明
する。
との大きさの差がＢＧＡをマザーボード１０へ搭載する
時の許容搭載位置ずれ量以内の範囲で小さい断面形状と
なっている。また、ガイドピン１３はリフローはんだ付
け時の加熱に耐えうる材料でマザーボード１０に固定搭
載してある。以上の構成の本実施例の作用を以下に説明
する。
【００１５】まず、基板１の四隅もしくは四隅の数カ所
に設けられたＢＧＡの位置決め穴１２各々をマザーボー
ド１０上の対応する各々のガイドピン１３が貫通するよ
うにしてＢＧＡを配置する。これにより、ＢＧＡを指定
位置に正しく配置でき、その後リフローはんだ付けする
ことにより良好なＢＧＡのはんだ接続が可能となる。こ
のとき、位置ずれが生じても、ガイドピン１３と位置決
め穴１２の相互の大きさの差はＢＧＡをマザーボード１
０へ搭載する時の許容位置ずれの値以内であるので、位
置ずれによる接続不良は生じない。
に設けられたＢＧＡの位置決め穴１２各々をマザーボー
ド１０上の対応する各々のガイドピン１３が貫通するよ
うにしてＢＧＡを配置する。これにより、ＢＧＡを指定
位置に正しく配置でき、その後リフローはんだ付けする
ことにより良好なＢＧＡのはんだ接続が可能となる。こ
のとき、位置ずれが生じても、ガイドピン１３と位置決
め穴１２の相互の大きさの差はＢＧＡをマザーボード１
０へ搭載する時の許容位置ずれの値以内であるので、位
置ずれによる接続不良は生じない。
【００１６】なお、本実施例での位置合わせは、自動搭
載機における視覚センサーを用いた場合にも適用でき
る。図５は第２の発明の一実施例を示す側面図である。
本発明のＢＧＡは、導体チップの電極と外部端子電極で
あるボールはんだを電気的に接続配線するパターンが設
けられている基板のデッドスペースとなる四隅、場合に
よっては四隅のうちの数カ所に貫通してなる認識穴が設
けられている。本実施例では、ＢＧＡの構造は第１の実
施例のものと同一であり、図２〜４に示す位置決め穴１
２が前記認識穴に相当する。したがって、以下の説明で
は認識穴を位置決め穴１２の称呼で説明する。
載機における視覚センサーを用いた場合にも適用でき
る。図５は第２の発明の一実施例を示す側面図である。
本発明のＢＧＡは、導体チップの電極と外部端子電極で
あるボールはんだを電気的に接続配線するパターンが設
けられている基板のデッドスペースとなる四隅、場合に
よっては四隅のうちの数カ所に貫通してなる認識穴が設
けられている。本実施例では、ＢＧＡの構造は第１の実
施例のものと同一であり、図２〜４に示す位置決め穴１
２が前記認識穴に相当する。したがって、以下の説明で
は認識穴を位置決め穴１２の称呼で説明する。
【００１７】一方、マザーボード１０上にはＢＧＡを指
定するマザーボード位置に配置した場合に、位置決め穴
１２の真下となる認識マーク１４が設けられている。１
１はフットプリントである。識別マーク１４は、位置決
め穴１２の形状との大きさの差がＢＧＡをマザーボード
１０へ搭載する時の許容搭載位置ずれ量以内の範囲で小
さい形状となっている。 以上の構成の本実施例の作用
を以下に説明する。
定するマザーボード位置に配置した場合に、位置決め穴
１２の真下となる認識マーク１４が設けられている。１
１はフットプリントである。識別マーク１４は、位置決
め穴１２の形状との大きさの差がＢＧＡをマザーボード
１０へ搭載する時の許容搭載位置ずれ量以内の範囲で小
さい形状となっている。 以上の構成の本実施例の作用
を以下に説明する。
【００１８】まず、基板１の四隅もしくは四隅の数カ所
に設けられたＢＧＡの位置決め穴１２各々がマザーボー
ド１０上の対応する各々の認識マーク１４の真上に重な
り合い、ＢＧＡ上部より位置決め穴１２を通して認識マ
ーク１４各々を視覚的に認識できる位置にＢＧＡを配置
する。これにより、ＢＧＡを指定位置に正しく配置で
き、その後リフローはんだ付けすることにより良好なは
んだ接続が可能となる。このとき、リフローはんだ付け
前のＢＧＡ位置ずれ修正においては、再度位置決め穴１
２と対応する認識マーク１４が合致するのを確認できる
位置にＢＧＡを移動し修正する。
に設けられたＢＧＡの位置決め穴１２各々がマザーボー
ド１０上の対応する各々の認識マーク１４の真上に重な
り合い、ＢＧＡ上部より位置決め穴１２を通して認識マ
ーク１４各々を視覚的に認識できる位置にＢＧＡを配置
する。これにより、ＢＧＡを指定位置に正しく配置で
き、その後リフローはんだ付けすることにより良好なは
んだ接続が可能となる。このとき、リフローはんだ付け
前のＢＧＡ位置ずれ修正においては、再度位置決め穴１
２と対応する認識マーク１４が合致するのを確認できる
位置にＢＧＡを移動し修正する。
【００１９】なお、本実施例での位置合わせも、自動搭
載機における視覚センサーを用いた場合にも適用でき
る。
載機における視覚センサーを用いた場合にも適用でき
る。
【００２０】
【発明の効果】上述した構成の第１の発明によれば、Ｂ
ＧＡの本体下部に部品外部電極であるボールはんだを配
し、該ＢＧＡをマザーボード上に配置してリフローはん
だ付けして固定搭載するＢＧＡ固定搭載構造において、
ＢＧＡの四隅もしくは四隅のうちの数カ所に貫通してな
る位置決め穴を設けるとともに、マザーボードには、Ｂ
ＧＡを正しい位置に配置したときに前記位置決め穴の真
下に相当する位置に断熱性でできた剛性のガイドピンを
設け、該ガイドピンは、位置決め穴形状との大きさの差
が許容搭載位置ずれ量以内の範囲で小さい断面形状であ
るので、マザーボードへのＢＧＡの配置時に正確な位置
をガイドし、配置後のＢＧＡの移動を位置ずれ許容範囲
内に制限することができる。
ＧＡの本体下部に部品外部電極であるボールはんだを配
し、該ＢＧＡをマザーボード上に配置してリフローはん
だ付けして固定搭載するＢＧＡ固定搭載構造において、
ＢＧＡの四隅もしくは四隅のうちの数カ所に貫通してな
る位置決め穴を設けるとともに、マザーボードには、Ｂ
ＧＡを正しい位置に配置したときに前記位置決め穴の真
下に相当する位置に断熱性でできた剛性のガイドピンを
設け、該ガイドピンは、位置決め穴形状との大きさの差
が許容搭載位置ずれ量以内の範囲で小さい断面形状であ
るので、マザーボードへのＢＧＡの配置時に正確な位置
をガイドし、配置後のＢＧＡの移動を位置ずれ許容範囲
内に制限することができる。
【００２１】これにより、マザーボードのフットプリン
トとＢＧＡの外部電極であるボールはんだとの対向状態
が直接確認できなくても正しい位置にＢＧＡを配置する
ことが可能となり、マザーボードへのＢＧＡの良好な接
続・固定を実現するという効果がある。さらに、第１の
発明によれば、リフローはんだ付け時のＢＧＡを上部か
らの荷重なしに位置ずれ許容範囲内での移動に制限でき
るため、ＢＧＡのセルフアライメント効果が十分期待で
き、良好なＢＧＡのマザーボードへのリフローはんだ付
け固定が実現できる。
トとＢＧＡの外部電極であるボールはんだとの対向状態
が直接確認できなくても正しい位置にＢＧＡを配置する
ことが可能となり、マザーボードへのＢＧＡの良好な接
続・固定を実現するという効果がある。さらに、第１の
発明によれば、リフローはんだ付け時のＢＧＡを上部か
らの荷重なしに位置ずれ許容範囲内での移動に制限でき
るため、ＢＧＡのセルフアライメント効果が十分期待で
き、良好なＢＧＡのマザーボードへのリフローはんだ付
け固定が実現できる。
【００２２】また、第１の発明によれば、ＢＧＡの位置
決め穴とマザーボード上のガイドピンを備えるだけの安
価な構成で上記の各効果を得ることができる。また、上
述した構成の第２の発明によれば、ＢＧＡの本体下部に
部品外部電極であるボールはんだを配し、該ＢＧＡをマ
ザーボード上に配置してリフローはんだ付けして固定搭
載するＢＧＡ固定搭載構造において、ＢＧＡの四隅もし
くは四隅のうちの数カ所に貫通してなる認識穴を設ける
とともに、マザーボードには、ＢＧＡを正しい位置に配
置したときに前記認識穴の真下に相当する位置に認識マ
ークを設け、該認識マークは、位置決め穴形状との大き
さの差が許容搭載位置ずれ量以内の範囲で小さい形状で
あるので、マザーボードへのＢＧＡの配置時に正確な位
置を視覚的に認識させ、配置後も視覚的にＢＧＡの位置
修正ができる。
決め穴とマザーボード上のガイドピンを備えるだけの安
価な構成で上記の各効果を得ることができる。また、上
述した構成の第２の発明によれば、ＢＧＡの本体下部に
部品外部電極であるボールはんだを配し、該ＢＧＡをマ
ザーボード上に配置してリフローはんだ付けして固定搭
載するＢＧＡ固定搭載構造において、ＢＧＡの四隅もし
くは四隅のうちの数カ所に貫通してなる認識穴を設ける
とともに、マザーボードには、ＢＧＡを正しい位置に配
置したときに前記認識穴の真下に相当する位置に認識マ
ークを設け、該認識マークは、位置決め穴形状との大き
さの差が許容搭載位置ずれ量以内の範囲で小さい形状で
あるので、マザーボードへのＢＧＡの配置時に正確な位
置を視覚的に認識させ、配置後も視覚的にＢＧＡの位置
修正ができる。
【００２３】これにより、第１の発明と同様に、マザー
ボードのフットプリントとＢＧＡの外部電極であるボー
ルはんだとの対向状態が直接確認できなくても正しい位
置にＢＧＡを配置することが可能となり、マザーボード
へのＢＧＡの良好な接続・固定を実現するという効果が
ある。さらに、第２の発明によれば、上述した如くマザ
ーボードへのＢＧＡの配置後も視覚的にＢＧＡの位置修
正ができるので、位置すれが生じやすいＢＧＡのリフロ
ーはんだ付け前の位置修正が容易に可能であるという効
果がある。
ボードのフットプリントとＢＧＡの外部電極であるボー
ルはんだとの対向状態が直接確認できなくても正しい位
置にＢＧＡを配置することが可能となり、マザーボード
へのＢＧＡの良好な接続・固定を実現するという効果が
ある。さらに、第２の発明によれば、上述した如くマザ
ーボードへのＢＧＡの配置後も視覚的にＢＧＡの位置修
正ができるので、位置すれが生じやすいＢＧＡのリフロ
ーはんだ付け前の位置修正が容易に可能であるという効
果がある。
【００２４】また、第２の発明によれば、ＢＧＡの認識
穴とマザーボード上の搭載マークを備えるだけの安価な
構造で上記の各効果を得ることができる。
穴とマザーボード上の搭載マークを備えるだけの安価な
構造で上記の各効果を得ることができる。
【図１】第１の発明の一実施例を示す側面図である。
【図２】第１の発明の一実施例のＢＧＡの構造を示す平
面図である。
面図である。
【図３】第１の発明の一実施例のＢＧＡの構造を示す側
面図である。
面図である。
【図４】第１の発明の一実施例のＢＧＡの構造を示す底
面図である。
面図である。
【図５】第２の発明の一実施例を示す側面図である。
【図６】従来例を示す平面図である。
【図７】従来例の側面図である。
【図８】従来例の底面図である。
【図９】図６のＡ−Ａ断面図である。
【図１０】図９のＬ部詳細断面図である。
【図１１】従来例の固定状態を示す側面図である。
１ 基板 ４ ボールはんだ １０ マザーボード １１ フットプリント １２ 位置決め穴 １３ ガイドピン １４ 認識マーク
Claims (2)
- 【請求項１】 ＢＧＡの本体下部に部品外部電極である
ボールはんだを配し、該ＢＧＡをマザーボード上に配置
してリフローはんだ付けして固定搭載するＢＧＡ固定搭
載構造において、 ＢＧＡの四隅もしくは四隅のうちの数カ所に貫通してな
る位置決め穴を設けるとともに、 マザーボードには、ＢＧＡを正しい位置に配置したとき
に前記位置決め穴の真下に相当する位置に断熱性ででき
た剛性のガイドピンを設け、 該ガイドピンは、位置決め穴形状との大きさの差が許容
搭載位置ずれ量以内の範囲で小さい断面形状であること
を特徴とするＢＧＡ固定搭載構造。 - 【請求項２】 ＢＧＡの本体下部に部品外部電極である
ボールはんだを配し、該ＢＧＡをマザーボード上に配置
してリフローはんだ付けして固定搭載するＢＧＡ固定搭
載構造において、 ＢＧＡの四隅もしくは四隅のうちの数カ所に貫通してな
る認識穴を設けるとともに、 マザーボードには、ＢＧＡを正しい位置に配置したとき
に前記認識穴の真下に相当する位置に認識マークを設
け、 該認識マークは、位置決め穴形状との大きさの差が許容
搭載位置ずれ量以内の範囲で小さい形状であることを特
徴とするＢＧＡ固定搭載構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32195394A JPH08181246A (ja) | 1994-12-26 | 1994-12-26 | Ｂｇａ固定搭載構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32195394A JPH08181246A (ja) | 1994-12-26 | 1994-12-26 | Ｂｇａ固定搭載構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181246A true JPH08181246A (ja) | 1996-07-12 |
Family
ID=18138278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32195394A Pending JPH08181246A (ja) | 1994-12-26 | 1994-12-26 | Ｂｇａ固定搭載構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181246A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253580A (ja) * | 2005-03-14 | 2006-09-21 | Alps Electric Co Ltd | 電子機能部品実装体及び電子機器 |
| JP2009130048A (ja) * | 2007-11-21 | 2009-06-11 | Elpida Memory Inc | 半導体装置及び電子装置 |
| JP2014216618A (ja) * | 2013-04-30 | 2014-11-17 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US10834839B1 (en) | 2019-08-27 | 2020-11-10 | International Business Machines Corporation | Barrier for hybrid socket movement reduction |
-
1994
- 1994-12-26 JP JP32195394A patent/JPH08181246A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253580A (ja) * | 2005-03-14 | 2006-09-21 | Alps Electric Co Ltd | 電子機能部品実装体及び電子機器 |
| JP2009130048A (ja) * | 2007-11-21 | 2009-06-11 | Elpida Memory Inc | 半導体装置及び電子装置 |
| JP2014216618A (ja) * | 2013-04-30 | 2014-11-17 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US10834839B1 (en) | 2019-08-27 | 2020-11-10 | International Business Machines Corporation | Barrier for hybrid socket movement reduction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440452A (en) | Surface mount components and semifinished products thereof | |
| US7665648B2 (en) | Fabrication method and structure of PCB assembly, and tool for assembly thereof | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH1168035A (ja) | パワー半導体モジュール | |
| US6268645B1 (en) | Semiconductor device | |
| US4851966A (en) | Method and apparatus of printed circuit board assembly with optimal placement of components | |
| JPH08181246A (ja) | Ｂｇａ固定搭載構造 | |
| JP2692620B2 (ja) | マルチチップモジュールの実装構造 | |
| JP4577686B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08191111A (ja) | 電子部品パッケージ | |
| JP4288026B2 (ja) | 装着ツール及びｉｃチップの装着方法 | |
| KR100202736B1 (ko) | 스크린 프린트 장치의 인쇄회로기판 고정용 지그 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JP3149727B2 (ja) | Ｐｂｇａパッケージ及びｐｂｇａパッケージ実装用基板 | |
| JP2005197406A (ja) | Ｂｇａ型ｉｃパッケージの取付構造 | |
| JP2001223325A (ja) | 半導体装置 | |
| JP3239071B2 (ja) | ボール・グリッド・アレイ（ｂｇａ）とその製造方法および電子装置 | |
| KR20060083284A (ko) | 솔더 기둥을 이용한 반도체 패키지의 기판 접합 구조 및방법 | |
| KR100559514B1 (ko) | 반도체칩과 리드 접속용 연결 부재 및 이를 이용한반도체패키지 | |
| JP2974584B2 (ja) | Ｐｂｇａパッケージ | |
| JPH07183444A (ja) | 表面実装部品 | |
| KR940000738Y1 (ko) | 반도체 소자(chip)와 인쇄회로 기판의 연결장치 | |
| JPS6292342A (ja) | 表面実装用半導体パツケ−ジ | |
| JP2885285B1 (ja) | 集積回路パッケージ | |
| KR19980034392A (ko) | BGA(Ball Grid Array) 부품 및 그 실장방법 |