JPH0817929A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0817929A
JPH0817929A JP6170472A JP17047294A JPH0817929A JP H0817929 A JPH0817929 A JP H0817929A JP 6170472 A JP6170472 A JP 6170472A JP 17047294 A JP17047294 A JP 17047294A JP H0817929 A JPH0817929 A JP H0817929A
Authority
JP
Japan
Prior art keywords
film
heat treatment
semiconductor device
reduced pressure
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6170472A
Other languages
English (en)
Other versions
JP2757782B2 (ja
Inventor
Noriyuki Kodama
紀行 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6170472A priority Critical patent/JP2757782B2/ja
Priority to KR1019950018950A priority patent/KR100192017B1/ko
Publication of JPH0817929A publication Critical patent/JPH0817929A/ja
Priority to US08/693,562 priority patent/US5716891A/en
Application granted granted Critical
Publication of JP2757782B2 publication Critical patent/JP2757782B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 ＴＥＯＳを用いて形成したＢＰＳＧ膜中の有
機成分を膜外に排出出来るようにして素子分離耐圧を向
上させ、リーク電流の削減を図る。 【構成】 ｐウェル２１上に３５００Åの膜厚の素子分
離酸化膜２３を形成し、ゲート電極２５、ソース・ドレ
イン領域２８を有するｎ型ＭＯＳトランジスタを形成し
た後、常圧化学気相成長法により、酸化膜２９を堆積
し、その後、ＴＥＯＳを原料とした減圧化学気相成長法
により、ＴＥＯＳ−ＢＰＳＧ膜３０を堆積する〔図４
（ａ）〕。次に、不活性雰囲気中、７００℃以上の温度
で熱処理を行い、膜中の有機成分を除去する。その後、
窒素雰囲気中、常圧で９００℃程度のリフロー処理を行
う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に有機系のガスを原料としてシリコン酸化膜
を形成する工程を含む半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】半導体集積回路装置は近年益々高集積化
されるとともに機能の高度化がすすめられるようになっ
てきている。そのため、半導体装置の微細化と多層化が
必要となってきており、基板表面の凹凸が著しくなって
きている。その結果、半導体基板上での金属配線のカバ
レッジを改善するための表面平坦化技術の重要性が高ま
ってきている。
【０００３】このような状況下にあって、ＴＥＯＳ（Te
traethylorthosilicate ）を原料とする、ＴＥＯＳ−Ｂ
ＰＳＧ（Boro-Phospho-Silicate Glass ）膜、あるい
は、ＴＥＯＳ−ＮＳＧ（Nondoped Silicate Glass ）膜
は、カバレッジ性がよくリフロー後の平坦性が優れてい
ることから、半導体装置の層間絶縁膜として注目されて
いる。図４（ａ）乃至（ｃ）は、ＴＥＯＳ−ＢＰＳＧ膜
を層間絶縁膜としてもつ半導体装置の従来の製造方法を
説明するための工程断面図である。
【０００４】まず、ｐ型のシリコン基板上にボロン、リ
ンをイオン注入し、熱処理を施してウェルとよばれる領
域を形成する。図示の部分にはｐウェル２１が示されて
いる。基板全面を数百Å酸化しその後窒化膜を堆積し
て、素子形成領域のみを残して窒化膜を除去する。イオ
ン注入を行ってチャネルストップ２２を形成した後に、
窒化膜の残っている部分以外を酸化して素子分離酸化膜
２３を形成し、窒化膜および素子形成領域上の酸化膜を
除去する。その後、しきい値制御のために、チャネル形
成領域にイオン注入を行った後に、ゲート酸化膜２４を
熱酸化により形成する。その後、多結晶シリコンを４０
００Å程度堆積し、リン拡散を行って低抵抗化した後に
パターニングしてゲート電極２５を形成する。
【０００５】ゲート電極形成後、ゲート電極下以外のゲ
ート酸化膜を除去し、新たに百Å程度酸化した後、リン
等のｎ型不純物のイオン注入を行って、ＬＤＤ（Lightl
y Doped Drain ）とよばれる低濃度不純物拡散層２６を
形成する。続いて、酸化膜の堆積とそのエッチバックに
よりサイドウォール２７を形成し、その後、ヒ素等のｎ
型不純物をイオン注入して、ソース・ドレイン領域２８
を形成する。
【０００６】続いて、常圧化学気相成長法(Atmospheric
Pressure ＣＶＤ；ＡＰＣＶＤ法）により、酸化膜２９
を１０００Å程度堆積する。その後、ＴＥＯＳを原料と
し、成長温度を６００℃程度とした減圧化学気相成長法
(Low Pressure ＣＶＤ；ＬＰＣＶＤ法）により、ＴＥＯ
Ｓ−ＢＰＳＧ膜３０を３０００Å程度堆積する〔図４
（ａ）〕。次いで、平坦化のために、窒素雰囲気中、常
圧で９００℃程度の熱処理を施すことにより、ＢＰＳＧ
膜３０をリフローさせ表面を平坦化する〔図４
（ｂ）〕。
【０００７】図示されていないが、その後、層間絶縁膜
としてのＴＥＯＳ−ＢＰＳＧ膜３０、酸化膜２９にコン
タクトホールを開口し、Ａｌ電極を形成した後、水素雰
囲気中４００℃程度の熱処理（いわゆる水素アロイ処
理）を行ってＡｌ電極のコンタクト抵抗の低減化を図
る。また、ＴＥＯＳ−ＢＰＳＧ膜３０の平坦化処理の
後、ＢＰＳＧ膜３０上に多結晶シリコン膜やシリコン窒
化膜等が形成されることがある。それらを図４（ｃ）に
おいてカバー膜３１として示す。
【０００８】以上が基本的なＭＯＳ型トランジスタの製
造工程であるが、単にＭＯＳ型トランジスタを形成する
だけの半導体装置ではそれ程大きな段差は生じない。し
かし、例えばＤＲＡＭでは、容量電極形成等のために多
結晶シリコンを２層あるいは３層に設けるなど現実のデ
バイスでは構造が３次元化、複雑化しており、そのた
め、平坦性に優れた、ＬＰＣＶＤ法で形成されたＴＥＯ
Ｓ−ＢＰＳＧ膜を配線下の層間絶縁膜として用いること
の有用性が高くなってきている。
【０００９】ところで、既に形成された半導体素子の特
性を崩したくない等の理由により高温の雰囲気に曝すこ
との望ましくない場合においては、有機系の材料を用い
た酸化膜の成膜技法としてプラズマ法等の低温成膜法が
用いられる。プラズマ法では成膜温度が１５０℃以下と
低温であるため、成膜された酸化膜中にカーボン乃至有
機成分が残留してデバイスの信頼性低下を招く。この点
に対処するものとして、特開平５−６３１００号公報に
は、ＴＥＯＳを原料としてプラズマ法によりシリコン酸
化膜を形成した後、窒素に２０％以下の酸素を混合した
常圧から１ｍＴｏｒｒまでの雰囲気中で４５０℃以下の
熱処理を施すことにより、残留有機成分を酸化させて、
膜中から除去する方法が提案されている。
【００１０】
【発明が解決しようとする課題】ＴＥＯＳ−ＢＰＳＧ膜
を有する半導体装置は、シラン系材料により形成された
酸化膜（ＢＰＳＧ膜を含む）をもつ半導体装置に比較し
て特性が劣っている。すなわち、図４（ｂ）に示される
状態のｎ型のトランジスタに対しては素子分離耐圧の低
下など、トランジスタ特性を劣化させる原因となってい
る。この図４（ｂ）の状態では特性の劣化はそれほど著
しくはないが、ＢＰＳＧ膜上に図４（ｃ）に示すように
窒化膜などのカバー膜を形成しさらに熱処理を施した場
合には特に素子分離耐圧の低下が著しくなる。
【００１１】上述したＴＥＯＳ−ＢＰＳＧ膜では、リフ
ローのための熱処理温度が９００℃程度と高いので、残
留有機成分はリフロー工程で大部分ＢＰＳＧ膜中から外
方に拡散して除去できると考えられていた。しかし、製
品歩留り、下地トランジスタ特性の詳細な解析から、以
下に示すように残留有機成分がトランジスタ特性を劣化
させる原因となっていることが明らかになった。
【００１２】二次イオン質量分析法により、このＴＥＯ
Ｓ−ＢＰＳＧ膜を有する半導体装置の素子分離領域の不
純物分布を測定したところ、ＢＰＳＧ膜、素子分離酸化
膜中では、炭素濃度は検出限界、１Ｅ１８atoms/cc以下
だったが、図４（ｂ）に示す酸化膜／シリコン基板界面
３２の領域には炭素がピーク濃度で５Ｅ２０atoms/ccパ
イルアップしていた。
【００１３】このパイルアップの生じる理由は図４
（ｂ）に示すような現象に起因すると考えられる。リフ
ロー時に熱処理で残留有機成分（主としてカーボンと考
えられる）の大部分は、ａのように外方に拡散して膜中
から除去されるが、ごく微量ながら一部はｂのように下
地基板測に拡散し、素子分離領域の酸化膜／シリコン基
板界面３２に達して蓄積される。そして、この領域にお
ける基板表面がｎ型化の方向に振られていることから、
この有機物が正の電荷を持っているかあるいはこれがシ
リコン基板と反応してｐ型のシリコン基板をｎ型方向に
動かすものと推測される。また、一部の有機成分はｃに
示すように素子部に到達し、トランジスタ特性を低下さ
せる。
【００１４】特に、リフロー工程後、上層に３１のよう
な窒化膜、多結晶シリコン膜等のカバー膜を堆積した後
に熱処理を行うプロセスでは、リフロー時に完全に除去
できなかった残留有機物が、上層の膜により外方拡散ｄ
が妨げられ、下層への拡散ｅ、ｆが顕著になる〔図４
（ｃ）参照〕。
【００１５】このような減圧下、６００℃程度の成膜温
度で行った成膜中の残留有機物の除去方法として、上記
の特開平５−６３１００号公報に記載されたような４５
０℃以下の比較的低温の熱処理では、リフロー後の微量
な残留有機成分の除去にはほとんど効果がない。
【００１６】ところで、ＢＰＳＧ膜は吸湿性が高いため
大気中に放置された後、Ｏ2 雰囲気で熱処理を行う場合
は熱処理温度を８００℃以上にすると、ＢＰＳＧ膜中に
多量の水分が存在するためにウエット酸化と同様な現象
が起こり、下地基板が異常酸化を起こすという問題があ
る。
【００１７】したがって、本願発明の解決すべき課題
は、第１に、ＴＥＯＳ等の有機系材料を用いてＣＶＤ法
により形成した酸化膜の残留有機物を外方拡散させ、下
地基板側に拡散到達する量をできるだけ抑えることであ
り、このことにより素子分離耐圧を向上させようとする
ものである。また、第２に、熱処理時の異常酸化を防止
することである。
【００１８】
【課題を解決するための手段】上記課題を解決するた
め、本発明によれば、（１）有機系のガスを原料として
減圧ＣＶＤ法により酸化シリコンを主体とする層間絶縁
膜を形成する工程と、（２）減圧雰囲気中で７００℃以
上の温度で熱処理を行う工程と、を含むことを特徴とす
る半導体装置の製造方法、が提供される。また、好まし
くは、前記（２）の工程における熱処理が、酸素と不活
性ガスまたは窒素とを混合した酸化性ガス雰囲気中で７
５０℃以下の温度で行われる。
【００１９】
【作用】本発明の作用・効果を確認するために図１に示
す半導体装置を作製した。比抵抗１５Ω−ｃｍのｐ- 型
シリコン基板１１上に選択酸化法により膜厚３５００Å
の素子分離酸化膜１２を形成し、その上に特性測定のた
めのＡｌ電極１３を形成した。
【００２０】その上にシランを原料とするＡＰＣＶＤ法
により膜厚３０００Åのシリコン酸化膜１４を形成し、
さらに成長温度６００℃程度のＬＰＣＶＤ法により膜厚
４０００ÅのＴＥＯＳ−ＢＰＳＧ膜１５を形成した〔図
１（ａ）〕。続いて、１０ｍＴｏｒｒの水素雰囲気中で
３０分、熱処理を行った。熱処理温度は６００〜９００
℃と変化させた。その後、ＴＥＯＳ−ＢＰＳＧ膜のリフ
ローのために、常圧の窒素雰囲気中で、９００℃の温度
で３０分の熱処理を行った〔図１（ｂ）〕（この製品を
プロセスＡ製品と呼ぶ）。
【００２１】また、カバー膜被着による影響をみるため
に、プロセスＡ製品と同様の有機成分外方拡散のための
熱処理、およびリフロー熱処理を施した後、図１（ｃ）
に示すように、シリコン窒化膜１６を２０００Åの膜厚
に被着した製品を作製した。この製品では、シリコン窒
化膜を、常圧の窒素雰囲気中で７００℃程度の成長温度
で成膜し、その後常圧の窒素雰囲気中で９００℃で３０
分の熱処理を行った（この製品をプロセスＢ製品と呼
ぶ）。
【００２２】比較のために、シランガスを用い、ＡＰＣ
ＶＤ法によりＢＰＳＧ膜を堆積し、リフロー熱処理を行
った製品も作製した（形状は、図１（ｂ）と同様であ
る。この製品をプロセスＣ製品と呼ぶ）。
【００２３】各プロセス製品の製品出来上がりの状態で
は、素子分離酸化膜１２下のシリコン基板表面はｎ型化
している。本発明の作用・効果を見るために、Ａｌ電極
１３に負の電圧を印加しつつ、Ａｌ電極−シリコン基板
間の容量測定から、フラットバンド電圧を求めた。この
フラットバンド電圧が絶対値で高い値を示すほど基板表
面が強くｎ型化されていることになり、素子分離耐圧が
低くなる。測定結果を図２に示す。
【００２４】プロセスＣ製品では、同図に示されるよう
に、フラットバンド電圧は−２．５Ｖであった。熱処理
を行わない場合、プロセスＡ製品での反転電圧は−６Ｖ
程度であるが、プロセスＢ製品では、−１５Ｖと大きく
劣化している。一方、プロセスＡ製品、プロセスＢ製品
とも、熱処理温度が７００℃を越えるあたりから急速に
特性が改善され、熱処理温度が８００℃を越えると、プ
ロセスＣ製品に対して遜色のない−３．５Ｖとなってい
る。
【００２５】二次イオン質量分析法で、プロセスＡ製
品、プロセスＢ製品の素子分離酸化膜下のシリコン界面
の炭素分布を測定したところ、減圧下の熱処理を行わな
い場合にはＡ製品で５×Ｅ２０atoms/cc、Ｂ製品で１×
Ｅ２１atoms/ccであったが、熱処理が７００℃を越える
と、測定限界の１×Ｅ１８atoms/cc以下となった。以上
の結果より、本発明により、ＴＥＯＳ−ＢＰＳＧ膜中の
残留有機物が低減でき、シリコン酸化膜／シリコン基板
界面の炭素のパイルアップを防ぐことにより素子分離耐
圧の低下を防ぐなど、デバイス特性の劣化を抑えること
ができることが分かる。
【００２６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図４（ａ）、（ｂ）に示すように、第
１の実施例の半導体装置を作製した。すなわち、ｐウェ
ル２１上に３５００Åの膜厚の素子分離酸化膜２３を形
成し、ゲート電極２５、ソース・ドレイン領域２８を有
するｎ型ＭＯＳトランジスタを形成した後、常圧化学気
相成長法により、酸化膜２９を１０００Å程度堆積し
た。その後、ＴＥＯＳを原料とし、成長温度を６００℃
程度とした減圧化学気相成長法により、ＴＥＯＳ−ＢＰ
ＳＧ膜３０を３０００Å程度堆積した〔図４（ａ）〕。
次に、１０ｍＴｏｒｒの水素雰囲気中、８００℃で３０
分の熱処理を行い、その後、窒素雰囲気中、常圧で９０
０℃程度の熱処理を施すことにより、ＢＰＳＧ膜３０の
リフローを行った〔図４（ｂ）〕。
【００２７】その後、コンタクトホールの開孔、Ａｌ配
線の形成、水素アロイ処理を行って本実施例の半導体装
置の作製を終了する。このようにして形成された半導体
装置では、フィールド反転電圧、素子分離耐圧、リーク
電流特性において、シランガスを用いて形成したＢＰＳ
Ｇ膜を有する半導体装置のそれとほぼ同等のものとする
ことができた。
【００２８】残留有機成分の外方拡散のための熱処理に
おいて、減圧の真空度は、ＬＰＣＶＤ時の炉内の真空度
と同程度あるいはそれより低い気圧であれば、有機成分
除去の十分な効果が得られる。この熱処理は酸化膜（Ｂ
ＰＳＧ膜等を含む）の成長炉において成膜終了後そのま
ま行うことができる。その場合、成膜の終了後炉内の温
度を所望の温度（例えば８００℃）に昇温し、適当なガ
スを供給するだけでよい。また、熱処理時に新たに真空
度を設定し直すようにしてもよい。熱処理時のガスは、
水素の外、窒素、アルゴン等の反応性の低いものであれ
ば用いることができる。また、熱処理温度を９００℃程
度にまで上げ、膜のリフロー処理を兼ねるようにしても
よい。
【００２９】［第２の実施例］次に、図３を参照して本
発明の第２の実施例について説明する。第１の実施例の
場合と同様にＭＯＳトランジスタを形成し、酸化膜２９
を１０００Å程度堆積する。続いて、４０００Åの第１
のＴＥＯＳ−ＢＰＳＧ膜３０ａを６００℃の成長温度で
堆積した後に、炉を８００℃まで昇温して３０分程度１
０ｍＴｏｒｒ程度の窒素雰囲気中で熱処理する。その
後、炉を６００℃に降温してさらに４０００Åの第２の
ＴＥＯＳ−ＢＰＳＧ膜３０ｂを堆積し、再び炉を昇温し
て前記の条件で熱処理を行う。
【００３０】その後は、先の実施例の場合のプロセスと
同様のプロセスにより電極・配線を形成して本実施例の
作製を終了する。本実施例によると、ＴＥＯＳ−ＢＰＳ
Ｇ膜が厚い場合でも、膜堆積、熱処理を分割して行うこ
とにより、効率的に残留有機物の除去を行うことがで
き、第１の実施例の場合と同等の効果を得ることができ
る。
【００３１】［第３の実施例］次に、第３の実施例につ
いて説明する。図４（ａ）に示すように、ＭＯＳトラン
ジスタを形成し、１０００Åの酸化膜２９を形成した
後、４０００ÅのＴＥＯＳ−ＢＰＳＧ膜３０を８０００
Åに堆積した。炉から取り出して３時間放置した後、真
空炉内に装着して７５０℃まで昇温し、１０ｍＴｏｒｒ
程度の酸素雰囲気中で２０分程度の熱処理を行った。
【００３２】ＢＰＳＧ膜は吸湿性が高いため大気中に放
置されると膜中の水分は多くなるが本実施例では、熱処
理温度を７５０℃と比較的低く抑えたことにより、酸化
性雰囲気中であっても下地の異常酸化は防止することが
できる。また、本実施例での熱処理は雰囲気中の酸素が
残留有機成分を酸化し、膜からの脱離を促すので、第１
の実施例とほぼ同等の効果をより低温で得ることができ
る。
【００３３】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を逸脱しない範囲内において各種の
変更が可能である。例えば、実施例では、ＢＰＳＧ膜に
ついて説明したが、本発明は、ＰＳＧ膜やＮＳＧ膜等の
他の酸化膜にも適用が可能なものである。また、半導体
装置の例としてＭＯＳ型の半導体装置を挙げたが、本発
明は特定の型のデバイスに限定されるものではない。
【００３４】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、ＴＥＯＳを原料とする層間絶縁膜のリ
フロー工程前の熱処理あるいはリフロー工程を減圧下、
７００℃以上の温度にて行うものであるので、層間絶縁
膜形成時の膜中の残留有機成分の外方拡散を促進させ、
酸化膜／シリコン基板界面の炭素濃度を低減化させるこ
とができる。したがって、本発明によれば、素子分離耐
圧を向上させることができるとともにリーク電流を抑制
することができ、製品の信頼性向上を図ることができ
る。
【図面の簡単な説明】
【図１】本発明の作用を説明するための半導体装置の断
面図。
【図２】本発明の作用を説明するための、熱処理温度と
フラットバンド電圧との関係を示すグラフ。
【図３】本発明の第２の実施例を説明するための断面
図。
【図４】ＭＯＳ型半導体装置の一般的製造方法を説明す
るための断面図。
【符号の説明】
１１ ｐ- 型シリコン基板 １２ 素子分離酸化膜 １３ Ａｌ電極 １４ シリコン酸化膜 １５ ＴＥＯＳ−ＢＰＳＧ膜 １６ シリコン窒化膜 ２１ ｐウェル ２２ チャネルストップ ２３ 素子分離酸化膜 ２４ ゲート酸化膜 ２５ ゲート電極 ２６ 低濃度不純物拡散層 ２７ サイドウォール ２８ ソース・ドレイン領域 ２９ 酸化膜 ３０ ＴＥＯＳ−ＢＰＳＧ膜 ３０ａ 第１のＴＥＯＳ−ＢＰＳＧ膜 ３０ｂ 第２のＴＥＯＳ−ＢＰＳＧ膜 ３１ カバー膜 ３２ 酸化膜／シリコン基板界面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 （１）有機系のガスを原料として減圧Ｃ
    ＶＤ法により酸化シリコンを主体とする層間絶縁膜を形
    成する工程と、 （２）減圧雰囲気中で７００℃以上の温度で熱処理を行
    う工程と、を含むことを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 （１）半導体基板の所定の領域に選択酸
    化法にて素子分離酸化膜を形成する工程と、 （２）前記素子分離酸化膜にて区画された活性領域内に
    半導体素子を形成する工程と、 （３）有機系のガスを原料として減圧ＣＶＤ法により酸
    化シリコンを主体とする層間絶縁膜を形成する工程と、 （４）減圧雰囲気中で７００℃以上の温度で熱処理を行
    う工程と、を含むことを特徴とする半導体装置の製造方
    法。
  3. 【請求項３】 前記減圧雰囲気中での熱処理が、前記層
    間絶縁膜の成膜時の真空度と同程度もしくはそれより高
    度の真空度においてなされることを特徴とする請求項１
    または２記載の半導体装置の製造方法。
  4. 【請求項４】 前記減圧雰囲気中での熱処理が、前記層
    間絶縁膜を形成する成長炉内において前記層間絶縁膜の
    形成工程に引き続いて行われることを特徴とする請求項
    １または２記載の半導体装置の製造方法。
  5. 【請求項５】 前記層間絶縁膜の成膜工程と前記減圧雰
    囲気中での熱処理工程とが繰り返しそれぞれ複数回行わ
    れることを特徴とする請求項１または２記載の半導体装
    置の製造方法。
  6. 【請求項６】 前記減圧雰囲気中での熱処理が、酸素と
    不活性ガスまたは窒素とを混合した酸化性ガス雰囲気中
    で７５０℃以下の温度で行われることを特徴とする請求
    項１または２記載の半導体装置の製造方法。
  7. 【請求項７】 前記減圧雰囲気中での熱処理が、前記層
    間絶縁膜の平坦化熱処理工程を兼ねていることを特徴と
    する請求項１または２記載の半導体装置の製造方法。
JP6170472A 1994-06-30 1994-06-30 半導体装置の製造方法 Expired - Fee Related JP2757782B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6170472A JP2757782B2 (ja) 1994-06-30 1994-06-30 半導体装置の製造方法
KR1019950018950A KR100192017B1 (ko) 1994-06-30 1995-06-30 반도체 장치의 제조방법
US08/693,562 US5716891A (en) 1994-06-30 1996-08-07 Fabrication process of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6170472A JP2757782B2 (ja) 1994-06-30 1994-06-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0817929A true JPH0817929A (ja) 1996-01-19
JP2757782B2 JP2757782B2 (ja) 1998-05-25

Family

ID=15905583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6170472A Expired - Fee Related JP2757782B2 (ja) 1994-06-30 1994-06-30 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5716891A (ja)
JP (1) JP2757782B2 (ja)
KR (1) KR100192017B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843347A2 (en) * 1996-11-13 1998-05-20 Applied Materials, Inc. Method and apparatus for processing a semiconductor substrate
EP0843348A2 (en) * 1996-11-13 1998-05-20 Applied Materials, Inc. Method and apparatus for processing a semiconductor substrate
WO1999017351A1 (en) * 1997-09-30 1999-04-08 Infineon Technologies Ag Reduction of gate-induced drain leakage in semiconductor devices
JP2005109458A (ja) * 2003-09-09 2005-04-21 Seiko Instruments Inc 半導体装置の製造方法
JP2006041307A (ja) * 2004-07-29 2006-02-09 Fuji Electric Holdings Co Ltd 絶縁ゲート型電界効果トランジスタの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6332296A (en) * 1996-02-02 1997-08-22 Micron Technology, Inc. Reducing fixed charge in semiconductor device layers
US5908308A (en) * 1997-11-26 1999-06-01 Advanced Micro Devices, Inc. Use of borophosphorous tetraethyl orthosilicate (BPTEOS) to improve isolation in a transistor array
TW394988B (en) * 1998-09-14 2000-06-21 United Microelectronics Corp Method for formation of a dielectric film
US6462371B1 (en) * 1998-11-24 2002-10-08 Micron Technology Inc. Films doped with carbon for use in integrated circuit technology
JP2002057153A (ja) * 2000-08-08 2002-02-22 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
US6756187B2 (en) * 2002-01-04 2004-06-29 Nec Lcd Technologies, Ltd. Method for removing patterned layer from lower layer through reflow
TW569077B (en) * 2003-05-13 2004-01-01 Univ Nat Chiao Tung Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology
US7101767B2 (en) * 2003-08-25 2006-09-05 Micron Technology, Inc. Methods of forming capacitors
US7884030B1 (en) 2006-04-21 2011-02-08 Advanced Micro Devices, Inc. and Spansion LLC Gap-filling with uniform properties
JP2009105291A (ja) * 2007-10-25 2009-05-14 Panasonic Corp 接合構造体およびその製造方法
US9379194B2 (en) 2014-11-09 2016-06-28 Tower Semiconductor Ltd. Floating gate NVM with low-moisture-content oxide cap layer
US9431455B2 (en) 2014-11-09 2016-08-30 Tower Semiconductor, Ltd. Back-end processing using low-moisture content oxide cap layer
JP6828449B2 (ja) * 2017-01-17 2021-02-10 株式会社デンソー 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214627A (ja) * 1990-01-18 1991-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06120355A (ja) * 1992-09-30 1994-04-28 Toshiba Corp 半導体装置の製造方法
JPH0737878A (ja) * 1993-07-16 1995-02-07 Toshiba Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1227245B (it) * 1988-09-29 1991-03-27 Sgs Thomson Microelectronics Strato dielettrico di prima interconnessione per dispositivi elettronici a semiconduttore
US5104482A (en) * 1989-02-21 1992-04-14 Lam Research Corporation Simultaneous glass deposition and viscoelastic flow process
US5094984A (en) * 1990-10-12 1992-03-10 Hewlett-Packard Company Suppression of water vapor absorption in glass encapsulation
US5139971A (en) * 1991-06-07 1992-08-18 Intel Corporation Anneal to decrease moisture absorbance of intermetal dielectrics
JPH0563100A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd 半導体装置の製造方法
JPH0562967A (ja) * 1991-09-02 1993-03-12 Sharp Corp 半導体装置の製造方法
US5409858A (en) * 1993-08-06 1995-04-25 Micron Semiconductor, Inc. Method for optimizing thermal budgets in fabricating semiconductors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214627A (ja) * 1990-01-18 1991-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06120355A (ja) * 1992-09-30 1994-04-28 Toshiba Corp 半導体装置の製造方法
JPH0737878A (ja) * 1993-07-16 1995-02-07 Toshiba Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843347A2 (en) * 1996-11-13 1998-05-20 Applied Materials, Inc. Method and apparatus for processing a semiconductor substrate
EP0843348A2 (en) * 1996-11-13 1998-05-20 Applied Materials, Inc. Method and apparatus for processing a semiconductor substrate
EP0843348A3 (en) * 1996-11-13 1998-10-07 Applied Materials, Inc. Method and apparatus for processing a semiconductor substrate
EP0843347A3 (en) * 1996-11-13 1998-12-16 Applied Materials, Inc. Method and apparatus for processing a semiconductor substrate
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
WO1999017351A1 (en) * 1997-09-30 1999-04-08 Infineon Technologies Ag Reduction of gate-induced drain leakage in semiconductor devices
JP2005109458A (ja) * 2003-09-09 2005-04-21 Seiko Instruments Inc 半導体装置の製造方法
JP4761431B2 (ja) * 2003-09-09 2011-08-31 セイコーインスツル株式会社 半導体装置の製造方法
JP2006041307A (ja) * 2004-07-29 2006-02-09 Fuji Electric Holdings Co Ltd 絶縁ゲート型電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
JP2757782B2 (ja) 1998-05-25
KR100192017B1 (ko) 1999-06-15
US5716891A (en) 1998-02-10

Similar Documents

Publication Publication Date Title
US7501668B2 (en) Semiconductor memory devices having contact pads with silicide caps thereon
US6639288B1 (en) Semiconductor device with a particular conductor arrangement
US5208472A (en) Double spacer salicide MOS device and method
JP2827728B2 (ja) 半導体記憶装置およびその製造方法
JPH0817929A (ja) 半導体装置の製造方法
KR100715267B1 (ko) 스택형 반도체 장치 및 그 제조 방법
US20060275991A1 (en) Method of manufacturing a semiconductor integrated circuit device
US6326258B1 (en) Method of manufacturing semiconductor device having thin film capacitor
US6163050A (en) Semiconductor device having insulation film whose breakdown voltage is improved and its manufacturing method
EP0557098A1 (en) Solid-State Image Pick-up Device and Method of manufacturing the same
KR100796724B1 (ko) 커패시터 및 이의 제조 방법
US6287911B1 (en) Semiconductor device with silicide layers and fabrication method thereof
KR960012573B1 (ko) 반도체장치 및 그 제조방법
US6693003B2 (en) Semiconductor device and manufacturing method of the same
US6720601B2 (en) Semiconductor device comprising a gate conductive layer with a stress mitigating film thereon
JP3486867B2 (ja) 半導体装置
JPH06163535A (ja) 半導体装置およびその製造方法
JP2000082803A (ja) 半導体装置の製造方法
US6316344B1 (en) Method for forming gate
US6323098B1 (en) Manufacturing method of a semiconductor device
JP3902417B2 (ja) 半導体装置の製造方法
JPH04286152A (ja) 半導体メモリの製造方法
JPH0417373A (ja) 不揮発性半導体記憶装置の製造方法
JPH05251446A (ja) 半導体装置及びその製造方法
KR100228527B1 (ko) 반도체 장치의 캐패시터 및 그 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees