JPH08172145A - 半導体装置及び放熱性部品 - Google Patents

半導体装置及び放熱性部品

Info

Publication number
JPH08172145A
JPH08172145A JP6333851A JP33385194A JPH08172145A JP H08172145 A JPH08172145 A JP H08172145A JP 6333851 A JP6333851 A JP 6333851A JP 33385194 A JP33385194 A JP 33385194A JP H08172145 A JPH08172145 A JP H08172145A
Authority
JP
Japan
Prior art keywords
heat
heat sink
package
group
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6333851A
Other languages
English (en)
Inventor
Chikayoshi Azuma
千加良 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP6333851A priority Critical patent/JPH08172145A/ja
Publication of JPH08172145A publication Critical patent/JPH08172145A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【構成】 半導体チップ2と板状ヒートシンク21とが共
に封止材3によって封止されたパッケージ40からなり、
ヒートシンク21は第1の主面と第2の主面とこれら両主
面間の側面とを有し、前記第1の主面と前記側面との境
界線部において所定のパターンの第1の切欠き29Aの群
が設けられ、前記第2の主面と前記側面との境界線部に
おいて所定のパターンの第2の切欠き29Bの群が設けら
れ、前記第1の切欠き群の各切欠き29Aと前記第2の切
欠き群の各切欠き29Bとは相互に半ピッチずつずれて配
設されている半導体装置。 【効果】 ヒートシンクの剥離や脱落をなくしてパッケ
ージの放熱性能や信頼性を向上させると共に、パッケー
ジの組み立てやヒートシンクの作製においても作業性を
向上させ、付加的装置を必要としない半導体装置を提供
することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップが放熱性
部品(例えば、ヒートシンクとしての放熱板:以下、放
熱板と称する。)と共に封止材(例えば、絶縁性及び耐
湿性のある樹脂)によって封止されたパッケージからな
る半導体装置及び放熱性部品に関するものである。
【0002】
【従来の技術】従来、この種のパッケージの放熱性を向
上させるため、熱伝導の良い金属、例えば銅又はアルミ
ニウム等を放熱板として用い、パッケージ内部に樹脂封
止している。この金属製の放熱板はヒートシンク又はヒ
ートスプレッダと称される。
【0003】図22〜図24には、こうしたヒートシンク1
を半導体集積回路チップ(半導体チップ)2と共にエポ
キシ樹脂3等によって封止した例えばQFP(Quad Fla
t Package)タイプのほぼ長方形のパッケージ構造の一例
10(モールド厚は 2.7mm)が示されている。
【0004】即ち、ダイパッド4上にマウントされた半
導体チップ2がワイヤ5によってリードフレーム6のイ
ンナーリード7(ここではチップの四辺に対向して設け
た。)にワイヤボンディングされ、ダイパッド4がヒー
トシンク1に接着された状態で、全体が樹脂3によって
封止されている。なお、図中の8は樹脂モールド時のエ
ジェクタピンの跡形である。
【0005】こうしたパッケージ構造において、半導体
チップ2がドライブ用のリニアIC等の如き自己発熱性
のデバイスを内蔵していると、その熱をリードフレーム
6を通して放散させるだけでは不十分であり、パッケー
ジ10の外面に露出して配されたヒートシンク1を用いて
ダイパッド4から直接にパッケージ外へ放熱することが
必要となる。
【0006】図25〜図27は、このパッケージ10の樹脂モ
ールド工程が示されている。金型11の下型11Aには、上
型11Bとで形成されるキャビティ12の一部分を形成する
凹部13を設け、この凹部13内の所定位置にまずヒートシ
ンク1をセットする。
【0007】そして次に、ヒートシンク1の上面に、必
要とあれば接着剤を介して、半導体チップ2をマウント
したダイパッド4、インナーリード7、アウターリード
17を一体に支持してなるリードフレーム6(例えば42ア
ロイ等)を下型11A上にセットする。
【0008】次に、上型11Bを下型11Aに接合し、これ
らの両型間にリードフレーム6を固定する。この状態
で、金型11に設けた注入口(ゲート)(図示せず)から
モールド用の樹脂をキャビティ12内に加圧下で注入し、
キャビティ12に対応した形状に樹脂をトランスファ成形
し、図27に示す如くに半導体チップを樹脂3によってモ
ールドする。なお、図25中の15及び16は、このトランス
ファ成形時に上型11Bを分離後に成形品(パッケージ)
を下型11Aから取り出すのに用いるエジェクタピンであ
る。
【0009】このトランスファ成形後は、リードフレー
ム6の不要部分をトリミング作業により除去し、更にそ
のアウターリード17を図21に示した如くに折曲加工し、
いわゆるガルウィング型のパッケージ10を完成させる。
【0010】こうして作製されたパッケージ10において
は、半導体チップ2のダイパッド4に近接若しくは接触
したヒートシンク1はパッケージ10の表面に露出してお
り、半導体チップ2の発熱によって生じる熱をパッケー
ジ外に放散する。
【0011】ヒートシンク1の形状は、上記の図22〜図
27に例示したように、銅等からなる長方形の金属板の四
隅を円弧状に切除したものである。この切除部分18はす
べて同一形状であって、上記した金型にセットする際に
ヒートシンク1を位置決めするのに用いられる。
【0012】こうしたヒートシンク1の形状は、パッケ
ージ10の構造に応じて様々な形状をとり得る。しかし、
樹脂封止材料3(一般にエポキシ樹脂)とヒートシンク
1とは、各々の材料特性の違いによって熱膨張係数が互
いに異なっているため、パッケージが受ける種々の熱ス
トレスによって、樹脂3とヒートシンク1との界面に剥
離(極小の隙間)が生じてしまう。
【0013】例えば、図28に示すように、ガルウィング
型のパッケージ10のアウターリード17の先端部をプリン
ト配線板(図示せず)上に赤外線照射下での半田リフロ
ーで接続する際の熱によって、樹脂3とヒートシンク1
との界面が剥離し、この剥離箇所で放熱性が劣化した
り、耐湿性が不良となり、クラックが発生したり、ま
た、場合によっては仮想線のようにヒートシンク1がパ
ッケージから脱落することがある。これでは、パッケー
ジの放熱性能が得られないと共に信頼性が著しく低下す
ることになる。
【0014】図29には、上記した半田リフローによる半
田付け後のパッケージ10(モールド厚は 2.7mm)の超音
波探査画像を示す。ここでは、サンプルは次の通りのも
のであった。
【0015】パッケージ10:128ピンのQFP(14.0
×20.0×2.7(t)mm) 半導体チップ2:熱抵抗測定用チップ(6.0×6.0mm 、11
(t)mil) リードフレーム6:銅合金製(ダイパッド4のサイズ:
13.50 ×9.50mm) マウント材:銀フィラー入りのエポキシ樹脂(半導体チ
ップ2とダイパッド4との接着剤) モールド樹脂3:エポキシ系モールド樹脂 ヒートシンク1:銅合金製(0.5(t)mm、Niメッキ1〜
5μm)
【0016】図29において、各測定条件A、B、Cは次
のようにした。 条件A:樹脂モールド後に熱抵抗Rθja測定。 条件B:樹脂モールド後に、85℃、60%RH(相対湿度)
で72時間吸湿+215℃で60秒間のベーパーフェィズ・リ
フロー処理を3回繰り返し(ストレスI)後に熱抵抗R
θja測定。 条件C:条件Bの後、更に85℃、60%RH(相対湿度)で
168時間吸湿+215℃で60秒間のベーパーフェィズ・リ
フロー処理を3回繰り返し(ストレスII)後に熱抵抗R
θja測定。
【0017】図29には、2個のサンプルについての超音
波探査画像を示したが、各画像の上部に記した数字は熱
抵抗Rθjaを表し、下記のように定義され(VLSI
パッケージング技術(上)「熱抵抗の測定」, P180〜19
0 、日経BP社刊参照)、値が小さい程放熱し易いこと
を示す。
【0018】 Rθja=(Tj−Ta)/Q 〔単位:℃/W〕 ここで、Tj(℃)は半導体チップのジャンクション温
度(熱電対で測定)。Ta(℃)はパッケージの周囲温
度(電気的パラメータを用いて測定:TSP法(Temper
ature sensitive parameter method))。Q(W)はパ
ッケージ内で消費する全電力。
【0019】また、図29の各画像の下部に記した数字
は、条件A→条件B、条件Cへと処理したときの熱抵抗
の増加割合を表し、そのカッコ内には上記した界面剥離
箇所の面積割合を表す。但し、界面剥離が生じている箇
所は、画像上では白っぽく見える部分である。
【0020】この結果から明らかなように、吸水+熱ス
トレスの処理(加速劣化試験)によって、ヒートシンク
1の剥離が存在していた場合には熱抵抗値が増大し、剥
離も一層進行することがある。
【0021】
【発明に至る経過】上記したことから、ヒートシンク1
が半田リフロー時等において熱による膨張、収縮を繰り
返す際に、モールド樹脂3との接合界面に与える機械的
ストレスを最小限に抑えるようなヒートシンク形状の工
夫が重要である。
【0022】ヒートシンク1は、金型による打抜き又は
エッチングによって製造することが一般的である。これ
らの製法により、熱ストレスを小さく抑えるためのヒー
トシンクは、その形状及び構造を工夫することによって
実現は可能である。
【0023】例えば、図30及び図31に示すように、ヒー
トシンク1の四辺の側縁に切欠き19を各側縁に沿って形
成し、ひさし状の凸条部20をそれぞれ形成すると、樹脂
モールドしたパッケージにおいて樹脂3からヒートシン
ク1が剥離しようとしてもその凸条部20がストッパ(抜
け止め)として作用し、ヒートシンク1の剥離を減少さ
せ、脱落を防ぐことができる。
【0024】しかしながら、このようにヒートシンク1
の形状を変更する場合、例えばその厚み方向における形
状の対称性が失われるため、図25で示した如き金型への
セット時に表、裏を誤ってセットしてしまったときに
は、図32に示すようにモールドされてしまう。
【0025】即ち、ヒートシンク1の上記した凸条部20
がパッケージ10の外面側に、切欠き部(凹部)19がその
内部に位置してしまうので、凸条部20は上記したストッ
パの作用を果たさないことになり、ヒートシンク1が樹
脂3から剥離し易くなる。
【0026】従って、これを避けるには、その表、裏を
選択しながらヒートシンク1を金型にセットする必要が
あり、作業性が低下したり、或いは、表、裏の方向性を
検知するための装置を付加する必要がある。これでは、
工数が増加し、また、検知ミスもなくせないために不良
品の発生は防止できない。
【0027】また、ヒートシンク1を作製する段階で
も、上記の凸条部20又は切欠き部19を設ける側を特定し
て加工する必要があり、これも作業性等の点で上記と同
様の欠点がある。
【0028】
【発明が解決しようとする課題】本発明の目的は、上記
したヒートシンクの如き放熱性部品の剥離や脱落をなく
してパッケージの信頼性を向上させると共に、パッケー
ジの組み立てや放熱性部品の作製においても作業性を向
上させ、付加的装置を必要としない半導体装置、及びこ
れに用いる放熱性部品を提供することにある。
【0029】
【課題を解決するための手段】即ち、本発明は、半導体
チップと放熱性部品(特に板状放熱性部品)とが共に封
止材によって封止されたパッケージからなり、前記放熱
性部品は第1の主面と第2の主面とこれら両主面間の側
面とを有し、前記第1の主面と前記側面との境界線部に
おいて所定のパターンの第1の切欠き群が設けられ、前
記第2の主面と前記側面との境界線部において所定のパ
ターンの第2の切欠き群が設けられ、前記第1の切欠き
群の各切欠きと前記第2の切欠き群の各切欠きとは相互
に分離されて配設されている半導体装置に係るものであ
る。
【0030】本発明の半導体装置によれば、前記側面に
前記第1及び第2の切欠き群を互いに分離してそれぞれ
有する前記放熱性部品(例えば、ヒートシンク)を用い
ているので、この放熱性部品の各主面のいずれの側を向
けても(例えば前記放熱性部品をその表、裏を誤ってセ
ットし、封止された場合でも)、即ち、方向性を選ばず
にセットしても、前記第1及び第2の切欠き群のいずれ
かによるストッパ作用を確実かつ十二分に発揮すること
ができる。
【0031】このため、封止材からの放熱性部品の剥離
を確実になくし、また、その脱落も生じることはない。
これによって、表、裏を選択しなくても放熱性部品をセ
ットしてよいことになるから、パッケージの組み立ての
作業性が向上し、また、放熱性部品の表、裏を検知する
装置を付加する必要もない。
【0032】また、前記放熱性部品の作製時にも、放熱
性部品の表、裏の選択を行う必要はなく、エッチングや
スタンピング等による凹凸の加工が容易となる。
【0033】こうして、前記放熱性部品が熱ストレスを
受けた場合に前記切欠き群によってその熱ストレス(熱
による機械的な応力)を緩和し、放熱性部品の剥離、脱
落を確実に防止し、パッケージの信頼性を保持すること
ができる。
【0034】本発明の半導体装置において、放熱性部品
の第1の切欠き群の各切欠きと第2の切欠き群の各切欠
きとは位置的に相互にずれて配設されているのがよい。
【0035】また、放熱性部品の第1の切欠き群と第2
の切欠き群とがほぼ同一パターンであるのがよい。
【0036】また、放熱性部品の第1の切欠き群と第2
の切欠き群とのパターンが波状であって互いに半ピッチ
ずれているのが望ましい。
【0037】また、放熱性部品の第1及び第2の切欠き
群が前記放熱性部品の側面のほぼ全域に亘って形成され
ていてよい。
【0038】そして、放熱性部品の第1の切欠き群と第
2の切欠き群とのうち少なくとも一方が封止材の内部に
埋没され、この封止材と嵌合しているのがよい。
【0039】本発明はまた、半導体チップと放熱性部品
(特に板状放熱性部品)とが共に封止材によって封止さ
れたパッケージからなり、前記放熱性部品は第1の主面
と第2の主面とこれら両主面間の側面とを有し、この側
面にその側縁に沿って延びる凹条部と凸条部とが形成さ
れている半導体装置も提供するものである。これらの凹
条部及び凸条部によって、上記した切欠き群と同等のス
トッパ作用が得られる。
【0040】本発明の上記の各半導体装置においては、
放熱性部品の主面の平面的な形状が少なくとも線対称で
あることが望ましい。
【0041】また、放熱性部品の側面に位置決め用の切
除部が設けられているのがよい。
【0042】本発明の半導体装置においては、具体的に
は、半導体チップがダイパッドにマウントされ、このダ
イパッドに放熱板が近接若しくは接触した状態で全体が
樹脂封止されており、放熱性部品が前記放熱板及び/又
は前記ダイパッドである。
【0043】また、本発明は、上記した顕著な効果を奏
する放熱性部品、即ち、側面において上記した第1及び
第2の切欠き群を有するか、或いは上記した凹条部及び
凸条部を有する放熱性部品も提供するものである。
【0044】
【実施例】以下、本発明の実施例を説明する。
【0045】図1〜図14は、本発明をQFPタイプのパ
ッケージに適用した実施例を示すものである(但し、図
22〜図32に示した従来例と共通する部分には共通符号を
付し、その説明を省略することがある:以下の他の実施
例でも同様)。
【0046】本実施例のパッケージ40によれば、樹脂封
止された半導体チップ2の放熱に用いるヒートシンク
(放熱板又はヒートスプレッダ)21がパッケージ40の外
面に露出して配されているが、ヒートシンク21の側面に
おいて、その厚み方向に表側の波状の切欠き29Aの群と
裏側の波状の切欠き29Bの群とを側縁31に沿って交互に
(即ち、位置的に半ピッチずつずらして)分離して有し
ていることが特徴的である。切欠き29Aと29Bの群は同
一パターンとなっている。そして、切欠き29Aによって
裏側には凸部30Bが、切欠き29Bによって表側には凸部
30Aがやはり側縁31に沿って交互に配されることにな
る。
【0047】このヒートシンク21は、ニッケルメッキを
施した銅板を図2及び図3に明示する如き形状に打抜き
又はエッチング等で加工したものであり、互いに平行な
左右、前後方向における対向辺のうち、前後の対向辺の
両側には位置決め用の切除部分18に連設した突出部41が
それぞれ設けられ、これらの突出部の側面にも上記した
切欠き29A、29B及び凸部30A、30Bがやはり交互に形
成されている。これらの切欠きや凸部は、図4に示すよ
うに、ヒートシンクの側面の全域に亘って設けられてい
てもよい。
【0048】そして、ヒートシンク21は、上記した形状
によって、その厚み方向、前後方向及び左右方向のいず
れにおいても実質的に方向性がなく、各方向での向きを
逆にしても実質的に同等の形状を呈している。即ち、厚
み方向では表、裏のいずれを向けても側面の形状は同等
であり、また、前後及び左右方向では、ほぼ線対称の同
等の形状になっている。
【0049】なお、側面の切欠きについては、図3中に
A’で示すように、表側の切欠き29Aと裏側の切欠き29
Bとが位置的に重なり合い、これらの間に凸条部30を設
けるようにしても、図3中のAと同等に後述するストッ
パ作用を発揮できる。
【0050】厚み方向について図3〜図7で更に詳細に
説明すると、上記の切欠き29A及び29Bはヒートシンク
の厚みのほぼ1/2の深さにかつ円弧状に形成される
が、これは例えば塩化第二鉄を主成分とするエッチング
液によるハーフエッチングによって可能である。そし
て、ヒートシンク21の各部のサイズは次の通りとする。
【0051】板厚t:0.08〜3.0mm (これはリードフレ
ーム6も同様) 切欠き29A及び29Bの大きさ(円弧の半径R): 0.5t
〜3t(これは小さすぎると凹凸の効果が弱くなり、大
きすぎると形状の同等さが低下し、ハンドリング性も損
ない易い。) 切欠き29A及び29Bのピッチ: 0.2〜0.6mm (これも小
さすぎると凹凸の効果が弱くなり、大きすぎると形状の
同等さが低下し、ハンドリング性も損ない易い。)
【0052】このように、ヒートシンク21の側面におい
て切欠き29A及び29Bを交互に設けることによって、ヒ
ートシンク21の面が表、裏のいずれの側を向いてもその
側面形状は厚み方向において等価となる。これを図6及
び図7で説明する。
【0053】即ち、図6のように樹脂モールドしたとき
に、切欠き29Bがパッケージの外面側に向くようにヒー
トシンク21がセットされると、プリント配線板42の回路
パターン43にアウターリード17を赤外線照射下での半田
リフローによる半田付け44で接続した際(但し、図中、
他のアウターリードについては半田付けの状態は図示省
略した:以下、同様)、切欠き29Bにより形成された凸
部30Aが樹脂3の内部に位置してストッパ作用をなす。
この結果、樹脂3とヒートシンク21との間に生じる機械
的ストレスを緩和し、樹脂3からのヒートシンク21の剥
離、脱落、クラックの発生を防止することができる。
【0054】他方、樹脂モールド時に、図6とは逆に図
7のようにヒートシンク21が表裏逆にセットされた場合
には、上記の凸部30Aがパッケージの外面側に向いてそ
のストッパ作用はなくなるが、今度は切欠き29Aにより
形成された凸部30Bが樹脂3の内部に位置してストッパ
作用をなすことになる。この結果、やはり樹脂3とヒー
トシンク21との間に生じる機械的ストレスを緩和し、樹
脂3からのヒートシンク21の剥離、脱落、クラックの発
生を防止できる。
【0055】このように、ヒートシンク21を表側を向け
てセットしても、或いは、裏側を向けてセットしても、
切欠きで生じる凸部によるストッパ作用が得られるため
に、ヒートシンク21はその厚み方向における側面の形状
において表、裏のいずれを向けても等価である。
【0056】これによって、ヒートシンク21のセットに
おいてその表、裏の向きを配慮せずとも作業を行うこと
ができるから、パッケージ40の組み立てが容易となり、
また、表、裏を検知する装置は全く不要である。また、
ヒートシンク21の側面を加工して上記の切欠きを形成す
る作業においても、その表、裏を選択する必要なしにハ
ーフエッチング、スタンピング等の加工が可能となる。
【0057】また、ヒートシンク21の平面形状を図2や
図4に示したように前後、左右方向においてほぼ線対称
とし、同等の対称形状としたので、ヒートシンク21は表
側と裏側とが平面的に同一形状となり、そのセット時に
方向性を配慮しなくてもよくなり、位置的制約がなくな
って作業性を向上させることができる。
【0058】特に、本実施例のようにヒートシンク21が
パッケージの表面に露出したタイプのパッケージでは、
ヒートシンクの表裏の対称性が重要な要素となるため、
その側面の凹凸形状が極めて有効である。この側面の凹
凸形状により、ヒートシンクの脱落防止に効果があるこ
とは上記した通りである。
【0059】薄型パッケージの場合、ヒートシンクも肉
厚の薄いものを選択する必要がある。この場合、表裏面
よりは側面の方が、凹凸を形成するには都合が良く、ま
た、凹凸をエッチングで形成するときには厚み方向の自
由度があまりないために側面での加工が有効である。
【0060】なお、ヒートシンク21の平面形状は、パッ
ケージ40に対応した長方形状とし、その四隅にはセット
時の位置決め用の円弧状の切除部18を設けている。
【0061】また、ヒートシンク21の材質は種々採用で
きるが、Niメッキ又はCuO処理した銅板をはじめ、
アルミニウム板、アルマイト板、アルマイト被膜付きの
アルミニウム板、ベリリア板等が挙げられる。
【0062】図8及び図9(更には図10)は、本実施例
によるパッケージ40の完成品の断面及び裏面をそれぞれ
示すものであるが、このパッケージの製造工程、特に樹
脂モールド工程を図11〜図13について説明する。
【0063】図11及び図12に示すように、金型11の下型
11Aには、上型11Bとで形成されるキャビティ12の一部
分を形成する凹部13を設け、この凹部13内の所定位置に
まずヒートシンク21をセットする。
【0064】そして次に、ヒートシンク21の上面に、必
要とあれば接着剤を介して、半導体チップ2をマウント
したダイパッド4、インナーリード7、アウターリード
17を一体に支持してなるリードフレーム6を下型11A上
にセットする。
【0065】次に、上型11Bを下型11Aに接合し、これ
らの両型間にリードフレーム6を固定する。この状態
で、金型11に設けた注入口(ゲート)(図示せず)から
モールド用の樹脂をキャビティ12内に加圧下で注入し、
キャビティ12に対応した形状に樹脂をトランスファ成形
し、図13に示す如くに半導体チップを樹脂3によってモ
ールドする。なお、図12中の15及び16は、このトランス
ファ成形時に上型11Bを分離後に成形品(パッケージ)
を下型11Aから取り出すのに用いるエジェクタピンであ
る。
【0066】このトランスファ成形時に、ヒートシンク
21とダイパッド4とは、上下の金型が閉じ、リードフレ
ーム6がクランプされた状態では、両者間は密着してい
るので、これらの間に樹脂が侵入しにくいが、侵入して
固化することもある(前者の方が放熱効率は良い)。
【0067】このトランスファ成形後は、リードフレー
ム6の不要部分をトリミング作業により除去し、更にそ
のアウターリード17を図1に示した如くに折曲加工し、
いわゆるガルウィング型のパッケージ40を完成させる。
【0068】図14には、上記した半田リフローによる半
田付け後のパッケージ40(モールド厚は 2.7mm)の3個
のサンプルについての超音波探査画像を示す。ここで使
用したサンプル及び測定条件A、B、Cは既述したもの
と同じとした(但し、ヒートシンクは図2〜図9の形状
のもの)。
【0069】また、図29と同様に、図14の各画像の下部
に記した数字は、条件A→条件B、条件Cへと処理した
ときの熱抵抗(既述したRθja)の増加割合を表し、
そのカッコ内には上記した界面剥離箇所の面積割合を表
す。但し、界面剥離が生じている箇所は、画像上では白
っぽく見える部分である。
【0070】この結果から明らかなように、モールド後
(A)ではヒートシンク21の剥離は図29で示したように
初めから観察されるが、本実施例では全く剥離が生じて
いない。また、吸水+熱ストレスの処理(加速劣化試
験)において、条件Bでは、ヒートシンク21の剥離は約
10%であってパッケージ間でのバラツキが小さい。そし
て、熱抵抗値の増加割合も図29のものに比べると小さい
(これは条件Cでも同様である)。
【0071】このように、本実施例のパッケージ40で
は、ヒートシンク21の剥離が見られないか或いは著しく
減少していることから、ヒートシンク21の側面の凹凸
が、半田リフロー時の熱応力による剥離の防止に効果が
あることが分かる。
【0072】図15は、本発明をQFPタイプのパッケー
ジに適用した他の実施例を示すものである。
【0073】図15には、パッケージ40がほぼ正方形のパ
ッケージ(モールド厚は 1.4mm)を示す。
【0074】このパッケージについて、上記と同様の処
理を行った後の超音波探査画像(図示せず)を観察する
と、図14と殆ど同様の傾向を示していることが分かっ
た。
【0075】図16及び図17は、本発明をQFPタイプの
パッケージに適用した他の実施例を示すものである。
【0076】この実施例によれば、上述した実施例とは
異なり、ダイパッドの側面に上述した凹凸を設け、ダイ
パッドの剥離防止効果を奏している。その他は、上述し
た実施例と同様である(但し、ヒートシンクは使用して
いない)。
【0077】即ち、本実施例のダイパッド54は、側面に
図3〜図5で示したものと同様の切欠き29Aと29B(凸
部30Aと30B)を側縁に沿って交互に設け、かつ、ダイ
パッド54の平面形状も前後、左右方向でほぼ線対称な形
状(例えば正方形)をなしている。図16中のA部の拡大
図は、図3と同じである。ダイパッド54のサイズは 8.0
×8.0mm であり、材質は既述したものと同じである。
【0078】このように、ダイパッド54の側面に凹凸を
設けることによって、その凸部30A又は30Bが、半田リ
フロー時等の加熱による機械的ストレスを緩和し、樹脂
3からのダイパッドの剥離を防止する効果があり、パッ
ケージクラックの発生を抑える作用があるため、パッケ
ージの信頼性が向上する。なお、このパッケージは、上
述したようなヒートシンク21(又は1)を設けてはいな
いので、発熱量の少ない半導体チップに使用される。
【0079】図18は、本発明をQFPタイプのパッケー
ジに適用した他の実施例を示すものである。
【0080】この実施例は、上記の図16及び図17の実施
例と同様に側面に凹凸を設けたダイパッド54を使用する
と共に、上述した図1〜図14の実施例で述べたヒートシ
ンク21をダイパッド54に近接若しくは接触させて配して
いる(図中の50は接着剤である)。
【0081】従って、ダイパッド54及びヒートシンク21
の各側面に設けた凹凸によって、上述の図16及び図17の
実施例で述べた効果(ダイパッドの剥離防止効果)と、
上述の図1〜図14の実施例で述べた効果(ヒートシンク
の剥離防止及びその加工性の向上)とを併せて得ること
ができる。
【0082】図19は、本発明をQFPタイプのパッケー
ジに適用した他の実施例を示すものである。
【0083】この実施例では、ヒートシンク21の内側に
矩形状の貫通孔51、52を設け、これらの貫通孔の側面に
も上記した凹凸を設けている。これによっても、ヒート
シンク21の剥離をその内側においても防止できることに
なる。なお、貫通孔51−52間にダイパッド4が位置する
ことが望ましい。
【0084】図20は、本発明をQFPタイプのパッケー
ジに適用した他の実施例を示すものである。
【0085】この実施例では、ヒートシンク21の側面に
設ける凹凸として、例えば厚み方向に複数個の凸部30
A’、30B’、30C’及びこれら凸部間の凹部29A’、
29B’を側縁に沿って平行線状に設けている。即ち、凸
部30A’、30B’、30C’はそれぞれ凸条部、凹部29
A’、29B’は凹条部として、図2に示した凹凸形成領
域に亘って設けられている。
【0086】これらの凸部によってヒートシンク21は、
厚み方向においてもほぼ線対称となり、上述の第1の実
施例と比べて更に形状の対称性が向上しているため、
表、裏の方向性が皆無となり、ヒートシンク21の剥離防
止及びパッケージのクラック防止効果に優れる。
【0087】図21は、本発明をQFPタイプのパッケー
ジに適用した更に他の実施例を示すものである。
【0088】この実施例では、ヒートシンク21が樹脂3
中に完全に埋め込まれていて、パッケージ40の外面に露
出していない。この場合も、上述した実施例と同様にヒ
ートシンク21の側面にストッパとしての凹凸を設けてい
るので、ヒートシンク21は樹脂3との熱膨張係数が異な
るために加熱によって樹脂3から剥離しようとしてもこ
れが効果的に防止される。その他、上述した実施例と同
様の効果を得ることができる。
【0089】以上、本発明の実施例を述べたが、上述の
実施例は本発明の技術的思想に基づいて種々の変形が可
能である。
【0090】例えば、上述したヒートシンク21の側面に
設ける凹凸については、その形状、個数等は様々に変形
が可能であり、同様にヒートシンク21の平面形状も様々
に変形してよい。また、ヒートシンク21の作製方法や凹
凸の形成方法も、エッチング、スタンピング等が採用可
能である。
【0091】また、パッケージ40の構成部分の形状、材
質等についても上述した例に限られることはない。例え
ば、QFPタイプのみならず、デュアルインタイプのパ
ッケージとしてよく、アウターリードの折曲方向も上述
した例とは逆方向であってよい。半導体チップとリード
との接続はワイヤボンディング以外の方法に依ってもよ
い。
【0092】また、本発明が適用される放熱性部品は、
リードフレームのリード(パッケージ構造によっては、
例えばLOC(Lead on chip)タイプのリードであって
もよい。)、その他の放熱作用のある部品であってよ
い。
【0093】
【発明の作用効果】本発明の半導体装置によれば、側面
に互いに分離された第1及び第2の切欠き群を有する放
熱性部品(例えば、ヒートシンク)を用いているので、
この放熱性部品の各主面のいずれの側を向けても(例え
ば前記放熱性部品をその表、裏を誤ってセットし、封止
された場合でも)、即ち、方向性を選ばずにセットして
も、前記第1及び第2の切欠き群のいずれかによるスト
ッパ作用を確実かつ十二分に発揮することができる。
【0094】このため、封止材からの放熱性部品の剥離
を確実になくし、また、その脱落も生じることはない。
これによって、表、裏を選択しなくても放熱性部品をセ
ットしてよいことになるから、パッケージの組み立ての
作業性が向上し、また、放熱性部品の表、裏を検知する
装置を付加する必要もない。
【0095】また、前記放熱性部品の作製時にも、放熱
性部品の表、裏の選択を行う必要はなく、エッチングや
スタンピング等による凹凸の加工が容易となる。
【0096】こうして、前記放熱性部品が熱ストレスを
受けた場合に前記切欠き群によってその熱ストレス(熱
による機械的な応力)を緩和し、放熱性部品の剥離、脱
落を確実に防止し、パッケージの信頼性を保持すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施例によるQFPタイプのパッケー
ジの一部破断斜視図である。
【図2】同パッケージに用いるヒートシンクの拡大平面
図とその正面図である。
【図3】同ヒートシンクの斜視図である。
【図4】同パッケージに用いる他のヒートシンクの拡大
平面図とその正面図である。
【図5】同ヒートシンクの一部分の拡大平面図とその断
面図である。
【図6】同パッケージをプリント配線板に半田付けした
状態の半断面図である。
【図7】同ヒートシンクの表裏を逆にセットして樹脂モ
ールドされたパッケージの図6と同様の半断面図であ
る。
【図8】図6のパッケージの半断面図(図9及び図10の
VIII−VIII線半断面図)である。
【図9】同パッケージの裏面図である。
【図10】他の同様のパッケージの裏面図である。
【図11】同パッケージを樹脂モールドする工程において
各部分を分離して示す斜視図である。
【図12】同パッケージを金型内にセットした状態の断面
図である。
【図13】同樹脂モールド後のパッケージ裏面側の斜視図
である。
【図14】同パッケージにおいてヒートシンクの剥離状況
を各条件について示す超音波探査画像のスケッチ図であ
る。
【図15】本発明の他の実施例によるQFPタイプのパッ
ケージの裏面図である。
【図16】本発明の他の実施例によるQFPタイプのパッ
ケージに用いるリードフレームのダイパッド及びインナ
ーリードの拡大平面図である。
【図17】図16のリードフレームを用いて樹脂モールドさ
れたパッケージのXVII−XVII線に沿う一部分の拡大断面
図である。
【図18】本発明の他の実施例によるQFPタイプのパッ
ケージの図17と同様の拡大断面図である。
【図19】本発明の他の実施例によるQFPタイプのパッ
ケージに用いるヒートシンクの拡大平面図である。
【図20】本発明の他の実施例によるQFPタイプのパッ
ケージの半断面図である。
【図21】本発明の更に他の実施例によるQFPタイプの
パッケージの半断面図である。
【図22】従来例によるQFPタイプのパッケージの一部
破断斜視図である。
【図23】同パッケージの半断面図(図24の XXIII−XXII
I 線半断面図)である。
【図24】同パッケージの裏面図である。
【図25】同パッケージを樹脂モールドする工程において
各部分を分離して示す斜視図である。
【図26】同パッケージを金型内にセットした状態の断面
図である。
【図27】同樹脂モールド後のパッケージ裏面側の斜視図
である。
【図28】同パッケージにおいてヒートシンクの剥離を説
明するための半断面図である。
【図29】同パッケージにおいてヒートシンクの剥離状況
を各条件について示す超音波探査画像のスケッチ図であ
る。
【図30】他の従来例によるQFPタイプのパッケージに
用いるヒートシンクの拡大平面図である。
【図31】同パッケージの半断面図である。
【図32】同ヒートシンクの表裏を逆にセットして樹脂モ
ールドされたパッケージの図31と同様の半断面図であ
る。
【符号の説明】
2・・・半導体チップ 3・・・モールド樹脂 4、54・・・ダイパッド 5・・・ワイヤ 6・・・リードフレーム 7・・・インナーリード 17・・・アウターリード 18・・・位置決め用の切除部 21・・・ヒートシンク(放熱板) 29A、29B、29’・・・切欠き 30A、30B・・・凸部 31・・・側縁 40・・・パッケージ 42・・・プリント配線板 43・・・回路パターン 44・・・半田

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップと放熱性部品とが共に封止
    材によって封止されたパッケージからなり、前記放熱性
    部品は第1の主面と第2の主面とこれら両主面間の側面
    とを有し、前記第1の主面と前記側面との境界線部にお
    いて所定のパターンの第1の切欠き群が設けられ、前記
    第2の主面と前記側面との境界線部において所定のパタ
    ーンの第2の切欠き群が設けられ、前記第1の切欠き群
    の各切欠きと前記第2の切欠き群の各切欠きとは相互に
    分離されて配設されている半導体装置。
  2. 【請求項2】 放熱性部品の第1の切欠き群の各切欠き
    と前記第2の切欠き群の各切欠きとは位置的に相互にず
    れて配設されている、請求項1に記載した半導体装置。
  3. 【請求項3】 放熱性部品の第1の切欠き群と第2の切
    欠き群とがほぼ同一パターンである、請求項1又は2に
    記載した半導体装置。
  4. 【請求項4】 放熱性部品の第1の切欠き群と第2の切
    欠き群とのパターンが波状で互いに半ピッチずれてい
    る、請求項2又は3に記載した半導体装置。
  5. 【請求項5】 放熱性部品の第1及び第2の切欠き群が
    前記放熱性部品の側面のほぼ全域に亘って形成されてい
    る、請求項1〜4のいずれか1項に記載した半導体装
    置。
  6. 【請求項6】 放熱性部品の第1の切欠き群と第2の切
    欠き群とのうち少なくとも一方が封止材の内部に埋没さ
    れ、この封止材と嵌合している、請求項1〜5のいずれ
    か1項に記載した半導体装置。
  7. 【請求項7】 半導体チップと放熱性部品とが共に封止
    材によって封止されたパッケージからなり、前記放熱性
    部品は第1の主面と第2の主面とこれら両主面間の側面
    とを有し、この側面にその側縁に沿って延びる凹条部と
    凸条部とが形成されている半導体装置。
  8. 【請求項8】 放熱性部品の主面の平面的な形状が少な
    くとも線対称である、請求項1〜7のいずれか1項に記
    載した半導体装置。
  9. 【請求項9】 放熱性部品の側面に位置決め用の切除部
    が設けられている、請求項1〜8のいずれか1項に記載
    した半導体装置。
  10. 【請求項10】 放熱性部品が板状である、請求項1〜9
    のいずれか1項に記載した半導体装置。
  11. 【請求項11】 半導体チップがダイパットにマウントさ
    れ、このダイパッドに放熱性部品が近接若しくは接触し
    た状態で全体が樹脂封止されており、前記放熱性部品が
    放熱板及び/又は前記ダイパッドである、請求項1〜10
    のいずれか1項に記載した半導体装置。
  12. 【請求項12】 請求項1〜11のいずれか1項に記載した
    放熱性部品。
JP6333851A 1994-12-16 1994-12-16 半導体装置及び放熱性部品 Withdrawn JPH08172145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6333851A JPH08172145A (ja) 1994-12-16 1994-12-16 半導体装置及び放熱性部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6333851A JPH08172145A (ja) 1994-12-16 1994-12-16 半導体装置及び放熱性部品

Publications (1)

Publication Number Publication Date
JPH08172145A true JPH08172145A (ja) 1996-07-02

Family

ID=18270657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6333851A Withdrawn JPH08172145A (ja) 1994-12-16 1994-12-16 半導体装置及び放熱性部品

Country Status (1)

Country Link
JP (1) JPH08172145A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016847A (ja) * 2002-04-24 2009-01-22 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP2009238805A (ja) * 2008-03-26 2009-10-15 Shindengen Electric Mfg Co Ltd 半導体装置
JP2010165951A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd リアクトル及びコイル成形体
JP2011517113A (ja) * 2008-04-08 2011-05-26 フリースケール セミコンダクター インコーポレイテッド 成形密着性を向上させたパッケージ化電子デバイス用リードフレーム
JP2014154688A (ja) * 2013-02-07 2014-08-25 Denso Corp 半導体装置およびその製造方法
KR20160024786A (ko) 2014-08-26 2016-03-07 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
WO2020246456A1 (ja) * 2019-06-03 2020-12-10 三菱電機株式会社 半導体装置および電力変換装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016847A (ja) * 2002-04-24 2009-01-22 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP2009238805A (ja) * 2008-03-26 2009-10-15 Shindengen Electric Mfg Co Ltd 半導体装置
JP2011517113A (ja) * 2008-04-08 2011-05-26 フリースケール セミコンダクター インコーポレイテッド 成形密着性を向上させたパッケージ化電子デバイス用リードフレーム
JP2010165951A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd リアクトル及びコイル成形体
JP2014154688A (ja) * 2013-02-07 2014-08-25 Denso Corp 半導体装置およびその製造方法
KR20160024786A (ko) 2014-08-26 2016-03-07 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
WO2020246456A1 (ja) * 2019-06-03 2020-12-10 三菱電機株式会社 半導体装置および電力変換装置
JPWO2020246456A1 (ja) * 2019-06-03 2021-10-21 三菱電機株式会社 半導体装置および電力変換装置

Similar Documents

Publication Publication Date Title
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6075288A (en) Semiconductor package having interlocking heat sinks and method of fabrication
US5157478A (en) Tape automated bonding packaged semiconductor device incorporating a heat sink
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
TWI316740B (en) Package having exposed integrated circuit device
US5541446A (en) Integrated circuit package with improved heat dissipation
US5796159A (en) Thermally efficient integrated circuit package
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US5532905A (en) Thermally enhanced leadframe for packages that utilize a large number of leads
TW201740528A (zh) 樹脂密封型半導體裝置
TW510158B (en) Heat dissipation structure for semiconductor device
US5796160A (en) Resin-sealed semiconductor device
JPH08172145A (ja) 半導体装置及び放熱性部品
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
US5248895A (en) Semiconductor apparatus having resin encapsulated tab tape connections
JPH08139218A (ja) 混成集積回路装置およびその製造方法
EP0436126A2 (en) Resin-encapsulated semiconductor device
JP2518994B2 (ja) 半導体装置
JP3894749B2 (ja) 半導体装置
JPH0817975A (ja) 半導体装置
JPH0870087A (ja) リードフレーム
JP2713141B2 (ja) 半導体装置
KR100984857B1 (ko) 메모리 모듈 및 그의 제조방법
JPH06334069A (ja) ヒートスプレッダを内蔵した半導体パッケージ
JPH11354706A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020305