JPH08172130A - Wiring structure of semiconductor device and its forming method - Google Patents

Wiring structure of semiconductor device and its forming method

Info

Publication number
JPH08172130A
JPH08172130A JP33424194A JP33424194A JPH08172130A JP H08172130 A JPH08172130 A JP H08172130A JP 33424194 A JP33424194 A JP 33424194A JP 33424194 A JP33424194 A JP 33424194A JP H08172130 A JPH08172130 A JP H08172130A
Authority
JP
Japan
Prior art keywords
opening
layer
metal wiring
insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33424194A
Other languages
Japanese (ja)
Inventor
Kazuhide Koyama
一英 小山
Mitsuru Taguchi
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33424194A priority Critical patent/JPH08172130A/en
Publication of JPH08172130A publication Critical patent/JPH08172130A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE: To provide the wiring structure of a semiconductor device with a connection hole where the inside of an opening is positively buried with a metal wiring material without increasing contact resistance between the connection hole and a conductor layer formed below it and its forming method. CONSTITUTION: The wiring structure of a semiconductor device consists of an insulation layer 20 formed on a substrate 10 where a conductor layer 15 is provided, a connection hole 25 made of an opening 21 formed on the insulation layer 20 at the upper portion of the conductor layer 15 and a metal wiring material 24 buried into the opening 21, and a wiring 26 which consists of the metal wiring material 24, is formed on the insulation layer 20, and is connected to the connection hole 25 and a side wall 22 in overhang shape consisting of an insulation material is formed on the side wall of the opening 21.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、金属配線材料で開口部
内が確実に埋め込まれた接続孔が形成された半導体装置
の配線構造及びその形成方法、更に詳しくは、所謂高圧
リフロー法に基づいた半導体装置の配線構造及びその形
成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is based on a wiring structure of a semiconductor device and a method of forming the same, in which a connection hole having a positive opening filled with a metal wiring material is formed. The present invention relates to a wiring structure of a semiconductor device and a method of forming the same.

【０００２】[0002]

【従来の技術】半導体デバイスの高集積化に伴い、寸法
ルールが微細化している。そして、半導体デバイスの配
線形成プロセスにおいては、狭くて深い（アスペクト比
の高い）コンタクトホール、ビアホール、スルーホール
（以下、総称して接続孔と呼ぶ）を安定に形成する技術
が極めて重要となっている。接続孔は、例えば導体層の
上方に形成された絶縁層に開口部を設け、かかる開口部
内に金属配線材料を埋め込むことによって形成される。
例えばアルミニウム系合金から成る金属配線材料をスパ
ッタ法にて開口部内を含む絶縁層上に成膜する場合、ア
ルミニウム系合金のスパッタ粒子が開口部の側壁の影に
なる部分には多く入射しない、所謂シャドウイング効果
が生じる。その結果、開口部内での金属配線材料のカバ
レッジが悪くなり、金属配線材料の堆積が少ない開口部
底部の近傍において断線不良が発生し易い問題が生じて
いる。そのため、開口部内を金属配線材料で確実に埋め
込むプロセス技術が要求されている。2. Description of the Related Art As semiconductor devices are highly integrated, dimensional rules are becoming finer. In the process of forming a wiring of a semiconductor device, a technique of stably forming a narrow and deep (high aspect ratio) contact hole, via hole, and through hole (hereinafter collectively referred to as a connection hole) is extremely important. There is. The connection hole is formed, for example, by providing an opening in an insulating layer formed above the conductor layer and embedding a metal wiring material in the opening.
For example, when a metal wiring material made of an aluminum-based alloy is deposited on the insulating layer including the inside of the opening by a sputtering method, the sputtered particles of the aluminum-based alloy do not often enter the shadow of the side wall of the opening. A shadowing effect occurs. As a result, the coverage of the metal wiring material in the opening deteriorates, and there is a problem that a disconnection defect is likely to occur near the bottom of the opening where the metal wiring material is less deposited. Therefore, there is a demand for a process technology that reliably fills the inside of the opening with a metal wiring material.

【０００３】このようなプロセス技術の１つに、例えば
アルミニウム系合金から成る金属配線材料層を絶縁層上
にスパッタ法にて成膜した後、高圧不活性ガス雰囲気中
で熱処理を施すことによって開口部内に金属配線材料を
流し込む、所謂高圧リフロー法がある。高圧リフロー法
による開口部の埋め込みにおいては、金属配線材料層を
再結晶温度以上（金属配線材料の組成によって異なる
が、通常３５０゜Ｃ程度以上）、融点以下で加熱する。
これによって、絶縁層上に成膜された金属配線材料層は
流動化状態となり、高圧不活性ガスの圧力によって開口
部の上方及びその近傍の金属配線材料は開口部内に押し
込まれ、開口部は金属配線材料で埋め込まれ、接続孔が
形成される。As one of such process techniques, a metal wiring material layer made of, for example, an aluminum-based alloy is formed on an insulating layer by a sputtering method, and then a heat treatment is performed in a high pressure inert gas atmosphere to form an opening. There is a so-called high-pressure reflow method in which a metal wiring material is poured into a part. In filling the opening by the high-pressure reflow method, the metal wiring material layer is heated at a recrystallization temperature or higher (it depends on the composition of the metal wiring material, usually about 350 ° C. or higher) and a melting point or lower.
As a result, the metal wiring material layer formed on the insulating layer is in a fluidized state, the metal wiring material above and near the opening is pushed into the opening by the pressure of the high-pressure inert gas, and the opening is metal. It is filled with a wiring material and a connection hole is formed.

【０００４】このような高圧リフロー法においては、図
６の（Ａ）に模式的な一部断面図を示すように、開口部
１２１の上方に形成された金属配線材料層１２４の形状
が、ブリッジ形状であることが望ましい。即ち、開口部
１２１の底部にはボイドが残り、且つ、開口部１２１の
上方は金属配線材料層１２４によって塞がれていること
が望ましい。尚、図中、参照番号１３０は下層絶縁層、
１３１は下層絶縁層１３０上に形成された下層配線層、
１２０は下層絶縁層１３０及び下層配線層１３１の上に
形成された絶縁層、１２３はバリアメタル層である。金
属配線材料層１２４をこのようなブリッジ形状にするこ
とで、高圧不活性ガスの圧力によって、開口部１２１の
上方及びその近傍の金属配線材料が開口部１２１内に押
し込まれる。一方、金属配線材料層１２４をこのような
ブリッジ形状にしない場合、即ち、金属配線材料層１２
４が図６の（Ｂ）に示すような形状となったのでは、高
圧不活性ガスの圧力によっても、開口部１２１内を金属
配線材料で完全に充填することができず、接続孔の信頼
性に乏しくなる。In such a high-pressure reflow method, as shown in the schematic partial sectional view of FIG. 6A, the shape of the metal wiring material layer 124 formed above the opening 121 is a bridge. The shape is desirable. That is, it is desirable that a void remains at the bottom of the opening 121 and that the upper portion of the opening 121 be closed by the metal wiring material layer 124. In the figure, reference numeral 130 is a lower insulating layer,
131 is a lower wiring layer formed on the lower insulating layer 130,
Reference numeral 120 is an insulating layer formed on the lower insulating layer 130 and the lower wiring layer 131, and 123 is a barrier metal layer. By forming the metal wiring material layer 124 into such a bridge shape, the metal wiring material above and near the opening 121 is pushed into the opening 121 by the pressure of the high-pressure inert gas. On the other hand, when the metal wiring material layer 124 is not formed into such a bridge shape, that is, the metal wiring material layer 12
4 has a shape as shown in FIG. 6B, even if the pressure of the high-pressure inert gas does not allow the inside of the opening 121 to be completely filled with the metal wiring material, the reliability of the connection hole is reduced. Become less sexual.

【０００５】[0005]

【発明が解決しようとする課題】絶縁層１２０の表面近
傍の開口部１２１の径が小さい程、このような金属配線
材料層１２４のブリッジ形状が形成され易く、特に絶縁
層１２０上に成膜すべき金属配線材料層１２４の膜厚よ
りも、絶縁層１２０の表面近傍の開口部１２１の径が小
さい場合、金属配線材料層１２４のブリッジ形状を一層
容易に形成し得ると考えられている。The smaller the diameter of the opening 121 near the surface of the insulating layer 120, the more easily such a bridge shape of the metal wiring material layer 124 is formed, and in particular, the film is formed on the insulating layer 120. It is considered that the bridge shape of the metal wiring material layer 124 can be more easily formed when the diameter of the opening 121 near the surface of the insulating layer 120 is smaller than the film thickness of the metal wiring material layer 124 to be formed.

【０００６】しかしながら、０．１μｍオーダーの小さ
い径を有する開口部を形成することは困難である。ま
た、開口部の径が小さくなると、開口部の底部に露出し
た導体層（例えば下層配線層１３１）の面積が小さくな
る結果、開口部内に埋め込まれた金属配線材料と、開口
部の下に形成された導体層（例えば、下層配線層やソー
ス・ドレイン領域）との間のコンタクト抵抗が増加する
という問題がある。However, it is difficult to form an opening having a small diameter on the order of 0.1 μm. Further, as the diameter of the opening becomes smaller, the area of the conductor layer (for example, the lower wiring layer 131) exposed at the bottom of the opening becomes smaller. As a result, the metal wiring material embedded in the opening and the metal wiring material formed under the opening are formed. There is a problem that the contact resistance between the formed conductive layer (for example, the lower wiring layer or the source / drain region) increases.

【０００７】形成された開口部の径を縮小化するため
に、図６の（Ｃ）に模式的な一部断面図を示すように、
通常のカバレッジの良い絶縁膜によって開口部の側壁に
サイドウオール１２２を形成する方法も考えられるが、
この場合においても、開口部の底部に露出した導体層
（例えば下層配線層１３１）の面積が小さくなる結果、
開口部内に埋め込まれた金属配線材料と、開口部の下に
形成された導体層との間のコンタクト抵抗が増加すると
いう問題がある。In order to reduce the diameter of the formed opening, as shown in a schematic partial sectional view of FIG.
A method of forming the sidewall 122 on the side wall of the opening with an insulating film having a good coverage is also conceivable.
Also in this case, the area of the conductor layer (for example, the lower wiring layer 131) exposed at the bottom of the opening is reduced,
There is a problem that the contact resistance between the metal wiring material embedded in the opening and the conductor layer formed under the opening increases.

【０００８】開口部の径に対して相対的に金属配線材料
層１２４の膜厚を厚くすれば、ブリッジ形状を有する金
属配線材料層１２４を得ることが可能である。しかしな
がら、金属配線材料層１２４の膜厚を厚くすると、絶縁
層１２０と厚い金属配線材料層１２４との間に大きな段
差が生じ、絶縁層１２０及び金属配線材料層１２４の上
に形成した絶縁層（図示せず）の平坦化が困難になると
いう問題がある。また、厚い金属配線材料層１２４を所
望の形状にパターニングすることが困難となる。If the film thickness of the metal wiring material layer 124 is made relatively thick with respect to the diameter of the opening, the metal wiring material layer 124 having a bridge shape can be obtained. However, when the thickness of the metal wiring material layer 124 is increased, a large step is generated between the insulating layer 120 and the thick metal wiring material layer 124, and the insulating layer 120 and the insulating layer formed on the metal wiring material layer 124 ( There is a problem that it becomes difficult to flatten (not shown). Further, it becomes difficult to pattern the thick metal wiring material layer 124 into a desired shape.

【０００９】従って、本発明の目的は、接続孔とその下
に形成された導体層との間のコンタクト抵抗を増加させ
ることなく、確実に金属配線材料で開口部内が埋め込ま
れた接続孔を有する半導体装置の配線構造及びその形成
方法を提供することにある。Therefore, an object of the present invention is to provide a connection hole in which the opening is reliably filled with a metal wiring material without increasing the contact resistance between the connection hole and the conductor layer formed thereunder. It is to provide a wiring structure of a semiconductor device and a method for forming the same.

【００１０】[0010]

【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置の配線構造は、（イ）導体層が
設けられた基体上に形成された絶縁層と、（ロ）該導体
層の上方の絶縁層に形成された開口部及び該開口部内に
埋め込まれた金属配線材料から成る接続孔と、（ハ）該
金属配線材料から成り、該絶縁層上に形成され、該接続
孔と接続された配線、から成る半導体装置の配線構造で
あって、開口部の側壁には、絶縁材料から成るオーバー
ハング状のサイドウオールが形成されていることを特徴
とする。A wiring structure of a semiconductor device according to the present invention for achieving the above object is (a) an insulating layer formed on a substrate provided with a conductor layer; An opening formed in the insulating layer above the conductor layer and a connection hole made of a metal wiring material embedded in the opening; and (c) a connection hole made of the metal wiring material and formed on the insulating layer. A wiring structure of a semiconductor device including a wiring connected to a hole, characterized in that an overhang-shaped sidewall made of an insulating material is formed on a sidewall of the opening.

【００１１】上記の目的を達成するための本発明の半導
体装置の配線構造の形成方法は、（イ）導体層が設けら
れた基体上に絶縁層を形成し、該導体層の上方の絶縁層
に開口部を形成する工程と、（ロ）開口部の側壁に、絶
縁材料から成るオーバーハング状のサイドウオールを形
成する工程と、（ハ）絶縁層上に金属配線材料を堆積さ
せて、金属配線材料層を形成する工程と、（ニ）高圧
下、該金属配線材料をリフローさせて、開口部内を金属
配線材料で埋め込み、接続孔を形成する工程と、（ホ）
絶縁層上の金属配線材料層をパターニングして配線を形
成する工程、から成ることを特徴とする。In order to achieve the above object, the method for forming a wiring structure of a semiconductor device according to the present invention comprises: (a) forming an insulating layer on a substrate provided with a conductor layer, and forming an insulating layer above the conductor layer. Forming an opening in the opening, (b) forming an overhanging sidewall made of an insulating material on the side wall of the opening, and (c) depositing a metal wiring material on the insulating layer to form a metal A step of forming a wiring material layer, and (d) a step of reflowing the metal wiring material under high pressure to fill the inside of the opening with the metal wiring material to form a connection hole, (e)
A step of patterning a metal wiring material layer on the insulating layer to form wiring.

【００１２】本発明の半導体装置の配線構造の形成方法
においては、前記工程（ハ）の金属配線材料層の形成後
において、開口部の底部にはボイドが残り、且つ、開口
部の上方は金属配線材料層によって塞がれていることが
望ましい。In the method for forming a wiring structure of a semiconductor device according to the present invention, after forming the metal wiring material layer in the step (c), a void remains at the bottom of the opening and a metal is formed above the opening. It is desirable that it is blocked by the wiring material layer.

【００１３】また、前記工程（ロ）のサイドウオールの
形成工程は、物理的気相成長法にて絶縁層上及び開口部
内に絶縁材料層を堆積させた後、絶縁層上及び開口部底
部の絶縁材料層を除去する工程から成る態様、あるいは
又、供給律速形のＣＶＤ法により絶縁層上及び開口部内
に絶縁材料層を堆積させた後、絶縁層上及び開口部底部
の絶縁材料層を除去する工程から成る態様を挙げること
ができる。In the step (b) of forming the side wall, the insulating material layer is deposited on the insulating layer and the opening by physical vapor deposition, and then the insulating layer and the bottom of the opening are formed. A method comprising a step of removing the insulating material layer, or alternatively, after depositing the insulating material layer on the insulating layer and in the opening by a feed rate-controlled CVD method, the insulating material layer on the insulating layer and at the bottom of the opening are removed. The embodiment including the step of

【００１４】サイドウオールを開口部の側壁に形成する
ことによって、サイドウオールを含めた開口部の径は縮
小される。以下、開口部の径という場合、サイドウオー
ルを含めた開口部の径を意味する。また、開口部自体の
径という場合、サイドウオールを含めない、開口部それ
自体の径を意味する。オーバーハング状のサイドウオー
ルを開口部の側壁に形成することによって、図１の
（Ｂ）に示すように、絶縁層の表面近傍における開口部
の径が最小値（Ｒ0）をとり、開口部の底部に向かって
開口部の径が増加する。開口部の径の最小値（Ｒ0）の
値は０．２μｍ以上０．４μｍ以下であることが望まし
い。また、絶縁層上に堆積させた金属配線材料の膜厚を
Ｔとした場合、Ｒ0＜Ｔの関係を満足することが望まし
い。更には、開口部自体の径をＲ1とした場合、Ｔ＜Ｒ1
の関係を満足することが望ましい。Ｒ0、Ｒ1及びＴは、
Ｒ0＜Ｔ＜Ｒ1の関係を満足することが最も望ましい。By forming the side wall on the side wall of the opening, the diameter of the opening including the side wall is reduced. Hereinafter, the diameter of the opening means the diameter of the opening including the side wall. The diameter of the opening itself means the diameter of the opening itself, not including the side wall. By forming the overhanging side wall on the side wall of the opening, the diameter of the opening near the surface of the insulating layer has the minimum value (R 0 ) as shown in FIG. The diameter of the opening increases toward the bottom of the. The minimum value (R 0 ) of the diameter of the opening is preferably 0.2 μm or more and 0.4 μm or less. Further, when the film thickness of the metal wiring material deposited on the insulating layer is T, it is desirable to satisfy the relationship of R 0 <T. Furthermore, when the diameter of the opening itself is R 1 , T <R 1
It is desirable to satisfy the relationship. R 0 , R 1 and T are
It is most desirable to satisfy the relationship of R 0 <T <R 1 .

【００１５】金属配線材料としては、高圧リフロー法を
適用し得る材料であれば如何なる材料であってもよく、
純アルミニウム、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−Ｇｅ
等の種々のアルミニウム合金、あるいは銅を挙げること
ができる。金属配線材料層の形成は、真空蒸着法、ある
いは、マグネトロンスパッタ法、ＤＣスパッタ法、ＲＦ
スパッタ法、ＥＣＲスパッタ法、基体にバイアスを印加
するバイアススパッタ法等の各種スパッタ法等の物理的
気相成長法にて行うことができる。The metal wiring material may be any material as long as the high pressure reflow method can be applied,
Pure aluminum, Al-Cu, Al-Si, Al-S
i, Al-Si-Cu, Al-Ge, Al-Si-Ge
And various aluminum alloys such as copper, or copper. The metal wiring material layer is formed by vacuum vapor deposition, magnetron sputtering, DC sputtering, RF.
It can be performed by a physical vapor deposition method such as a sputtering method, an ECR sputtering method, and various sputtering methods such as a bias sputtering method for applying a bias to a substrate.

【００１６】導体層としては、半導体基板（基体に相当
する）に形成されたソース・ドレイン領域、あるいは半
導体基板の上に形成された下層絶縁層（基体に相当す
る）に設けられた下層配線層を挙げることができる。The conductor layer is a source / drain region formed on a semiconductor substrate (corresponding to a base) or a lower wiring layer provided on a lower insulating layer (corresponding to a base) formed on the semiconductor substrate. Can be mentioned.

【００１７】[0017]

【作用】本発明においては、オーバーハング状のサイド
ウオールを開口部の側壁に形成する。即ち、カバレッジ
の悪い絶縁材料によって開口部にサイドウオールを形成
する。これによって、絶縁層の表面近傍における開口部
の径が最小値をとり、開口部の底部に向かって開口部の
径が増加する。その結果、開口部の上方に形成された金
属配線材料層の形状を確実にブリッジ形状とすることが
できる。従って、高圧下、金属配線材料をリフローさせ
たとき、金属配線材料を開口部内に確実に押し込むこと
ができ、高い信頼性を有する接続孔を形成することがで
きる。しかも、開口部の底部における開口部の径が大き
いので、開口部の底部に露出した導体層の面積がサイド
ウオールを形成しない場合と比較しても左程減少せず、
接続孔と導体層との間のコンタクト抵抗が増加すること
を抑制することができる。In the present invention, the overhanging side wall is formed on the side wall of the opening. That is, the side wall is formed in the opening with the insulating material having poor coverage. As a result, the diameter of the opening near the surface of the insulating layer takes the minimum value, and the diameter of the opening increases toward the bottom of the opening. As a result, the shape of the metal wiring material layer formed above the opening can be surely made into a bridge shape. Therefore, when the metal wiring material is reflowed under high pressure, the metal wiring material can be surely pushed into the opening, and the connection hole having high reliability can be formed. Moreover, since the diameter of the opening at the bottom of the opening is large, the area of the conductor layer exposed at the bottom of the opening does not decrease to the left as compared with the case where the sidewall is not formed,
It is possible to suppress an increase in contact resistance between the connection hole and the conductor layer.

【００１８】[0018]

【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described based on embodiments with reference to the drawings.

【００１９】（実施例１）実施例１の半導体装置の配線
構造の模式的な一部断面図を図１の（Ａ）に示す。実施
例１の配線構造は、絶縁層２０と、接続孔２５と、配線
２６から構成されている。絶縁層２０は、導体層１５が
設けられた基体１０上に形成されている。実施例１にお
いては、導体層１５はソース・ドレイン領域であり、基
体１０は半導体基板である。接続孔２５は、導体層１５
の上方の絶縁層２０に形成された開口部２１、及びこの
開口部２１内に埋め込まれた金属配線材料２４から成
る。配線２６は、金属配線材料２４から成り、絶縁層２
０上に形成されており、しかも接続孔２５と接続されて
いる。実施例１においては、金属配線材料２４はＡｌ−
０．５％Ｃｕから構成されている。(Embodiment 1) A schematic partial sectional view of a wiring structure of a semiconductor device of Embodiment 1 is shown in FIG. The wiring structure according to the first embodiment includes an insulating layer 20, a connection hole 25, and a wiring 26. The insulating layer 20 is formed on the base 10 on which the conductor layer 15 is provided. In the first embodiment, the conductor layer 15 is the source / drain region, and the base 10 is the semiconductor substrate. The connection hole 25 is formed in the conductor layer 15
The opening 21 is formed in the insulating layer 20 above and the metal wiring material 24 embedded in the opening 21. The wiring 26 is made of the metal wiring material 24, and is used as the insulating layer 2
0, and is connected to the connection hole 25. In the first embodiment, the metal wiring material 24 is Al-
It is composed of 0.5% Cu.

【００２０】開口部２１の側壁には、絶縁材料から成る
オーバーハング状のサイドウオール２２が形成されてい
る。実施例１においては、サイドウオール２２はＳｉＯ
2から成る。それ故、図１の（Ｂ）に一部の図示を省略
して示した開口部の部分を示すように、絶縁層２０の表
面近傍における開口部の径が最小値（Ｒ0）をとり、開
口部の底部に向かって開口部の径が増加する。An overhang-shaped side wall 22 made of an insulating material is formed on the side wall of the opening 21. In the first embodiment, the sidewall 22 is made of SiO.
Composed of two . Therefore, as shown in FIG. 1B with a part of the opening omitted, the diameter of the opening near the surface of the insulating layer 20 has the minimum value (R 0 ), The diameter of the opening increases toward the bottom of the opening.

【００２１】以下、実施例１の半導体装置の配線構造の
形成方法を、図２及び図３を参照して説明する。尚、実
施例１におけるサイドウオールの形成工程は、物理的気
相成長法にて絶縁層上及び開口部内に絶縁材料層を堆積
させた後、絶縁層上及び開口部底部の絶縁材料層を除去
する工程から成る。物理的気相成長法はスパッタ法とし
た。The method of forming the wiring structure of the semiconductor device of the first embodiment will be described below with reference to FIGS. In the step of forming the sidewall in Example 1, after the insulating material layer was deposited on the insulating layer and in the opening by physical vapor deposition, the insulating material layer on the insulating layer and the bottom of the opening was removed. The process consists of: The physical vapor deposition method was a sputtering method.

【００２２】［工程−１００］先ず、公知の方法に基づ
き、基体１０であるシリコン半導体基板にＬＯＣＯＳ構
造を有する素子分離領域１１を形成した後、シリコン半
導体基板の表面にＳｉＯ2から成るゲート酸化膜１２を
形成する。次いで、ポリシリコン、ポリサイドあるいは
シリサイドから成るゲート電極１３を、例えばＣＶＤ
法、フォトリソグラフィ技術及びエッチング技術を用い
て形成する。その後、ＬＤＤ構造を形成するためのイオ
ン注入を行い、次いで、全面にＳｉＯ2膜を堆積させた
後、ＳｉＯ2膜をエッチバックし、ＳｉＯ2から成るゲー
トサイドウオール１４をゲート電極１３の側壁に形成す
る。次に、不純物のイオン注入を行った後、基体１０に
イオン注入された不純物を活性化するために活性化アニ
ール処理を行い、ソース・ドレイン領域を形成する。シ
リコン半導体基板から成る基体１０に、ソース・ドレイ
ン領域から成る導体層１５が形成される。尚、素子分離
領域１１を、所謂トレンチ構造を有する素子分離領域と
することもできる。[Step-100] First, an element isolation region 11 having a LOCOS structure is formed on a silicon semiconductor substrate which is a substrate 10 based on a known method, and then a gate oxide film made of SiO 2 is formed on the surface of the silicon semiconductor substrate. 12 is formed. Then, a gate electrode 13 made of polysilicon, polycide or silicide is formed, for example, by CVD.
Method, photolithography technique, and etching technique. Then, ion implantation for forming the LDD structure, then after depositing a SiO 2 film on the entire surface, the SiO 2 film is etched back, the gate side wall 14 made of SiO 2 on the side walls of the gate electrode 13 Form. Next, after ion implantation of impurities, activation annealing treatment is performed to activate the impurities ion-implanted into the substrate 10 to form source / drain regions. A conductor layer 15 composed of source / drain regions is formed on a substrate 10 composed of a silicon semiconductor substrate. The element isolation region 11 may be an element isolation region having a so-called trench structure.

【００２３】［工程−１１０］次に、導体層１５が形成
された基体１０上に絶縁層２０を形成する。絶縁層２０
は、例えばＳｉＯ2から成り、ＣＶＤ法にて形成するこ
とができる。その後、導体層１５の上方の絶縁層２０
に、フォトリソグラフィ技術及びエッチング技術を用い
て開口部２１を設ける（図２の（Ａ）参照）。開口部自
体の径（Ｒ1）を０．５μｍ、アスペクト比を１．５と
した。[Step-110] Next, the insulating layer 20 is formed on the base 10 on which the conductor layer 15 is formed. Insulating layer 20
Is made of, for example, SiO 2 , and can be formed by the CVD method. After that, the insulating layer 20 above the conductor layer 15 is formed.
Then, the opening 21 is provided by using the photolithography technique and the etching technique (see FIG. 2A). The diameter (R 1 ) of the opening itself was 0.5 μm, and the aspect ratio was 1.5.

【００２４】［工程−１２０］次いで、開口部２１の側
壁に、絶縁材料から成るオーバーハング状のサイドウオ
ール２２を形成する。実施例１においては、絶縁材料は
ＳｉＯ2から成る。サイドウオール２２を、カバレッジ
の悪いスパッタ法、及びエッチバック法にて形成した。
即ち、先ず、スパッタ法によって、ＳｉＯ2から成る絶
縁材料層２２Ａを開口部２１内を含む絶縁層２０上に堆
積させる（図２の（Ｂ）参照）。絶縁材料層２２Ａの絶
縁層２０上での厚さを０．１５μｍとした。絶縁材料層
２２Ａの成膜条件を以下に例示する。 プロセスガス：Ａｒ＝１００sccm 圧力 ：０．４Ｐａ ＲＦパワー ：５ｋＷ 成膜温度 ：１５０゜Ｃ[Step-120] Next, an overhang side wall 22 made of an insulating material is formed on the side wall of the opening 21. In the first embodiment, the insulating material is SiO 2 . The sidewall 22 is formed by a sputtering method and an etchback method, which have poor coverage.
That is, first, the insulating material layer 22A made of SiO 2 is deposited on the insulating layer 20 including the inside of the opening 21 by the sputtering method (see FIG. 2B). The thickness of the insulating material layer 22A on the insulating layer 20 was 0.15 μm. The film forming conditions of the insulating material layer 22A are exemplified below. Process gas: Ar = 100 sccm Pressure: 0.4 Pa RF power: 5 kW Film forming temperature: 150 ° C.

【００２５】その後、異方性のドライエッチングによる
絶縁材料層２２Ａの全面エッチバックを行う。これによ
って、開口部２１の底部の薄い絶縁材料層２２Ａ及び絶
縁層２０上の絶縁材料層２２Ａが除去され、絶縁層２０
の表面近傍における開口部の最小径（Ｒ0）が０．４μ
ｍ未満の、オーバーハング状（逆テーパ形状）のサイド
ウオール２２が形成された（図２の（Ｃ）参照）。以下
にエッチバック条件を例示する。 使用ガス ：Ｃ4Ｆ8＝５０sccm 圧力 ：２Ｐａ ＲＦパワー：１．２ｋＷAfter that, the entire surface of the insulating material layer 22A is etched back by anisotropic dry etching. As a result, the thin insulating material layer 22A at the bottom of the opening 21 and the insulating material layer 22A on the insulating layer 20 are removed, and the insulating layer 20 is removed.
Has a minimum diameter (R 0 ) of 0.4 μm near the surface of
Overhang-shaped (reverse taper-shaped) sidewalls 22 having a size of less than m were formed (see FIG. 2C). The etch back conditions are illustrated below. Gas used: C 4 F 8 = 50 sccm Pressure: 2 Pa RF power: 1.2 kW

【００２６】［工程−１３０］次に、絶縁層２０上に金
属配線材料２４を堆積させて、金属配線材料層２４Ａを
形成する。具体的には、開口部２１の底部のエッチクリ
ーニングの後、下地層２３としてＴｉ層及びＴｉＮ層
を、開口部２１内を含む絶縁層２０の上に順次スパッタ
法で成膜する。尚、Ｔｉ層は、導体層１５と後に形成さ
れる接続孔との間のコンタクト抵抗の低減を目的として
形成される。一方、ＴｉＮ層は、金属配線材料で開口部
２１内を埋め込む際、金属配線材料によって導体層１５
が損傷を受けることを防止するバリア層としての機能を
有する。更には、下地層２３は、金属配線材料層がエレ
クトロマイグレーションやストレスマイグレーション等
によって断線した場合でも配線全体が断線しないように
配線に冗長効果を持たせる機能も有する。尚、ＴｉＮ層
の成膜後、ＴｉＮ層のバリア性を向上させるために、窒
素ガス雰囲気中若しくは窒素ガスと酸素ガスの混合ガス
雰囲気中で６５０゜Ｃ×６０秒程度のＲＴＡ（Rapid Th
emal Annealing）処理を行うことが好ましい。[Step-130] Next, the metal wiring material 24 is deposited on the insulating layer 20 to form the metal wiring material layer 24A. Specifically, after the bottom of the opening 21 is etched and cleaned, a Ti layer and a TiN layer as a base layer 23 are sequentially formed on the insulating layer 20 including the inside of the opening 21 by a sputtering method. The Ti layer is formed for the purpose of reducing the contact resistance between the conductor layer 15 and a connection hole formed later. On the other hand, when the TiN layer is filled with the metal wiring material in the opening 21, the conductor layer 15 is filled with the metal wiring material.
Has a function as a barrier layer that prevents the material from being damaged. Further, the base layer 23 also has a function of giving a redundant effect to the wiring so that the entire wiring is not broken even if the metal wiring material layer is broken due to electromigration, stress migration or the like. After the TiN layer is formed, in order to improve the barrier property of the TiN layer, RTA (Rapid Thaw) of about 650 ° C. × 60 seconds is performed in a nitrogen gas atmosphere or a mixed gas atmosphere of nitrogen gas and oxygen gas.
It is preferable to carry out emal annealing treatment.

【００２７】続いて、Ａｌ−０．５％Ｃｕから成る金属
配線材料２４を絶縁層２０の上にスパッタ法にて堆積さ
せて、金属配線材料層２４Ａを形成する（図３の（Ａ）
参照）。絶縁層２０上の金属配線材料層２４Ａの厚さＴ
（図１の（Ｂ）参照）を０．４μｍとした。尚、絶縁層
２０上の金属配線材料層２４Ａの厚さＴは、Ｒ0（０．
４μｍ未満）＜Ｔ（＝０．４μｍ）＜Ｒ1（＝０．５μ
ｍ）の関係を満足している。Subsequently, a metal wiring material 24 made of Al-0.5% Cu is deposited on the insulating layer 20 by a sputtering method to form a metal wiring material layer 24A ((A) in FIG. 3).
reference). The thickness T of the metal wiring material layer 24A on the insulating layer 20
(See FIG. 1B) was 0.4 μm. The thickness T of the metal wiring material layer 24A on the insulating layer 20 is R 0 (0.
Less than 4 μm) <T (= 0.4 μm) <R 1 (= 0.5 μm
The relationship of m) is satisfied.

【００２８】絶縁層２０の表面近傍の開口部の径の最小
値（Ｒ0）は、金属配線材料層２４Ａの膜厚（Ｔ）より
も小さいため、開口部２１の底部にはボイドが残り、且
つ、開口部２１の上方は金属配線材料層２４Ａによって
塞がれている、所謂ブリッジ形状が安定して形成され
る。各層のスパッタ条件を以下に例示する。尚、金属配
線材料層２４Ａをこのようなブリッジ形状とするために
は、成膜時の金属配線材料の流動性を高めればよい。そ
のために、実施例１においては、金属配線材料層２４Ａ
の成膜温度を３００゜Ｃと高めに設定してある。 Ｔｉ層の成膜条件 プロセスガス：Ａｒ＝１００sccm 圧力 ：０．４Ｐａ ＤＣパワー ：５ｋＷ 成膜温度 ：１５０゜Ｃ 膜厚 ：３０ｎｍ ＴｉＮ層の成膜条件 ガス ：Ａｒ／Ｎ2＝３０／８０sccm 圧力 ：０．４Ｐａ ＤＣパワー ：５ｋＷ 成膜温度 ：１５０゜Ｃ 膜厚 ：７０ｎｍ 金属配線材料層２４Ａの成膜条件 ターゲット ：Ａｌ−０．５％Ｃｕ プロセスガス：Ａｒ＝１００sccm 圧力 ：０．４Ｐａ ＤＣパワー ：２０ｋＷ 成膜温度 ：３００゜Ｃ 膜厚 ：０．４μｍSince the minimum value (R 0 ) of the diameter of the opening near the surface of the insulating layer 20 is smaller than the film thickness (T) of the metal wiring material layer 24A, a void remains at the bottom of the opening 21. In addition, a so-called bridge shape, which is closed by the metal wiring material layer 24A, is stably formed above the opening 21. The sputtering conditions for each layer are illustrated below. In order to make the metal wiring material layer 24A have such a bridge shape, the fluidity of the metal wiring material during film formation may be increased. Therefore, in the first embodiment, the metal wiring material layer 24A
The film forming temperature is set to a high value of 300 ° C. Film forming conditions of Ti layer Process gas: Ar = 100 sccm Pressure: 0.4 Pa DC power: 5 kW Film forming temperature: 150 ° C Film thickness: 30 nm Film forming condition of TiN layer Gas: Ar / N 2 = 30/80 sccm Pressure: 0.4 Pa DC power: 5 kW Film forming temperature: 150 ° C. Film thickness: 70 nm Film forming conditions for metal wiring material layer 24A Target: Al-0.5% Cu Process gas: Ar = 100 sccm Pressure: 0.4 Pa DC power: 20 kW Film forming temperature: 300 ° C Film thickness: 0.4 μm

【００２９】［工程−１４０］アルミニウム系合金から
成る金属配線材料層２４Ａを成膜した後、金属配線材料
層２４Ａの表面の酸化を避けながら、若しくは表面に生
成した酸化膜をスパッタエッチング等によって除去した
後、高圧下、金属配線材料２４をリフローさせて、開口
部２１内を金属配線材料２４で埋め込み、接続孔２５を
形成する（図３の（Ｂ）参照）。高圧リフロー処理は、
例えば、高圧不活性ガス雰囲気とし得る炉内で行えばよ
い。金属配線材料層２４Ａのブリッジ形状が確実に形成
されているので、金属配線材料２４の開口部２１への埋
め込みを、高い歩留まりで達成することができる。高圧
リフローの条件を以下に例示する。尚、基体加熱温度
は、金属配線材料を再結晶温度以上（例えばアルミニウ
ム系合金の組成によって異なるが、通常３５０゜Ｃ程度
以上）、融点以下とすればよい。高圧リフロー処理中に
金属配線材料層が酸化や窒化されることを避けるため
に、高純度の不活性ガス雰囲気にすることが好ましい。 基体加熱温度：４００゜Ｃ 加熱時間 ：２分 加熱雰囲気 ：アルゴンガス 雰囲気の圧力：１０6Ｐａ以上[Step-140] After the metal wiring material layer 24A made of an aluminum alloy is formed, the surface of the metal wiring material layer 24A is avoided from oxidation or the oxide film formed on the surface is removed by sputter etching or the like. After that, the metal wiring material 24 is reflowed under high pressure to fill the inside of the opening 21 with the metal wiring material 24 to form the connection hole 25 (see FIG. 3B). High pressure reflow process
For example, it may be carried out in a furnace capable of producing a high-pressure inert gas atmosphere. Since the bridge shape of the metal wiring material layer 24A is reliably formed, the filling of the metal wiring material 24 into the opening 21 can be achieved with a high yield. The conditions of high pressure reflow are illustrated below. The substrate heating temperature may be a recrystallization temperature of the metal wiring material or higher (eg, depending on the composition of the aluminum alloy, usually 350 ° C. or higher) and a melting point or lower. In order to prevent the metal wiring material layer from being oxidized or nitrided during the high pressure reflow treatment, it is preferable to use a high purity inert gas atmosphere. Substrate heating temperature: 400 ° C Heating time: 2 minutes Heating atmosphere: Argon gas Atmospheric pressure: 10 6 Pa or more

【００３０】以上に説明したように、開口部２１の上方
の金属配線材料層２４Ａがブリッジ形状を有しているの
で、アルミニウム系合金から成る金属配線材料２４で完
全に充填された接続孔２５を安定して形成することがで
きる。また、開口部２１の底部に露出した導体層１５
（ソース・ドレイン領域）の面積はサイドウオール２２
の形成によっても左程減少することがなく、例えば開口
部の側壁と平行な面を有するサイドウオールを開口部の
側壁に形成した場合（図６の（Ｃ）参照）と比較して、
接続孔２５と導体層１５との間のコンタクト抵抗を低減
することができる。As described above, since the metal wiring material layer 24A above the opening 21 has a bridge shape, the connection hole 25 completely filled with the metal wiring material 24 made of an aluminum alloy is formed. It can be stably formed. In addition, the conductor layer 15 exposed at the bottom of the opening 21
The area of (source / drain region) is side wall 22.
Even if the side wall having a surface parallel to the side wall of the opening is formed on the side wall of the opening (see (C) of FIG. 6),
The contact resistance between the connection hole 25 and the conductor layer 15 can be reduced.

【００３１】尚、カバレッジの悪い絶縁材料でサイドウ
オール２２を形成するので、開口部２１の底部に堆積し
た絶縁材料層２２Ａの膜厚は薄い。従って、絶縁材料層
２２Ａを開口部２１の底部から除去することは容易であ
る。Since the sidewall 22 is formed of an insulating material having poor coverage, the thickness of the insulating material layer 22A deposited on the bottom of the opening 21 is small. Therefore, it is easy to remove the insulating material layer 22A from the bottom of the opening 21.

【００３２】［工程−１５０］その後、フォトリソグラ
フィ技術及びエッチング技術を用いて、絶縁層２０上の
金属配線材料層２４Ａ及び下地層２３をパターニングし
て配線２６を形成する。こうして、図１の（Ａ）に示し
た配線構造を完成させる。パターニングの条件を以下に
例示する。 使用ガス ：ＢＣｌ3／Ｃｌ2＝６０／９０sccm 圧力 ：２Ｐａ ＲＦパワー ：１．２ｋＷ[Step-150] Then, the metal wiring material layer 24A and the underlying layer 23 on the insulating layer 20 are patterned by using the photolithography technique and the etching technique to form the wiring 26. Thus, the wiring structure shown in FIG. 1A is completed. The patterning conditions are exemplified below. Gas used: BCl 3 / Cl 2 = 60/90 sccm Pressure: 2 Pa RF power: 1.2 kW

【００３３】（実施例２）実施例２の半導体装置の配線
構造は、実質的には実施例１にて説明した配線構造と同
様である。但し、図４に示すように、実施例２において
は、基体は、半導体基板（図示せず）の上方に形成され
た下層絶縁層３０から成り、導体層は下層絶縁層３０の
上に形成された下層配線層３１から成る。尚、下層絶縁
層３０に溝部を形成し、かかる溝部内に下層配線層３１
を形成してもよい。図４において、下層配線層３１は紙
面の垂直方向に延びている。(Embodiment 2) The wiring structure of the semiconductor device of Embodiment 2 is substantially the same as the wiring structure described in Embodiment 1. However, as shown in FIG. 4, in Example 2, the base body is composed of the lower insulating layer 30 formed above the semiconductor substrate (not shown), and the conductor layer is formed on the lower insulating layer 30. And a lower wiring layer 31. A groove is formed in the lower insulating layer 30, and the lower wiring layer 31 is formed in the groove.
May be formed. In FIG. 4, the lower wiring layer 31 extends in the direction perpendicular to the paper surface.

【００３４】実施例２が実施例１と相違する点は、サイ
ドウオールの形成工程が相違する点にある。即ち、実施
例２においては、サイドウオールの形成工程は、供給律
速形のＣＶＤ法により絶縁層上及び開口部内に絶縁材料
層を堆積させた後、絶縁層上及び開口部底部の絶縁材料
層を除去する工程から構成されている。サイドウオール
はＳｉＮから成る。供給律速形のＣＶＤ法を採用するこ
とによって、カバレッジの悪い、コンフォーマルではな
い絶縁材料層を形成することが可能になり、開口部の側
壁にオーバーハング状のサイドウオールを形成すること
ができる。以下、図５を参照して、実施例２の半導体装
置の配線構造形成方法を説明する。The second embodiment is different from the first embodiment in that the sidewall forming process is different. That is, in Example 2, in the sidewall formation step, after depositing the insulating material layer on the insulating layer and in the opening by the feed rate-controlled CVD method, the insulating material layer on the insulating layer and on the bottom of the opening is formed. It consists of the process of removing. The sidewall is made of SiN. By adopting the supply rate-controlled CVD method, it is possible to form a non-conformal insulating material layer having poor coverage, and it is possible to form an overhanging side wall on the side wall of the opening. Hereinafter, the method for forming the wiring structure of the semiconductor device according to the second embodiment will be described with reference to FIG.

【００３５】［工程−２００］例えばＣＶＤ法にて形成
されたＳｉＯ2から成る下層絶縁層３０（基体に相当す
る）の上に金属配線材料から成る下層配線層３１を公知
の方法で形成する（図５の（Ａ）参照）。尚、下層配線
層３１から下方へと延びる接続孔を形成しておくことも
できる。[Step-200] A lower wiring layer 31 made of a metal wiring material is formed by a known method on a lower insulating layer 30 (corresponding to a base body) made of SiO 2 formed by, for example, a CVD method. (See FIG. 5A). A connection hole extending downward from the lower wiring layer 31 can be formed.

【００３６】［工程−２１０］次に、下層配線層３１
（導体層に相当する）が形成された下層絶縁層３０（基
体に相当する）上に絶縁層２０を形成する。絶縁層２０
は、例えばＳｉＯ2から成り、ＣＶＤ法にて形成するこ
とができる。その後、下層配線層３１の上方の絶縁層２
０に、フォトリソグラフィ技術及びエッチング技術を用
いて開口部２１を設ける（図５の（Ｂ）参照）。開口部
自体の径（Ｒ1）を０．５μｍ、アスペクト比を１．５
とした。[Step-210] Next, the lower wiring layer 31
The insulating layer 20 is formed on the lower insulating layer 30 (corresponding to the base layer) on which (corresponding to the conductor layer) is formed. Insulating layer 20
Is made of, for example, SiO 2 , and can be formed by the CVD method. After that, the insulating layer 2 above the lower wiring layer 31
An opening 21 is provided at 0 using a photolithography technique and an etching technique (see FIG. 5B). The diameter (R 1 ) of the opening itself is 0.5 μm, and the aspect ratio is 1.5.
And

【００３７】［工程−２２０］その後、供給律速形のＣ
ＶＤ法により絶縁層２０上及び開口部２１内に、ＳｉＮ
から成る絶縁材料層を堆積させる。絶縁材料層の絶縁層
２０上での厚さを０．１５μｍとした。ＣＶＤの条件を
以下に例示する。尚、実施例２においては、カバレッジ
のよいＳｉＮ膜を形成する場合と比較して、Ｎ2Ｏガス
の供給量が少なく、供給律速形のＣＶＤ条件となってい
る。 使用ガス ：ＳｉＨ4／Ｎ2Ｏ＝５０／１０sccm 圧力 ：３３０Ｐａ ＲＦパワー ：１９０Ｗ 基体加熱温度：４００゜Ｃ[Step-220] After that, the supply-controlled C
SiN is formed on the insulating layer 20 and in the opening 21 by the VD method.
A layer of insulating material consisting of The thickness of the insulating material layer on the insulating layer 20 was 0.15 μm. The conditions of CVD are illustrated below. In the second embodiment, the supply amount of the N 2 O gas is smaller than that in the case of forming the SiN film having good coverage, and the supply rate-controlled CVD condition is set. Gas used: SiH 4 / N 2 O = 50/10 sccm Pressure: 330 Pa RF power: 190 W Substrate heating temperature: 400 ° C.

【００３８】その後、異方性のドライエッチングによる
絶縁材料層の全面エッチバックを行う。これによって、
開口部２１の底部の薄い絶縁材料層及び絶縁層２０上の
絶縁材料層が除去され、絶縁層２０の表面近傍における
開口部の最小径（Ｒ0）が０．４μｍ未満の、逆テーパ
形状（オーバーハング状）のサイドウオール２２が形成
された（図５の（Ｃ）参照）。After that, the entire surface of the insulating material layer is etched back by anisotropic dry etching. by this,
The thin insulating material layer at the bottom of the opening 21 and the insulating material layer on the insulating layer 20 are removed, and the minimum taper shape (R 0 ) of the opening in the vicinity of the surface of the insulating layer 20 is less than 0.4 μm. Overwall-shaped side walls 22 were formed (see FIG. 5C).

【００３９】次に、実施例１の［工程−１３０］の下地
層２３の形成、金属配線材料層２４Ａの形成、［工程−
１４０］の高圧リフロー処理、［工程−１５０］の配線
の形成を実施例１と同様に行い、図４に示した配線構造
を完成させる。Next, the formation of the base layer 23, the formation of the metal wiring material layer 24A in the [Step-130] of the first embodiment, and the [Step-
140] high-pressure reflow treatment and [step-150] wiring formation in the same manner as in Example 1 to complete the wiring structure shown in FIG.

【００４０】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。絶縁材料は、カバレッジの悪いコンフォーマル
ではない絶縁材料層を形成できる材料ならば、如何なる
材料からも構成することができるが、絶縁層２０との間
にエッチング時の選択比をとれる材料から構成すること
が好ましい。絶縁層２０は、実施例においてはＳｉＯ2
から構成したが、その他、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、
ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、ＳＯＧ、ＳｉＯＮ又は
ＳｉＮ等の公知の絶縁材料、あるいはこれらの絶縁層を
積層したものから構成することができる。必要に応じ
て、絶縁層の形成後、例えば、熱処理や化学的・機械的
研磨法（ＣＭＰ法）、エッチバック法等により、絶縁層
２０の平坦化処理を行うことが望ましい。尚、場合によ
っては、絶縁材料から成るオーバーハング状のサイドウ
オールの代わりに、下地層２３（実施例ではＴｉ，Ｔｉ
Ｎ）を厚くつけて、オーバーハング状（逆テーパ形状）
あるいは開口部の側壁と平行な面を有するサイドウオー
ルを開口部の側壁に形成することもあるが、この場合よ
りも、本実施例においては下地層を薄くすることができ
るので、配線を形成する際の下地層のパターニング（エ
ッチング）が容易になるという利点もある。The present invention has been described above based on the preferred embodiments, but the present invention is not limited to these embodiments. The insulating material can be composed of any material as long as it can form a non-conformal insulating material layer with poor coverage, but it is composed of a material capable of obtaining a selective ratio during etching with the insulating layer 20. It is preferable. The insulating layer 20 is made of SiO 2 in the embodiment.
, BPSG, PSG, BSG,
It may be composed of a known insulating material such as AsSG, PbSG, SbSG, SOG, SiON, or SiN, or a laminate of these insulating layers. If necessary, after forming the insulating layer, it is desirable to perform a flattening process on the insulating layer 20 by, for example, heat treatment, a chemical / mechanical polishing method (CMP method), an etch back method, or the like. In some cases, instead of the overhanging side wall made of an insulating material, the underlayer 23 (Ti, Ti in the embodiment) is used.
N) is attached thickly to form an overhang (inverted taper shape)
Alternatively, a side wall having a surface parallel to the side wall of the opening may be formed on the side wall of the opening. However, in this embodiment, since the base layer can be made thinner, wiring is formed. There is also an advantage that patterning (etching) of the underlayer at this time becomes easy.

【００４１】実施例においては、下地層２３を構成する
Ｔｉ層やＴｉＮ層をスパッタ法で成膜したが、その代わ
りにＣＶＤ法を用いて成膜することもできる。Ｔｉ層及
びＴｉＮ層のＥＣＲ ＣＶＤ法による成膜条件を以下に
例示する。尚、下地層２３は、その他、Ｔｉ、ＴｉＮ、
ＴｉＯＮ、ＴｉＷ、Ｗ等の導電性を有する高融点金属若
しくはその化合物といった、配線断線時の冗長効果を有
し、金属配線材料との濡れ性がよい材料から構成するこ
ともでき、この場合には、スパッタ法やＣＶＤ法にて形
成すればよい。 ＴｉのＥＣＲ ＣＶＤ条件 使用ガス ： ＴｉＣｌ4／Ｈ2／Ａｒ＝１５／５
０／４３sccm マイクロ波パワー：２．０ｋＷ 温度 ：５００゜Ｃ 圧力 ：０．３Ｐａ ＴｉＮのＥＣＲ ＣＶＤ条件 使用ガス ：ＴｉＣｌ4／Ｈ2／Ｎ2＝２０／２６
／８sccm マイクロ波パワー ２．８ｋＷ 基板ＲＦバイアス：−５０Ｗ 温度 ：７５０゜Ｃ 圧力 ：０．１２ＰａIn the embodiment, the Ti layer and the TiN layer forming the underlayer 23 are formed by the sputtering method, but instead, the CVD method may be used. The film forming conditions for the Ti layer and the TiN layer by the ECR CVD method are illustrated below. The base layer 23 is made of Ti, TiN,
It is also possible to use a material such as TiON, TiW, or a high melting point metal having conductivity having a conductivity, or a compound thereof, which has a redundancy effect at the time of wiring disconnection and has good wettability with a metal wiring material. It may be formed by a sputtering method or a CVD method. ECR CVD conditions for Ti Working gas: TiCl 4 / H 2 / Ar = 15/5
0 / 43sccm Microwave power: 2.0 kW Temperature: 500 ° C Pressure: 0.3 Pa ECR CVD condition of TiN Working gas: TiCl 4 / H 2 / N 2 = 20/26
/ 8sccm Microwave power 2.8kW Substrate RF bias: -50W Temperature: 750 ° C Pressure: 0.12Pa

【００４２】[0042]

【発明の効果】本発明においては、オーバーハング状の
サイドウオールを開口部の側壁に形成するので、開口部
の上方に形成された金属配線材料層の形状を確実にブリ
ッジ形状とすることができ、その結果、高圧下、金属配
線材料をリフローさせたとき、開口部内を金属配線材料
で確実に埋め込むことができ、高い信頼性を有する接続
孔を形成することができる。しかも、開口部の底部に露
出した導体層の面積が左程減少せず、接続孔と導体層と
の間のコンタクト抵抗が増加することを抑制することが
できる。According to the present invention, since the overhanging side wall is formed on the side wall of the opening, the shape of the metal wiring material layer formed above the opening can be surely made into a bridge shape. As a result, when the metal wiring material is reflowed under high pressure, the inside of the opening can be surely filled with the metal wiring material, and the connection hole with high reliability can be formed. Moreover, the area of the conductor layer exposed at the bottom of the opening does not decrease to the left, and it is possible to suppress an increase in contact resistance between the connection hole and the conductor layer.

【図面の簡単な説明】[Brief description of drawings]

【図１】実施例１の半導体装置の配線構造の模式的な一
部断面図である。FIG. 1 is a schematic partial cross-sectional view of a wiring structure of a semiconductor device according to a first exemplary embodiment.

【図２】実施例１の半導体装置の配線構造の形成方法の
各工程を説明するための基体等の模式的な一部断面図で
ある。FIG. 2 is a schematic partial cross-sectional view of a base body and the like for explaining each step of the method for forming the wiring structure of the semiconductor device of the first embodiment.

【図３】図２に引き続き、実施例１の半導体装置の配線
構造の形成方法の各工程を説明するための基体等の模式
的な一部断面図である。3 is a schematic partial cross-sectional view of the base body and the like for explaining each step of the method for forming the wiring structure of the semiconductor device of the first embodiment, following FIG. 2;

【図４】実施例２の半導体装置の配線構造の模式的な一
部断面図である。FIG. 4 is a schematic partial cross-sectional view of a wiring structure of a semiconductor device of Example 2.

【図５】実施例２の半導体装置の配線構造の形成方法の
各工程を説明するための基体等の模式的な一部断面図で
ある。FIG. 5 is a schematic partial cross-sectional view of a base body and the like for explaining each step of the method for forming the wiring structure of the semiconductor device of the second embodiment.

【図６】従来の高圧リフロー法における問題点を説明す
るための図である。FIG. 6 is a diagram for explaining a problem in the conventional high pressure reflow method.

【符号の説明】[Explanation of symbols]

１０ 基体（半導体基板） １１ 素子分離領域 １２ ゲート酸化膜 １３ ゲート電極 １４ ゲートサイドウオール １５ 導体層（ソース・ドレイン領域） ２０ 絶縁層 ２１ 開口部 ２２ サイドウオール ２２Ａ 絶縁材料層 ２３ 下地層 ２４ 金属配線材料 ２４Ａ 金属配線材料層 ２５ 接続孔 ２６ 配線 ３０ 基体（下層絶縁層） ３１ 導体層（下層配線層） 10 Base (Semiconductor Substrate) 11 Element Isolation Region 12 Gate Oxide Film 13 Gate Electrode 14 Gate Sidewall 15 Conductor Layer (Source / Drain Region) 20 Insulating Layer 21 Opening 22 Sidewall 22A Insulating Material Layer 23 Underlayer 24 Metallic Wiring Material 24A metal wiring material layer 25 connection hole 26 wiring 30 base (lower insulating layer) 31 conductor layer (lower wiring layer)

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】（イ）導体層が設けられた基体上に形成さ
れた絶縁層と、 （ロ）該導体層の上方の絶縁層に形成された開口部及び
該開口部内に埋め込まれた金属配線材料から成る接続孔
と、 （ハ）該金属配線材料から成り、該絶縁層上に形成さ
れ、該接続孔と接続された配線、から成る半導体装置の
配線構造であって、 開口部の側壁には、絶縁材料から成るオーバーハング状
のサイドウオールが形成されていることを特徴とする半
導体装置の配線構造。1. An insulating layer formed on a substrate provided with a conductor layer, and (b) an opening formed in the insulating layer above the conductor layer and a metal embedded in the opening. A wiring structure of a semiconductor device, comprising: a connection hole made of a wiring material; and (c) a wiring made of the metal wiring material and formed on the insulating layer and connected to the connection hole, wherein a sidewall of an opening is provided. In the wiring structure of the semiconductor device, an overhanging sidewall made of an insulating material is formed on the side wall. 【請求項２】（イ）導体層が設けられた基体上に絶縁層
を形成し、該導体層の上方の絶縁層に開口部を形成する
工程と、 （ロ）開口部の側壁に、絶縁材料から成るオーバーハン
グ状のサイドウオールを形成する工程と、 （ハ）絶縁層上に金属配線材料を堆積させて、金属配線
材料層を形成する工程と、 （ニ）高圧下、該金属配線材料をリフローさせて、開口
部内を金属配線材料で埋め込み、接続孔を形成する工程
と、 （ホ）絶縁層上の金属配線材料層をパターニングして配
線を形成する工程、から成ることを特徴とする半導体装
置の配線形成方法。2. A step of: (a) forming an insulating layer on a substrate provided with a conductor layer and forming an opening in the insulating layer above the conductor layer; and (b) insulating the side wall of the opening. A step of forming an overhanging side wall made of a material, (c) a step of depositing a metal wiring material on the insulating layer to form a metal wiring material layer, and (d) the metal wiring material under high pressure. Reflowing, filling the inside of the opening with a metal wiring material to form a connection hole, and (e) patterning the metal wiring material layer on the insulating layer to form a wiring. Wiring forming method for semiconductor device. 【請求項３】前記工程（ハ）の金属配線材料層の形成後
において、開口部の底部にはボイドが残り、且つ、開口
部の上方は金属配線材料層によって塞がれていることを
特徴とする請求項２に記載の半導体装置の配線形成方
法。3. After the formation of the metal wiring material layer in the step (c), a void remains at the bottom of the opening and the upper portion of the opening is covered with the metal wiring material layer. The method for forming a wiring of a semiconductor device according to claim 2. 【請求項４】前記工程（ロ）のサイドウオールの形成工
程は、物理的気相成長法にて絶縁層上及び開口部内に絶
縁材料層を堆積させた後、絶縁層上及び開口部底部の絶
縁材料層を除去する工程から成ることを特徴とする請求
項２又は請求項３に記載の半導体装置の配線形成方法。4. The step of forming a sidewall in the step (b) comprises depositing an insulating material layer on the insulating layer and in the opening by a physical vapor deposition method, and then forming the insulating material layer on the insulating layer and on the bottom of the opening. The method for forming a wiring of a semiconductor device according to claim 2 or 3, comprising a step of removing the insulating material layer. 【請求項５】前記工程（ロ）のサイドウオールの形成工
程は、供給律速形のＣＶＤ法により絶縁層上及び開口部
内に絶縁材料層を堆積させた後、絶縁層上及び開口部底
部の絶縁材料層を除去する工程から成ることを特徴とす
る請求項２又は請求項３に記載の半導体装置の配線形成
方法。5. The step (b) of forming the sidewall is performed by depositing an insulating material layer on the insulating layer and in the opening by a supply rate-controlled CVD method, and then insulating the insulating layer and the bottom of the opening. 4. The method for forming a wiring of a semiconductor device according to claim 2, further comprising the step of removing the material layer.
JP33424194A 1994-12-16 1994-12-16 Wiring structure of semiconductor device and its forming method Pending JPH08172130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33424194A JPH08172130A (en) 1994-12-16 1994-12-16 Wiring structure of semiconductor device and its forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33424194A JPH08172130A (en) 1994-12-16 1994-12-16 Wiring structure of semiconductor device and its forming method

Publications (1)

Publication Number Publication Date
JPH08172130A true JPH08172130A (en) 1996-07-02

Family

ID=18275129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33424194A Pending JPH08172130A (en) 1994-12-16 1994-12-16 Wiring structure of semiconductor device and its forming method

Country Status (1)

Country Link
JP (1) JPH08172130A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223736A (en) * 1996-02-15 1997-08-26 Nec Corp Wiring formation
JP2015173284A (en) * 2012-09-28 2015-10-01 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． pad structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223736A (en) * 1996-02-15 1997-08-26 Nec Corp Wiring formation
JP2015173284A (en) * 2012-09-28 2015-10-01 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． pad structure

Similar Documents

Publication Publication Date Title
JP3365112B2 (en) Method for forming wiring of semiconductor device
JP2001210647A (en) Method for forming metallization structure in integrated circuit
JPH10189733A (en) Metal coating method for porous dielectric
JP3050161B2 (en) Semiconductor device and manufacturing method thereof
JPH09115866A (en) Semiconductor device manufacturing method
US6548415B2 (en) Method for the etchback of a conductive material
JPH0964034A (en) Semiconductor device and manufacture thereof
US5786637A (en) Interconnection with metal plug and reduced step
JPH10261707A (en) Manufacture of semiconductor device
JPH08172130A (en) Wiring structure of semiconductor device and its forming method
JPH08274101A (en) Method for forming wiring structure of semiconductor device
JP3651112B2 (en) Wiring formation method
JP2005228818A (en) Method for manufacturing semiconductor device
JPH10144790A (en) Method of forming wiring of semiconductor device
JP3407516B2 (en) Semiconductor device and manufacturing method thereof
JPH08139190A (en) Manufacture of semiconductor device
JPH06326099A (en) Method for forming wiring of semiconductor device
JP3183341B2 (en) Method for manufacturing semiconductor device
JPH09275140A (en) Formation of contact hole in semiconductor device
JPH09232431A (en) Method for forming connection hole of semiconductor device
JP3380923B2 (en) Method of forming wiring structure in semiconductor device
JP2000216239A (en) Method for forming copper internal connection
JPH0555165A (en) Opening for wiring and method of forming the same
JPH0969564A (en) Formation of interconnection structure for semiconductor device
JPH06216261A (en) Connecting hole of semiconductor device and forming method therefor