JPH0816932B2 - グラフイツク表示システム - Google Patents
グラフイツク表示システムInfo
- Publication number
- JPH0816932B2 JPH0816932B2 JP2279505A JP27950590A JPH0816932B2 JP H0816932 B2 JPH0816932 B2 JP H0816932B2 JP 2279505 A JP2279505 A JP 2279505A JP 27950590 A JP27950590 A JP 27950590A JP H0816932 B2 JPH0816932 B2 JP H0816932B2
- Authority
- JP
- Japan
- Prior art keywords
- parent
- child
- memory
- random access
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
- Digital Computer Display Output (AREA)
- Image Input (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、ラスタ表示装置でグラフィック・イメージ
を表示するための情報処理システムに係り、特に階層グ
ラフィック・データ構造に基いてイメージを生成し表示
するグラフィック表示システムに係る。より具体的に
は、本発明は、階層データ構造を表示するグラフィック
表示システムにおいてメモリを管理するための装置及び
方法に係る。
を表示するための情報処理システムに係り、特に階層グ
ラフィック・データ構造に基いてイメージを生成し表示
するグラフィック表示システムに係る。より具体的に
は、本発明は、階層データ構造を表示するグラフィック
表示システムにおいてメモリを管理するための装置及び
方法に係る。
B.従来の技術 グラフィック表示システムは、アプリケーション・プ
ログラムからのコマンドを解釈して、表示装置で表示す
るグラフィック・イメージを生成するように設計され
る。初期のグラフィック表示システムはそれぞれ固有の
インタフェースを有していたため、アプリケーション・
プログラムをそれらに合わせて書き直す必要があった
が、最近になって幾つかのグラフィック・インタフェー
ス標準が出てきた。例えば、グラフィック・カーネル標
準（GKS）、プログラマズ階層対話グラフィック・シス
テム（PHIGS）及びCGIは、アプリケーション・プログラ
ムとグラフィック・システムをリンクするための標準方
法を与える。標準あるいは共通のインタフェースがある
と、アプリケーション・プログラムでハードウェア・シ
ステム毎に異なるインタフェースを開発する必要がなく
なる。
ログラムからのコマンドを解釈して、表示装置で表示す
るグラフィック・イメージを生成するように設計され
る。初期のグラフィック表示システムはそれぞれ固有の
インタフェースを有していたため、アプリケーション・
プログラムをそれらに合わせて書き直す必要があった
が、最近になって幾つかのグラフィック・インタフェー
ス標準が出てきた。例えば、グラフィック・カーネル標
準（GKS）、プログラマズ階層対話グラフィック・シス
テム（PHIGS）及びCGIは、アプリケーション・プログラ
ムとグラフィック・システムをリンクするための標準方
法を与える。標準あるいは共通のインタフェースがある
と、アプリケーション・プログラムでハードウェア・シ
ステム毎に異なるインタフェースを開発する必要がなく
なる。
最近の幾つかのグラフィック標準は、グラフィック・
モデルを含む多重レベルの、すなわち階層構造のデータ
・ベースを用いている。これは、グラフィック・モデル
におけるデータの重複を最小にし、データの対話式修正
及び変更を容易にする。グラフィック構造ないしモデル
は、一度定義しておけば、あとは最終オブジェクトを生
成するまで何度でも参照することができる。
モデルを含む多重レベルの、すなわち階層構造のデータ
・ベースを用いている。これは、グラフィック・モデル
におけるデータの重複を最小にし、データの対話式修正
及び変更を容易にする。グラフィック構造ないしモデル
は、一度定義しておけば、あとは最終オブジェクトを生
成するまで何度でも参照することができる。
階層グラフィック・インタフェースの基本ビルディン
グ・ブロックは構造である。構造は、描画要素（線、文
字、多角形など）、属性選択（色）、モデリング変換、
ラベル、及び視野選択を含む。構造は、処理されたとき
にスクリーン上で特定の効果を表わす一連の要素を指定
する。階層グラフィック環境においては、構造は別の構
造を実行し、それがまた更に別の構造を実行する。これ
は木構造の階層を生成し、そこでは描画の間原始構造を
繰返し使用できる。グラフィック・シーンは、構造木を
横切って、階層データベースで定義されている構造の種
々のレベルを下方に進んでいくことにより生成される。
グ・ブロックは構造である。構造は、描画要素（線、文
字、多角形など）、属性選択（色）、モデリング変換、
ラベル、及び視野選択を含む。構造は、処理されたとき
にスクリーン上で特定の効果を表わす一連の要素を指定
する。階層グラフィック環境においては、構造は別の構
造を実行し、それがまた更に別の構造を実行する。これ
は木構造の階層を生成し、そこでは描画の間原始構造を
繰返し使用できる。グラフィック・シーンは、構造木を
横切って、階層データベースで定義されている構造の種
々のレベルを下方に進んでいくことにより生成される。
構造階層の例を第２図に示す。構造A100は複数の要素
すなわち描画コマンド102〜114から成っている。これら
のコマンドは左から右へ順に実行される。この構造階層
は構造コマンドを用いることによって生成される。例え
ば、コマンド106は構造Ｂの実行を指令する。構造Ｂ（1
16）は複数の描画要素118〜124を含んでいる。構造Ｂは
別の構造、例えば描画要素を含む構造Ｄ（126）を要求
することができる。構造Ｄ（126）のすべての描画要素
が完了すると、構造コマンド124に制御が戻る。構造Ｂ
（116）にはそれ以上描画要素が存在しないので、構造
Ａの構造コマンド106に続くコマンド108に制御が戻る。
コマンド108は構造Ｃ（130）を実行し、構造Ｃは構造E1
32を実行する。コマンド114で示すように、構造Ｃは繰
返し実行され、階層の異なった部分に含めることができ
る。
すなわち描画コマンド102〜114から成っている。これら
のコマンドは左から右へ順に実行される。この構造階層
は構造コマンドを用いることによって生成される。例え
ば、コマンド106は構造Ｂの実行を指令する。構造Ｂ（1
16）は複数の描画要素118〜124を含んでいる。構造Ｂは
別の構造、例えば描画要素を含む構造Ｄ（126）を要求
することができる。構造Ｄ（126）のすべての描画要素
が完了すると、構造コマンド124に制御が戻る。構造Ｂ
（116）にはそれ以上描画要素が存在しないので、構造
Ａの構造コマンド106に続くコマンド108に制御が戻る。
コマンド108は構造Ｃ（130）を実行し、構造Ｃは構造E1
32を実行する。コマンド114で示すように、構造Ｃは繰
返し実行され、階層の異なった部分に含めることができ
る。
呼出された構造すなわち子構造は、構造実行オペレー
ションの間、親構造の属性を受け継いでいる。新たに形
成された子構造は、別の構造コマンドに出会うか、又は
その表示要素ないしコマンドのリストを完了するまで、
実行を続ける。制御が親構造に戻ると、前の親構造状態
が復帰し、残りの構造コマンドに対する処理が続行され
る。かくして、親構造において構造コマンドに出会う
と、下記の活動が生じる。
ションの間、親構造の属性を受け継いでいる。新たに形
成された子構造は、別の構造コマンドに出会うか、又は
その表示要素ないしコマンドのリストを完了するまで、
実行を続ける。制御が親構造に戻ると、前の親構造状態
が復帰し、残りの構造コマンドに対する処理が続行され
る。かくして、親構造において構造コマンドに出会う
と、下記の活動が生じる。
・親構造の横断が中止される。
・親構造の値が保管される。
・子構造が横断され、完了する。
・子構造が親構造に制御を戻す。
・親構造の状態値が復元される。
・親構造の横断が再開される。
C.発明が解決しようとする課題 階層グラフィック・インタフェースでは、構造呼出し
が生じたときに、グラフィック・コンテキストの全状態
を保管する必要がある。グラフィック状態のサイズは、
１ワードを32ビットとして、512ないし1024ワードに及
ぶ。グラフィック・プロセッサは、親構造と同じ属性を
子構造に与えるために状態を複製しなければならず、ま
た子構造が完了したときの実行再開に備えて状態を保管
しなければならない。
が生じたときに、グラフィック・コンテキストの全状態
を保管する必要がある。グラフィック状態のサイズは、
１ワードを32ビットとして、512ないし1024ワードに及
ぶ。グラフィック・プロセッサは、親構造と同じ属性を
子構造に与えるために状態を複製しなければならず、ま
た子構造が完了したときの実行再開に備えて状態を保管
しなければならない。
標準の32ビット・プロセッサは、読取／書込みコピー
・ループを用いて構造状態を転送することができる。１
回の繰返しに0.25〜0.5マイクロ秒を要する代表的なコ
ピー・ループを用いて512ワードの構造状態をコピーし
ようとすると、128〜256マイクロ秒かかる。この時間
は、構造が大きくなるほど、そしてプロセッサの処理速
度が遅くなるほど長くなる。このような複製の速度は、
グラフィック・プロセッサによる階層グラフィック・モ
デルの実行に対するボトルネックになり得る。
・ループを用いて構造状態を転送することができる。１
回の繰返しに0.25〜0.5マイクロ秒を要する代表的なコ
ピー・ループを用いて512ワードの構造状態をコピーし
ようとすると、128〜256マイクロ秒かかる。この時間
は、構造が大きくなるほど、そしてプロセッサの処理速
度が遅くなるほど長くなる。このような複製の速度は、
グラフィック・プロセッサによる階層グラフィック・モ
デルの実行に対するボトルネックになり得る。
D.課題を解決するための手段 本発明は、構造状態の記憶、複製及び復元の速度を上
げるための装置及び方法を提供することを目的とするも
のであり、この目的を達成するため、ランダム・アクセ
ス部及び直列アクセス部を有するメモリを使用する。構
造状態はこのメモリに記憶され、そしてランダム・アク
セス部と直列アクセス部の間で行転送を行うことによ
り、複製及び復元を容易にしている。
げるための装置及び方法を提供することを目的とするも
のであり、この目的を達成するため、ランダム・アクセ
ス部及び直列アクセス部を有するメモリを使用する。構
造状態はこのメモリに記憶され、そしてランダム・アク
セス部と直列アクセス部の間で行転送を行うことによ
り、複製及び復元を容易にしている。
E.実施例 本発明に従うグラフィック表示システムの一部を第１
図に示す。グラフィック・プロセッサ150は表示リスト1
52からのグラフィック・オーダを解読し実行する。グラ
フィック・オーダには、表示装置でのグラフィック要素
（線、文字、多角形）の生成に関与するものがある。他
のオーダは、これらの要素の属性（色、線種、テクスチ
ャ）又はグラフィック環境のモデリング変換（視野変換
マトリクス、クリッピング、ウインドウ、視野マッピン
グ、ウインドウなど）を修正する。これらの属性及びモ
デリング変換は構造状態を構成し、階層構造木を横断す
るときに子構造に渡さなければならない。
図に示す。グラフィック・プロセッサ150は表示リスト1
52からのグラフィック・オーダを解読し実行する。グラ
フィック・オーダには、表示装置でのグラフィック要素
（線、文字、多角形）の生成に関与するものがある。他
のオーダは、これらの要素の属性（色、線種、テクスチ
ャ）又はグラフィック環境のモデリング変換（視野変換
マトリクス、クリッピング、ウインドウ、視野マッピン
グ、ウインドウなど）を修正する。これらの属性及びモ
デリング変換は構造状態を構成し、階層構造木を横断す
るときに子構造に渡さなければならない。
ビデオRAM（VRAM）154は親プロセス及び子プロセスの
ための構造状態を記憶する。VRAMは特殊な形式のダイナ
ミックRAMである。各VRAMは２つの入出力ポート（ラン
ダム・アクセス用及び直列アクセス用に１つずつ）及び
１つのアドレス・ポートを持っている・各VRAMの内部
は、標準のランダム・アクセス・メモリと同様にアドレ
ス指定できるランダム・アレイ156及び直列バッファ158
を含む。ランダム・アレイ156ではその任意のメモリ・
セルをアドレス指定できる。ダイナミックRAMと同様
に、VRAMのランダム・アレイ156は行及び列に分けられ
る。例えば、1MビットのVRAMは一般に512行及び512列か
ら成る。各メモリ・セルは４ビットのデータを含む。グ
ラフィック・プロセッサ150に対する32ビットのインタ
フェースを提供するため、複数のVRAMが使用される。
ための構造状態を記憶する。VRAMは特殊な形式のダイナ
ミックRAMである。各VRAMは２つの入出力ポート（ラン
ダム・アクセス用及び直列アクセス用に１つずつ）及び
１つのアドレス・ポートを持っている・各VRAMの内部
は、標準のランダム・アクセス・メモリと同様にアドレ
ス指定できるランダム・アレイ156及び直列バッファ158
を含む。ランダム・アレイ156ではその任意のメモリ・
セルをアドレス指定できる。ダイナミックRAMと同様
に、VRAMのランダム・アレイ156は行及び列に分けられ
る。例えば、1MビットのVRAMは一般に512行及び512列か
ら成る。各メモリ・セルは４ビットのデータを含む。グ
ラフィック・プロセッサ150に対する32ビットのインタ
フェースを提供するため、複数のVRAMが使用される。
直列バッファ158は、その内容を順次に画面の方へシ
フトできるようになっている。直列バッファ158は、
「読取データ転送」と呼ばれる特別のメモリ・サイクル
を実行することによって満たされる。これは、VRAMの１
行全体を直列バッファにコピーする。直列バッファ内の
データは、外部の制御回路により画面を更新する回路の
方へ順次に読出される。VRAM154は、直列バッファ158の
内容をランダム・アレイ156の選択された行にコピーす
る「書込みデータ転送」メモリ・サイクルも実行でき
る。
フトできるようになっている。直列バッファ158は、
「読取データ転送」と呼ばれる特別のメモリ・サイクル
を実行することによって満たされる。これは、VRAMの１
行全体を直列バッファにコピーする。直列バッファ内の
データは、外部の制御回路により画面を更新する回路の
方へ順次に読出される。VRAM154は、直列バッファ158の
内容をランダム・アレイ156の選択された行にコピーす
る「書込みデータ転送」メモリ・サイクルも実行でき
る。
VRAMシーケンサ160はVRAM154のメモリ・サイクルを制
御し、そのメモリ・サイクルの間、VRAM制御線、例えば
RAS（行アドレス選択）、CAS（列アドレス選択）、WE
（書込みイネーブル）及びOE（出力イネーブル）を管理
する。またシーケンサ160は必要に応じてリフレッシュ
・サイクルを生起する。シーケンサ160は、VRAM154で読
取データ転送及び書込データ転送を実行するための特別
のシーケンスを含む。
御し、そのメモリ・サイクルの間、VRAM制御線、例えば
RAS（行アドレス選択）、CAS（列アドレス選択）、WE
（書込みイネーブル）及びOE（出力イネーブル）を管理
する。またシーケンサ160は必要に応じてリフレッシュ
・サイクルを生起する。シーケンサ160は、VRAM154で読
取データ転送及び書込データ転送を実行するための特別
のシーケンスを含む。
本発明は、上述のようなVRAMの行転送を利用すること
によって構造状態記憶を実現する。構造状態情報はVRAM
ランダム・アレイ156の完全な行に記憶される。構造の
全記述を記憶するのに２行以上必要な場合は構造状態を
隣接行に記憶させることができる。「構造実行」コマン
ドの実行では子構造のために構造状態を複製する必要が
ある。VRAM技術は、構造状態情報を含む１以上の行の素
早いコピーを可能にする。読取データ転送及び書込デー
タ転送を用いることによりメモリ制御プロセスはまず構
造状態を直列バッファにコピーし、次いで子構造のため
に新しい行アドレスにコピーすることができる。グラフ
ィック・プロセッサ150は実際のコピー動作には関与せ
ず、それを行うのはVRAMシーケンサ160である。
によって構造状態記憶を実現する。構造状態情報はVRAM
ランダム・アレイ156の完全な行に記憶される。構造の
全記述を記憶するのに２行以上必要な場合は構造状態を
隣接行に記憶させることができる。「構造実行」コマン
ドの実行では子構造のために構造状態を複製する必要が
ある。VRAM技術は、構造状態情報を含む１以上の行の素
早いコピーを可能にする。読取データ転送及び書込デー
タ転送を用いることによりメモリ制御プロセスはまず構
造状態を直列バッファにコピーし、次いで子構造のため
に新しい行アドレスにコピーすることができる。グラフ
ィック・プロセッサ150は実際のコピー動作には関与せ
ず、それを行うのはVRAMシーケンサ160である。
VRAMシーケンサ160の詳細を第３図に示す。転送元レ
ジスタ162は親構造のための行アドレスを含み、転送先
レジスタ164は子構造のための行アドレスを含む。グラ
フィック・プロセッサ150はデータ転送コマンドをVRAM
シーケンサに出す。VRAMシーケンサは転送元レジスタ16
2を用いてランダム・アレイ156をアドレス指定し、その
親構造状態行の内容を直列バッファ158にコピーするた
めの読取転送動作を実行する。その直後に子構造のため
のランダム・アレイ行アドレスを含む転送先レジスタ16
4を用いて書込データ転送動作が実行され直列バッファ1
58にあるデータをランダム・アレイ156における子構造
行にコピーする。
ジスタ162は親構造のための行アドレスを含み、転送先
レジスタ164は子構造のための行アドレスを含む。グラ
フィック・プロセッサ150はデータ転送コマンドをVRAM
シーケンサに出す。VRAMシーケンサは転送元レジスタ16
2を用いてランダム・アレイ156をアドレス指定し、その
親構造状態行の内容を直列バッファ158にコピーするた
めの読取転送動作を実行する。その直後に子構造のため
のランダム・アレイ行アドレスを含む転送先レジスタ16
4を用いて書込データ転送動作が実行され直列バッファ1
58にあるデータをランダム・アレイ156における子構造
行にコピーする。
状態機械166はコマンドを必要なVRAM制御信号RAS、CA
S、OE、WEに変換する。状態機械166の状態図を第４図に
示す。各状態は状態名及び出力と共に示されている。良
好な実施例においては、出力は７つの２進値RAS、CAS、
OE、WE、RUN、MUX及びREGを含む。第４図では、出力16
進数で表わしてある。最初の状態「ページ」170は「0
4」の出力（２進表記では0000 0100）を有する。これ
は、RUNを除くすべての信号がゼロであることを示す。
S、OE、WEに変換する。状態機械166の状態図を第４図に
示す。各状態は状態名及び出力と共に示されている。良
好な実施例においては、出力は７つの２進値RAS、CAS、
OE、WE、RUN、MUX及びREGを含む。第４図では、出力16
進数で表わしてある。最初の状態「ページ」170は「0
4」の出力（２進表記では0000 0100）を有する。これ
は、RUNを除くすべての信号がゼロであることを示す。
RUN信号は、シーケンサがコマンド・シーケンスの処
理で活動状態にあることを示す。MUX及びREGは、アドレ
スをVRAMに供給するマルチプレクサを制御する。
理で活動状態にあることを示す。MUX及びREGは、アドレ
スをVRAMに供給するマルチプレクサを制御する。
VRAMシーケンサは３つのシーケンスすなわち「構造コ
ピー」172、「行変更」174及び「リフレッシュ」176を
発生する。リフレッシュ・シーケンスは内部タイマがタ
イムアウトしてRASの前にCASがくるリフレッシュ・サイ
クルを始めるときに開始される。行変更シーケンスはVR
AMがアクセスしている現ページ（例えば行）からVRAMを
抜け出させ、新しい行のアクセスを可能にする。このサ
イクルは、メモリ・ポインタをVRAM行にある新しい構造
状態の方へセットアップするのに用いられる。構造コピ
ー・シーケンスは、１行全体を新しいVRAM行（512ワー
ド）にコピーさせる。このシーケンスは、連続する読取
データ転送サイクル及び書込データ転送サイクルを実行
する。これら２つの連続サイクルは、転送元の行を直列
バッファにコピーし、次いで直列バッファを転送先の行
にコピーする。
ピー」172、「行変更」174及び「リフレッシュ」176を
発生する。リフレッシュ・シーケンスは内部タイマがタ
イムアウトしてRASの前にCASがくるリフレッシュ・サイ
クルを始めるときに開始される。行変更シーケンスはVR
AMがアクセスしている現ページ（例えば行）からVRAMを
抜け出させ、新しい行のアクセスを可能にする。このサ
イクルは、メモリ・ポインタをVRAM行にある新しい構造
状態の方へセットアップするのに用いられる。構造コピ
ー・シーケンスは、１行全体を新しいVRAM行（512ワー
ド）にコピーさせる。このシーケンスは、連続する読取
データ転送サイクル及び書込データ転送サイクルを実行
する。これら２つの連続サイクルは、転送元の行を直列
バッファにコピーし、次いで直列バッファを転送先の行
にコピーする。
良好な実施例においてはVRAMシーケンサ160は、単一
コマンドに応答して組合わされた読取データ転送及び書
込データ転送を実行するための制御論理を含む。動作が
すべてのハードウェアで行われるため、この制御論理は
構造コピー・プロセスの速度を速める。ただしグラフィ
ック・プロセッサ150から個々のデータ転送コマンドをV
RAMシーケンサ160へ出すようにしても同様な結果が得ら
れる。良好な実施例によれば、構造状態のコピー時間が
従来の128〜256マイクロ秒から0.8マイクロ秒に短縮さ
れる。
コマンドに応答して組合わされた読取データ転送及び書
込データ転送を実行するための制御論理を含む。動作が
すべてのハードウェアで行われるため、この制御論理は
構造コピー・プロセスの速度を速める。ただしグラフィ
ック・プロセッサ150から個々のデータ転送コマンドをV
RAMシーケンサ160へ出すようにしても同様な結果が得ら
れる。良好な実施例によれば、構造状態のコピー時間が
従来の128〜256マイクロ秒から0.8マイクロ秒に短縮さ
れる。
子構造の横断が完了すると機械状態を親構造状態に戻
す必要がある。これは、VRAMシーケンサにある転送元レ
ジスタを用いて親構造状態を再びアクセスすることによ
り達成される。グラフィック・プロセッサに関連して適
当なアドレス記憶論理を付加することで階層における任
意の前構造状態への戻りが可能になる。データ転送より
もむしろアドレスを操作することにより階層横断プロセ
スの速度が著しく速くなる。
す必要がある。これは、VRAMシーケンサにある転送元レ
ジスタを用いて親構造状態を再びアクセスすることによ
り達成される。グラフィック・プロセッサに関連して適
当なアドレス記憶論理を付加することで階層における任
意の前構造状態への戻りが可能になる。データ転送より
もむしろアドレスを操作することにより階層横断プロセ
スの速度が著しく速くなる。
F.発明の効果 本発明によればランダム・アクセス部（ランダム・ア
レイ）及び直列アクセス部（直列バッファ）の間の行転
送を利用することで構造状態のコピーに要する時間を著
しく短縮することができる。
レイ）及び直列アクセス部（直列バッファ）の間の行転
送を利用することで構造状態のコピーに要する時間を著
しく短縮することができる。
第１図は本発明に従うグラフィック表示システムの一部
を示すブロック図。 第２図は階層グラフィック・データベースにおける構造
間の関係を示す図。 第３図はVRAMシーケンサ160の詳細を示すブロック図。 第４図はVRAMシーケンサ160のオペレーションを示す状
態図。
を示すブロック図。 第２図は階層グラフィック・データベースにおける構造
間の関係を示す図。 第３図はVRAMシーケンサ160の詳細を示すブロック図。 第４図はVRAMシーケンサ160のオペレーションを示す状
態図。
Claims (3)
- 【請求項１】表示装置により表示するために、階層デー
タ構造からイメージを生成するグラフィック表示システ
ムであって、上記構造は、親構造及び子構造を有し、該
親構造は、該子構造の実行のための構造実行コマンドを
含み、そしてそれにより、上記親構造に戻るまでは、上
記子構造に制御が渡される特徴を有し、 上記システムは、 上記データ構造を記憶する手段と、 上記装置により表示するイメージを生成するために、関
連付けられた状態を有する上記データ構造を処理する手
段と、 上記構造状態を記憶するメモリ手段と、 上記処理手段に応答して上記メモリ手段を制御するメモ
リ制御手段とを有し、 上記メモリ手段は、行及び列に分けられたランダム・ア
クセス部と、上記ランダム・アクセス部の行の内容を保
持し得る直列アクセス部とを含み、上記親構造の構造状
態を示す情報が上記ランダム・アクセス部の第１の行に
記憶されており、 上記メモリ制御手段は、上記処理手段による上記構造実
行コマンドの処理に伴い、上記ランダム・アクセス部の
上記第１の行の内容を上記直列アクセス部へ転送し、次
いで、上記直列アクセス部の内容を上記ランダム・アク
セス部の第２の行に転送することにより、上記親構造の
構造状態を示す上記情報を上記子構造の実行中に使用で
きるようにすることを特徴とするグラフィック表示シス
テム。 - 【請求項２】グラフィック表示システムにおいて階層デ
ータ構造を管理する方法であって、上記構造は、親構造
及び子構造を有し、該親構造は、上記子構造の実行のた
めの構造実行コマンドを含み、そしてそれによって上記
親構造に戻るまでは、上記子構造に制御が渡されること
を特徴とし、上記方法は、 （ａ）上記親構造におけるコマンドに基づく構造状態を
生成するために上記親構造を処理するステップと、 （ｂ）ランダム・アクセス・メモリの第１の記憶位置に
上記構造状態を記憶するステップと、 （ｃ）上記親構造を処理している間に、上記構造実行コ
マンドを検出するステップと、 （ｄ）第１の転送動作により、上記ランダム・アクセス
・メモリ中の上記第１の記憶位置から第２のメモリへ上
記構造状態を転送するステップと、 （ｅ）第２の転送動作により、上記第２のメモリから上
記ランダム・アクセス・メモリ中の第２の記憶位置へ上
記構造状態を転送するステップとを含むことを特徴とす
る方法。 - 【請求項３】表示装置によって表示するイメージを生成
するために、関連付けられた構造状態を有する階層デー
タ構造が処理されるグラフィック表示システムにおい
て、上記構造は、親構造及び子構造を含んでおり、上記
親構造は、上記子構造の実行のための構造実行コマンド
を有し、そして、それによって、上記親構造に戻るまで
は上記子構造に制御が渡されており、上記構造状態を管
理する装置であって、 上記構造状態を記憶するメモリ手段と、 上記メモリ手段を制御する制御手段とを含み、 上記メモリ手段は、行及び列に分けられていて、親構造
の構造状態を示す情報を第１の行に記憶するランダム・
アクセス部と、上記ランダム・アクセス部の行の内容を
保持し得るバッファ部とを有し、 上記制御手段は、上記親構造における上記構造実行コマ
ンドの処理に伴って、上記ランダム・アクセス部の上記
第１の行の内容を上記バッファ部に転送し、次いで、上
記バッファ部の内容を上記ランダム・アクセス部の第２
の行に転送することによって、上記親構造の構造状態を
示す上記情報を上記子構造の実行中に使用できるように
することを特徴とするデータ構造の状態を管理する装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/425,764 US5119477A (en) | 1989-10-23 | 1989-10-23 | Memory manager for hierarchical graphic structures |
| US425764 | 1989-10-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03142690A JPH03142690A (ja) | 1991-06-18 |
| JPH0816932B2 true JPH0816932B2 (ja) | 1996-02-21 |
Family
ID=23687934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2279505A Expired - Fee Related JPH0816932B2 (ja) | 1989-10-23 | 1990-10-19 | グラフイツク表示システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5119477A (ja) |
| EP (1) | EP0425185B1 (ja) |
| JP (1) | JPH0816932B2 (ja) |
| CA (1) | CA2028322C (ja) |
| DE (1) | DE69030295T2 (ja) |
| SG (1) | SG42829A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5249265A (en) * | 1989-10-24 | 1993-09-28 | International Business Machines Corporation | Structure storage management in a graphics display device |
| WO1993004462A1 (en) * | 1991-08-21 | 1993-03-04 | Digital Equipment Corporation | Computer graphics system |
| US5321806A (en) * | 1991-08-21 | 1994-06-14 | Digital Equipment Corporation | Method and apparatus for transmitting graphics command in a computer graphics system |
| US5313577A (en) * | 1991-08-21 | 1994-05-17 | Digital Equipment Corporation | Translation of virtual addresses in a computer graphics system |
| JPH0646121A (ja) * | 1992-04-23 | 1994-02-18 | Nec Corp | 電話機 |
| US5430870A (en) * | 1992-10-13 | 1995-07-04 | Sun Microsystems, Inc. | Saving and restoring traversal state attributes of a directed acyclic graph structure network for a parent structure when it invokes a child structure for traversal |
| JP2857968B2 (ja) * | 1993-07-12 | 1999-02-17 | カシオ計算機株式会社 | 組織図作成装置及び方法 |
| US5422998A (en) * | 1993-11-15 | 1995-06-06 | Margolin; Jed | Video memory with flash fill |
| US5923330A (en) * | 1996-08-12 | 1999-07-13 | Ncr Corporation | System and method for navigation and interaction in structured information spaces |
| US6006291A (en) * | 1997-12-31 | 1999-12-21 | Intel Corporation | High-throughput interface between a system memory controller and a peripheral device |
| DE19845378A1 (de) * | 1998-10-02 | 2000-04-13 | Brinner Hans Werner | Rechenanlage für hierarchisch organisierte Objektstrukturen |
| JP2001075772A (ja) * | 1999-06-29 | 2001-03-23 | Mitsubishi Electric Corp | 画像表示装置および画像表示方法 |
| US9336555B1 (en) | 2012-10-19 | 2016-05-10 | Google Inc. | Record-time optimization of display lists |
| WO2014128876A1 (ja) * | 2013-02-21 | 2014-08-28 | 三菱電機株式会社 | 制御装置及びリモコン装置 |
| US10521874B2 (en) * | 2014-09-26 | 2019-12-31 | Intel Corporation | Method and apparatus for a highly efficient graphics processing unit (GPU) execution model |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139838A (en) * | 1977-04-06 | 1979-02-13 | Hitachi, Ltd. | Color pattern and alphanumeric character generator for use with raster-scan display devices |
| US4433377A (en) * | 1981-06-29 | 1984-02-21 | Eustis Mary S | Data processing with format varying |
| US4794389A (en) * | 1984-01-24 | 1988-12-27 | Ibm Corporation | Attribute hierarchy system |
| JPS61239491A (ja) * | 1985-04-13 | 1986-10-24 | Fujitsu Ltd | 電子装置 |
-
1989
- 1989-10-23 US US07/425,764 patent/US5119477A/en not_active Expired - Lifetime
-
1990
- 1990-10-17 EP EP90311385A patent/EP0425185B1/en not_active Expired - Lifetime
- 1990-10-17 DE DE69030295T patent/DE69030295T2/de not_active Expired - Fee Related
- 1990-10-17 SG SG1995002336A patent/SG42829A1/en unknown
- 1990-10-19 JP JP2279505A patent/JPH0816932B2/ja not_active Expired - Fee Related
- 1990-10-23 CA CA002028322A patent/CA2028322C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2028322C (en) | 1995-09-26 |
| EP0425185A2 (en) | 1991-05-02 |
| CA2028322A1 (en) | 1991-04-24 |
| SG42829A1 (en) | 1997-10-17 |
| US5119477A (en) | 1992-06-02 |
| EP0425185B1 (en) | 1997-03-26 |
| DE69030295T2 (de) | 1997-09-18 |
| EP0425185A3 (en) | 1992-08-26 |
| DE69030295D1 (de) | 1997-04-30 |
| JPH03142690A (ja) | 1991-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255359A (en) | Picking function for a pipeline graphics system using hierarchical graphics structures | |
| US4882687A (en) | Pixel processor | |
| EP0197412B1 (en) | Variable access frame buffer memory | |
| KR960003041B1 (ko) | 그래픽 시스템용의 확장 가능한 다영상 버퍼 | |
| US5777608A (en) | Apparatus and method for in-parallel scan-line graphics rendering using content-searchable memories | |
| US5119477A (en) | Memory manager for hierarchical graphic structures | |
| US4679041A (en) | High speed Z-buffer with dynamic random access memory | |
| EP0329771B1 (en) | High performance graphics workstation and method of operating therefor | |
| US20010052062A1 (en) | Parallel computer within dynamic random access memory | |
| EP0240246A2 (en) | Apparatus and method for filling complex polygons | |
| JPH077260B2 (ja) | 画像データ回転処理装置及びその方法 | |
| US5949421A (en) | Method and system for efficient register sorting for three dimensional graphics | |
| US6952217B1 (en) | Graphics processing unit self-programming | |
| JP3106872B2 (ja) | 画像処理プロセッサ及びそれを用いたデータ処理システム | |
| Bechtolsheim et al. | High-performance raster graphics for microcomputer systems | |
| WO1992000570A1 (en) | Graphics rendering systems | |
| JPH087710B2 (ja) | ビデオ・ランダム・アクセス・メモリ | |
| Kaya | New trends in graphic display system architecture | |
| US6425020B1 (en) | Systems and methods for passively transferring data across a selected single bus line independent of a control circuitry | |
| JP2899838B2 (ja) | 記憶装置 | |
| KR0170665B1 (ko) | 3차원 그래픽스용 램 | |
| JP2810609B2 (ja) | 図形表示方法及びその装置 | |
| JP3699496B2 (ja) | イメージ供給方法及び帯域幅を改善するために空間的冗長量を使用する図形制御装置 | |
| JPH0350312B2 (ja) | ||
| JPH02257293A (ja) | マスク用メモリのアクセス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |