JPH08168294A - Pulse motor drive circuit - Google Patents
Pulse motor drive circuitInfo
- Publication number
- JPH08168294A JPH08168294A JP30580094A JP30580094A JPH08168294A JP H08168294 A JPH08168294 A JP H08168294A JP 30580094 A JP30580094 A JP 30580094A JP 30580094 A JP30580094 A JP 30580094A JP H08168294 A JPH08168294 A JP H08168294A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- excitation
- pulse motor
- set voltage
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はパルスモータ駆動回路に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse motor drive circuit.
【０００２】[0002]
【従来の技術】図９に２相パルスモータ（ステッピング
モータ）の概念図を示す。パルスモータ２０は、Ａ相コ
イルＬＡ、／Ａ相コイル／ＬＡ、Ｂ相コイルＬＢ、およ
び／Ｂ相コイル／ＬＢを含む。Ａ相と／Ａ相とは電気角
で互いに１８０°の位相差を有し、Ｂ相と／Ｂ相とは電
気角で互いに１８０°の位相差を有する。また、Ａ相と
Ｂ相とは電気角で互いに９０°の位相差を有し、／Ａ相
と／Ｂ相とは電気角で互いに９０°の位相差を有する。2. Description of the Related Art FIG. 9 shows a conceptual diagram of a two-phase pulse motor (stepping motor). The pulse motor 20 includes an A-phase coil LA, a / A-phase coil / LA, a B-phase coil LB, and a / B-phase coil / LB. The A phase and the / A phase have a phase difference of 180 ° from each other in electrical angle, and the B phase and the / B phase have a phase difference of 180 ° from each other in electrical angle. In addition, the A phase and the B phase have a phase difference of 90 ° with respect to each other in electrical angle, and the / A phase and the / B phase have a phase difference of 90 ° with respect to each other in terms of electrical angle.
【０００３】Ａ相コイルＬＡ、Ｂ相コイルＬＢ、／Ａ相
コイル／ＬＡおよび／Ｂ相コイル／ＬＢには、それぞれ
順次励磁電流ＩＡ，ＩＢ，／ＩＡ，／ＩＢが与えられ
る。これにより、Ａ相コイルＬＡ、Ｂ相コイルＬＢ、／
Ａ相コイル／ＬＡおよび／Ｂ相コイル／ＬＢに発生する
トルクの位相が順次回転し、パルスモータ２０が所定の
角度ずつ回転する。Excitation currents IA, IB, / IA, / IB are sequentially applied to the A-phase coil LA, the B-phase coil LB, the / A-phase coil / LA and the / B-phase coil / LB, respectively. As a result, the A-phase coil LA, the B-phase coil LB, /
The phases of the torques generated in the A-phase coil / LA and the / B-phase coil / LB sequentially rotate, and the pulse motor 20 rotates by a predetermined angle.
【０００４】一般に、パルスモータのトルクを最大限に
取り出すために、２つの相のコイルを同時に励磁する２
相励磁駆動方式が用いられる。一方、パルスモータのス
テップ角度を小さくして分解能を上げる場合には、以下
に説明する１−２相励磁駆動方式が用いられる。Generally, in order to maximize the torque of the pulse motor, two phase coils are simultaneously excited.
A phase excitation drive system is used. On the other hand, when the step angle of the pulse motor is reduced to increase the resolution, the 1-2 phase excitation drive method described below is used.
【０００５】図１０に１−２相励磁駆動方式における励
磁電流の波形図を示す。図１０に示すように、例えば、
期間ｔ１ではＡ相および／Ｂ相の２相に励磁電流ＩＡ，
／ＩＢが供給され、期間ｔ２ではＡ相のみに励磁電流Ｉ
Ａが供給される。期間ｔ３ではＡ相およびＢ相の２相に
励磁電流ＩＡ，ＩＢが供給され、期間ｔ４ではＢ相のみ
に励磁電流ＩＢが供給される。FIG. 10 shows a waveform diagram of the excitation current in the 1-2 phase excitation drive system. As shown in FIG. 10, for example,
In the period t1, the exciting current IA is applied to the two phases of A phase and / B phase,
/ IB is supplied, and the exciting current I is applied only to the phase A in the period t2.
A is supplied. In the period t3, the exciting currents IA and IB are supplied to the two phases A and B, and in the period t4, the exciting current IB is supplied only to the B phase.
【０００６】このように、１−２相励磁駆動方式では、
同時に励磁電流が供給される相数を１相、２相、１相、
２相というように交互に繰り返す。これにより、パルス
モータは、１相励磁および２相励磁の各安定平衡点で停
止し、ステップ角が２相励磁駆動方式の場合の半分にな
るので、分解能が２倍になる。As described above, in the 1-2 phase excitation drive system,
At the same time, the number of phases to which the exciting current is supplied is 1 phase, 2 phases, 1 phase,
It repeats alternately in two phases. As a result, the pulse motor stops at each stable equilibrium point of the one-phase excitation and the two-phase excitation, and the step angle becomes half of that in the case of the two-phase excitation driving method, so that the resolution is doubled.
【０００７】しかしながら、１相励磁時には１つのコイ
ルに励磁電流が流れ、２相励磁時には２つのコイルに励
磁電流が流れるため、１相励磁時と２相励磁時とではパ
ルスモータに発生するトルクの大きさが異なる。However, since the exciting current flows through one coil during the one-phase excitation and the exciting current flows through the two coils during the two-phase excitation, the torque generated in the pulse motor is different between the one-phase excitation and the two-phase excitation. The size is different.
【０００８】図１１は１−２相励磁駆動方式によりパル
スモータに発生するトルクのベクトル図である。図１１
において、Ｔ１は１相励磁時にパルスモータに発生する
トルクを示し、Ｔ２は２相励磁時にパルスモータに発生
するトルクを示す。FIG. 11 is a vector diagram of the torque generated in the pulse motor by the 1-2 phase excitation drive method. Figure 11
In, T1 indicates the torque generated in the pulse motor during the one-phase excitation, and T2 indicates the torque generated in the pulse motor during the two-phase excitation.
【０００９】例えば、Ａ相およびＢ相の２相励磁により
発生するトルクＴ２は、Ａ相の１相励磁により発生する
トルクＴ１とＢ相の１相励磁により発生するトルクＴ１
とのベクトル和になる。したがって、２相励磁時のトル
クＴ２の絶対値は１相励磁時のトルクの絶対値の√２倍
となる。このように、１−２相励磁駆動方式によれば、
パルスモータは常にトルクの変動を生じながら回転する
ことになり、特に低速回転時に振動の原因となる。For example, the torque T2 generated by the two-phase excitation of the A phase and the B phase is the torque T1 generated by the one-phase excitation of the A phase and the torque T1 generated by the one-phase excitation of the B phase.
And the vector sum of. Therefore, the absolute value of the torque T2 during the two-phase excitation is √2 times the absolute value of the torque during the one-phase excitation. Thus, according to the 1-2 phase excitation drive system,
The pulse motor always rotates while fluctuating in torque, which causes vibration especially at low speed rotation.
【００１０】そこで、特開昭６０−２４５４９８号公報
および実開平３−１０４０９９号公報には、図１２に示
すように、１相励磁時には励磁電流または印加電圧を高
くし、２相励磁時には励磁電流または印加電圧を低くす
るステッピングモータ駆動回路が提案されている。Therefore, in Japanese Patent Laid-Open No. 60-245498 and Japanese Utility Model Laid-Open No. 3-104099, as shown in FIG. 12, the exciting current or applied voltage is increased during the one-phase excitation, and the exciting current is increased during the two-phase excitation. Alternatively, a stepping motor drive circuit that lowers the applied voltage has been proposed.
【００１１】図１２において、例えば、期間ｔ１ではＡ
相および／Ｂ相の２相にそれぞれ低い励磁電流ＩＡ，／
ＩＢが供給され、期間ｔ２ではＡ相のみに高い励磁電流
ＩＡが供給される。また、期間ｔ３ではＡ相およびＢ相
の２相にそれぞれ低い励磁電流ＩＡ，ＩＢが供給され、
期間ｔ４ではＢ相のみに高い励磁電流ＩＢが供給され
る。In FIG. 12, for example, during the period t1, A
Excitation current IA, /
IB is supplied, and the high excitation current IA is supplied only to the A phase in the period t2. In the period t3, low exciting currents IA and IB are supplied to the two phases A and B, respectively,
During the period t4, the high exciting current IB is supplied only to the B phase.
【００１２】これにより、図１３に示すように、１相励
磁時のトルクＴ１の絶対値と２相励磁時のトルクＴ２の
絶対値とがほぼ等しくなり、１相励磁時および２相励磁
時におけるトルクの変動が抑えられている。As a result, as shown in FIG. 13, the absolute value of the torque T1 at the time of one-phase excitation and the absolute value of the torque T2 at the time of two-phase excitation become substantially equal, and at the time of one-phase excitation and two-phase excitation. Torque fluctuations are suppressed.
【００１３】[0013]
【発明が解決しようとする課題】しかしながら、上記の
従来のステッピングモータ駆動回路では、１相励磁から
２相励磁への切替え時および２相励磁から１相励磁への
切替え時に励磁電流が段階的に変化するので、トルクむ
ら（トルクリップル）を完全に除去することはできず、
十分に振動を抑制することはできない。また、各相が励
磁状態から非励磁状態に切り替わる時点で励磁電流が瞬
時に０となってトルクが瞬時に０となるため、この時点
での振動を抑制することができない。このような振動の
問題は、パルスモータの低速回転時に顕著となる。However, in the above-mentioned conventional stepping motor drive circuit, the exciting current is stepwise when switching from one-phase excitation to two-phase excitation and when switching from two-phase excitation to one-phase excitation. Since it changes, it is not possible to completely eliminate torque unevenness (torque ripple),
Vibration cannot be suppressed sufficiently. Further, since the exciting current instantaneously becomes 0 and the torque instantaneously becomes 0 when each phase is switched from the excited state to the non-excited state, it is not possible to suppress the vibration at this time. The problem of such vibration becomes remarkable when the pulse motor rotates at a low speed.
【００１４】これらの問題を解決するためには、各相に
供給する励磁電流を多段階に切り替えるマイクロステッ
プ駆動方式が採用される。しかしながら、マイクロステ
ップ駆動方式では、電流値を多段階で制御するために回
路構成および制御が複雑になる。しかも、パルスモータ
を高速で駆動する場合には非常に高いパルス周波数が要
求されることになる。この場合、パルス信号の発生を制
御するため、ＣＰＵ（中央演算処理装置）の処理速度が
高いパルス周波数に対応できないという問題が生じる。In order to solve these problems, a microstep drive system is adopted in which the exciting current supplied to each phase is switched in multiple stages. However, in the microstep driving method, the circuit configuration and control are complicated because the current value is controlled in multiple stages. Moreover, when driving the pulse motor at high speed, a very high pulse frequency is required. In this case, since the generation of the pulse signal is controlled, there arises a problem that the processing speed of the CPU (central processing unit) cannot cope with the high pulse frequency.
【００１５】本発明の目的は、簡略な構成で１−２相励
磁駆動方式によりトルクの変動を十分に低減しつつパル
スモータを駆動することができるパルスモータ駆動回路
を提供することである。An object of the present invention is to provide a pulse motor drive circuit capable of driving a pulse motor with a simple structure by a 1-2 phase excitation drive method while sufficiently reducing torque fluctuations.
【００１６】[0016]
（１）第１の発明 第１の発明に係るパルスモータ駆動回路は、２相パルス
モータの各相のコイルに励磁電流を供給するためのパル
スモータ駆動回路であって、パルス発生手段、設定電圧
発生手段および励磁電流供給手段を備える。(1) First Invention A pulse motor drive circuit according to the first invention is a pulse motor drive circuit for supplying an exciting current to coils of respective phases of a two-phase pulse motor, and includes pulse generation means and set voltage. A generating means and an exciting current supply means are provided.
【００１７】パルス発生手段は、各相の１相励磁期間、
２相励磁期間および非励磁期間を制御するための複数の
励磁制御用パルスを発生する。設定電圧発生手段は、各
相の非励磁期間に第１の設定電圧を発生し、各相の２相
励磁期間に第１の設定電圧よりも高い第２の設定電圧を
発生し、各相の１相励磁期間に第２の設定電圧よりも高
い第３の設定電圧を発生する。励磁電流供給手段は、パ
ルス発生手段により発生された複数の励磁制御用パルス
に応答して、第１、第２および第３の設定電圧に基づく
励磁電流を各相のコイルに供給する。The pulse generating means includes a one-phase excitation period for each phase,
A plurality of excitation control pulses for controlling the two-phase excitation period and the non-excitation period are generated. The set voltage generating means generates a first set voltage during a non-excitation period of each phase, generates a second set voltage higher than the first set voltage during a two-phase excitation period of each phase, and outputs a first set voltage of each phase. A third set voltage higher than the second set voltage is generated during the one-phase excitation period. The exciting current supply means supplies an exciting current based on the first, second and third set voltages to the coils of each phase in response to the plurality of excitation control pulses generated by the pulse generating means.
【００１８】特に、設定電圧発生手段は、所定の電圧を
分圧するための抵抗手段と、パルス発生手段により発生
される複数の励磁制御用パルスに応答して抵抗手段の抵
抗値を切り替えることにより分圧比を変化させる切替手
段と、抵抗手段に並列に接続された容量手段とを含む。In particular, the set voltage generating means divides the resistance value of the resistance means by switching the resistance value of the resistance means in response to the resistance means for dividing the predetermined voltage and the plurality of excitation control pulses generated by the pulse generation means. It includes switching means for changing the pressure ratio, and capacitance means connected in parallel with the resistance means.
【００１９】（２）第２の発明 第２の発明に係るパルスモータ駆動回路は、第１の発明
に係るパルスモータ駆動回路の構成において低速／高速
切替手段をさらに備えたものである。低速／高速切替手
段は、パルスモータの低速駆動時に設定電圧発生手段を
能動化し、パルスモータの高速駆動時に設定電圧発生手
段から発生される設定電圧を第３の設定電圧に固定す
る。(2) Second Invention A pulse motor drive circuit according to a second invention is the pulse motor drive circuit according to the first invention, further comprising a low speed / high speed switching means. The low speed / high speed switching means activates the set voltage generating means when the pulse motor is driven at low speed, and fixes the set voltage generated from the set voltage generating means when the pulse motor is driven at high speed to the third set voltage.
【００２０】（３）第３の発明 第３の発明に係るパルスモータ駆動回路は、２相パルス
モータの各相のコイルに励磁電流を供給するためのパル
スモータ駆動回路であって、パルス発生手段、設定電圧
発生手段、遅延手段および励磁電流供給手段を備える。(3) Third Invention A pulse motor drive circuit according to a third invention is a pulse motor drive circuit for supplying an exciting current to coils of respective phases of a two-phase pulse motor, and a pulse generating means. , Setting voltage generating means, delay means and exciting current supply means.
【００２１】パルス発生手段は、各相の１相励磁期間、
２相励磁期間および非励磁期間を制御するための励磁制
御用パルスを発生する。設定電圧発生手段は、各相の非
励磁期間に第１の設定電圧を発生し、各相の２相励磁期
間に第１の設定電圧よりも高い第２の設定電圧を発生
し、各相の１相励磁期間に第２の設定電圧よりも高い第
３の設定電圧を発生する。遅延手段は、パルス発生手段
により発生された複数の励磁制御用パルスの励磁期間か
ら非励磁期間に移行する時期を遅延させる。励磁電流供
給手段は、遅延手段により遅延された励磁制御用パルス
に応答して、励磁電流を第１、第２および第３の設定電
圧に基づいて各相のコイルに供給する。The pulse generating means has a one-phase excitation period for each phase,
An excitation control pulse for controlling the two-phase excitation period and the non-excitation period is generated. The set voltage generating means generates a first set voltage during a non-excitation period of each phase, generates a second set voltage higher than the first set voltage during a two-phase excitation period of each phase, and outputs a first set voltage of each phase. A third set voltage higher than the second set voltage is generated during the one-phase excitation period. The delay means delays the timing of transition from the excitation period to the non-excitation period of the plurality of excitation control pulses generated by the pulse generation means. The exciting current supply means supplies the exciting current to the coils of each phase based on the first, second and third set voltages in response to the excitation control pulse delayed by the delay means.
【００２２】（４）第４の発明 第４の発明に係るパルスモータ駆動回路は、第３の発明
に係るパルスモータ駆動回路の構成において、設定電圧
発生手段が、所定の電圧を分圧するための抵抗手段と、
パルス発生手段により発生された励磁制御用パルスに応
答して抵抗手段の抵抗値を切り替えることにより分圧比
を変化させる切替手段と、抵抗手段に並行に接続された
容量手段とを含むものである。(4) Fourth Invention A pulse motor drive circuit according to a fourth invention is the pulse motor drive circuit according to the third invention, wherein the set voltage generating means divides a predetermined voltage. Resistance means,
Switching means for changing the voltage division ratio by switching the resistance value of the resistance means in response to the excitation control pulse generated by the pulse generation means, and capacitance means connected in parallel to the resistance means.
【００２３】（５）第５の発明 第５の発明に係るパルスモータ駆動回路は、第３または
第４の発明に係るパルスモータ駆動回路の構成において
低速／高速切替手段をさらに備えたものである。低速／
高速切替手段は、パルスモータの低速駆動時に設定電圧
発生手段を能動化し、パルスモータの高速駆動時に設定
電圧発生手段から発生される設定電圧を第３の設定電圧
に固定する。(5) Fifth Invention A pulse motor drive circuit according to a fifth invention is the pulse motor drive circuit according to the third or fourth invention, further including a low speed / high speed switching means. . Low speed /
The high speed switching means activates the setting voltage generating means when the pulse motor is driven at a low speed, and fixes the setting voltage generated from the setting voltage generating means when the pulse motor is driven at a high speed to the third setting voltage.
【００２４】（６）第６の発明 第６の発明に係るパルスモータ駆動回路は、第３、第４
または第５の発明に係るパルスモータ駆動回路の構成に
おいて遅延量切替手段をさらに備えたものである。遅延
量切替手段は、遅延手段による遅延量を切り替える。(6) Sixth Invention A pulse motor drive circuit according to a sixth invention is the third and fourth inventions.
Alternatively, the configuration of the pulse motor drive circuit according to the fifth invention further includes a delay amount switching unit. The delay amount switching means switches the delay amount by the delay means.
【００２５】[0025]
【作用】第１および第２の発明に係るパルスモータ駆動
回路においては、励磁制御用パルスにより各相の１相励
磁期間、２相励磁期間および非励磁期間が規定される。
各相の２相励磁期間には第２の設定電圧に基づく励磁電
流が供給され、各相の１相励磁期間には第２の設定電圧
よりも高い第３の設定電圧に基づく励磁電流が供給さ
れ、各相の非励磁期間には励磁電流が供給されない。In the pulse motor drive circuit according to the first and second aspects of the invention, the excitation control pulse defines the one-phase excitation period, the two-phase excitation period and the non-excitation period of each phase.
An exciting current based on the second set voltage is supplied during the two-phase exciting period of each phase, and an exciting current based on the third set voltage higher than the second set voltage is supplied during the one-phase exciting period of each phase. Therefore, the exciting current is not supplied during the non-excitation period of each phase.
【００２６】特に、第１ないし第３の設定電圧は設定電
圧発生手段における抵抗手段の分圧比の切替えにより発
生される。この抵抗手段には容量手段が並列に接続され
ているので、抵抗手段および容量手段からなる時定数に
より第１の設定電圧から第２の設定電圧への変化、第２
の設定電圧から第３の設定電圧への変化、第３の設定電
圧から第２の設定電圧への変化、および第２の設定電圧
から第１の設定電圧への変化が緩やかになる。それによ
り、各相のコイルに供給される励磁電流の変化が滑らか
になる。In particular, the first to third set voltages are generated by switching the voltage division ratio of the resistance means in the set voltage generation means. Since the capacitance means is connected in parallel to the resistance means, the change from the first set voltage to the second set voltage by the time constant of the resistance means and the capacitance means, the second set voltage.
The change from the set voltage to the third set voltage, the change from the third set voltage to the second set voltage, and the change from the second set voltage to the first set voltage become gradual. As a result, the change in the exciting current supplied to the coils of each phase becomes smooth.
【００２７】したがって、パルスモータに発生するトル
クの変動が低減され、振動が十分に抑制される。しか
も、１−２相励磁駆動方式を用いているので、回路構成
および制御が単純となる。Therefore, the fluctuation of the torque generated in the pulse motor is reduced, and the vibration is sufficiently suppressed. Moreover, since the 1-2 phase excitation drive system is used, the circuit configuration and control are simple.
【００２８】第２の発明に係るパルスモータ駆動回路に
おいては、パルスモータの低速駆動時には、各相の２相
励磁期間および１相励磁期間にそれぞれ第２の設定電圧
および第３の設定電圧に基づく励磁電流が供給され、パ
ルスモータの高速駆動時には、各相の２相励磁期間およ
び１相励磁期間に共に第３の設定電圧に基づく励磁電流
が供給される。したがって、パルスモータの低速駆動時
に振動抑制効果が十分に発揮され、高速駆動時に十分な
トルクが得られる。In the pulse motor drive circuit according to the second aspect of the invention, when the pulse motor is driven at a low speed, it is based on the second set voltage and the third set voltage during the two-phase excitation period and the one-phase excitation period of each phase, respectively. The exciting current is supplied, and during high-speed driving of the pulse motor, the exciting current based on the third set voltage is supplied during both the two-phase exciting period and the one-phase exciting period of each phase. Therefore, the vibration suppressing effect is sufficiently exerted when the pulse motor is driven at a low speed, and a sufficient torque is obtained when the pulse motor is driven at a high speed.
【００２９】第３〜第６の発明に係るパルスモータ駆動
回路においては、励磁制御用パルスにより各相の１相励
磁期間、２相励磁期間および非励磁期間が規定される。
各相の２相励磁期間には第２の設定電圧に基づく励磁電
流が供給され、各相の１相励磁期間には第２の設定電圧
よりも高い第３の設定電圧に基づく励磁電流が供給され
る。In the pulse motor drive circuits according to the third to sixth aspects of the invention, the excitation control pulse defines the one-phase excitation period, the two-phase excitation period and the non-excitation period of each phase.
An exciting current based on the second set voltage is supplied during the two-phase exciting period of each phase, and an exciting current based on the third set voltage higher than the second set voltage is supplied during the one-phase exciting period of each phase. To be done.
【００３０】特に、励磁制御用パルスの励磁期間から非
励磁期間に移行する時期が遅延されているので、遅延さ
れた期間においては第１の設定電圧に基づく励磁電流が
供給される。それにより、２相励磁期間から非励磁期間
への移行時に、励磁電流が瞬時に０とならずに一段階低
いレベルに低下し、所定の遅延時間の後０となる。In particular, since the timing of transition from the excitation period of the excitation control pulse to the non-excitation period is delayed, the excitation current based on the first set voltage is supplied during the delayed period. As a result, at the time of transition from the two-phase excitation period to the non-excitation period, the exciting current does not instantaneously become zero but drops to a level one step lower, and becomes zero after a predetermined delay time.
【００３１】したがって、パルスモータに発生するトル
クの変動が低減され、振動が十分に抑制される。しか
も、１−２相励磁駆動方式を用いているので、回路構成
および制御が単純となる。Therefore, the fluctuation of the torque generated in the pulse motor is reduced, and the vibration is sufficiently suppressed. Moreover, since the 1-2 phase excitation drive system is used, the circuit configuration and control are simple.
【００３２】第４の発明に係るパルスモータ駆動回路に
おいては、第３の発明に係るパルスモータ駆動回路と同
様に、励磁制御用パルスの励磁期間から非励磁期間に移
行する時期が遅延されているので、２相励磁期間から非
励磁期間への移行時に、励磁電流が瞬時に０とならずに
一段階低いレベルに低下し、所定の遅延時間の後０とな
る。In the pulse motor drive circuit according to the fourth aspect of the invention, similarly to the pulse motor drive circuit according to the third aspect of the invention, the timing at which the excitation control pulse shifts from the excitation period to the non-excitation period is delayed. Therefore, at the time of transition from the two-phase excitation period to the non-excitation period, the excitation current does not instantly become zero but drops to a level one step lower, and becomes zero after a predetermined delay time.
【００３３】しかも、第１の発明に係るパルスモータ駆
動回路と同様に、設定電圧発生手段における抵抗手段に
容量手段が並列に接続されているので、第１の設定電圧
から第２の設定電圧への変化、第２の設定電圧から第３
の設定電圧への変化、第３の設定電圧から第２の設定電
圧への変化、および第２の設定電圧から第１の設定電圧
への変化が緩やかになる。それにより、各相のコイルに
供給される励磁電流の変化が滑らかになる。Moreover, as in the pulse motor drive circuit according to the first aspect of the present invention, since the capacitance means is connected in parallel to the resistance means in the setting voltage generating means, the first setting voltage changes to the second setting voltage. Change from the second set voltage to the third
Changes to the set voltage, changes from the third set voltage to the second set voltage, and changes from the second set voltage to the first set voltage. As a result, the change in the exciting current supplied to the coils of each phase becomes smooth.
【００３４】したがって、パルスモータに発生するトル
クの変動がさらに低減され、振動がさらに十分に抑制さ
れる。しかも、１−２相励磁駆動方式を用いているの
で、回路構成および制御が単純となる。Therefore, the fluctuation of the torque generated in the pulse motor is further reduced, and the vibration is further sufficiently suppressed. Moreover, since the 1-2 phase excitation drive system is used, the circuit configuration and control are simple.
【００３５】第５の発明に係るパルスモータ駆動回路に
おいては、パルスモータの低速駆動時には、各相の２相
励磁期間および１相励磁期間にそれぞれ第２の設定電圧
および第３の設定電圧に基づく励磁電流が供給され、パ
ルスモータの高速駆動時には、各相の２相励磁期間およ
び１相励磁期間に共に第３の設定電圧に基づく励磁電流
が供給される。したがって、パルスモータの低速駆動時
に振動抑制効果が十分に発揮され、高速駆動時に十分な
トルクが得られる。In the pulse motor drive circuit according to the fifth aspect of the invention, when the pulse motor is driven at a low speed, it is based on the second set voltage and the third set voltage during the two-phase excitation period and the one-phase excitation period of each phase, respectively. The exciting current is supplied, and during high-speed driving of the pulse motor, the exciting current based on the third set voltage is supplied during both the two-phase exciting period and the one-phase exciting period of each phase. Therefore, the vibration suppressing effect is sufficiently exerted when the pulse motor is driven at a low speed, and a sufficient torque is obtained when the pulse motor is driven at a high speed.
【００３６】第６の発明に係るパルスモータ駆動回路に
おいては、各遅延手段による遅延量を切り替えることが
できる。したがって、パルスモータの回転速度に応じて
各励磁制御用パルスの励磁期間から非励磁期間に移行す
る時期を調整することができる。In the pulse motor drive circuit according to the sixth aspect of the invention, the delay amount by each delay means can be switched. Therefore, it is possible to adjust the time when the excitation period of each excitation control pulse shifts to the non-excitation period according to the rotation speed of the pulse motor.
【００３７】[0037]
【実施例】図１は本発明の一実施例によるパルスモータ
駆動回路の構成を示すブロック図である。1 is a block diagram showing the configuration of a pulse motor drive circuit according to an embodiment of the present invention.
【００３８】図１において、パルスモータ駆動回路１０
は、パルス発生器１、電圧切替信号発生回路２、設定電
圧発生手段として基準電圧発生回路３，４、遅延手段と
して立下り遅延回路５，６，７，８および励磁電流供給
手段として定電流駆動回路９を含む。In FIG. 1, a pulse motor drive circuit 10
Are pulse generator 1, voltage switching signal generating circuit 2, reference voltage generating circuits 3 and 4 as setting voltage generating means, falling delay circuits 5, 6, 7 and 8 as delaying means, and constant current driving as exciting current supplying means. The circuit 9 is included.
【００３９】パルス発生器１は、Ａ相用のパルス信号Ｐ
Ａ、／Ａ相用のパルス信号／ＰＡ、Ｂ相用のパルス信号
ＰＢ、および／Ｂ相用のパルス信号／ＰＢを発生する。
電圧切替信号発生回路２は、論理ゲート２１，２２，２
３を含み、パルス信号ＰＡ，／ＰＡ，ＰＢ，／ＰＢに応
答して基準電圧切替信号Ｓ１Ａ，Ｓ１Ｂ，Ｓ２を発生す
る。基準電圧発生回路３は、基準電圧切替信号Ｓ１Ａ，
Ｓ２に応答してＡ相用および／Ａ相用の基準電圧ＲＡを
発生する。基準電圧発生回路４は、基準電圧切替信号Ｓ
１Ｂ，Ｓ２に応答してＢ相用および／Ｂ相用の基準電圧
ＲＢを発生する。The pulse generator 1 uses the pulse signal P for the A phase.
A pulse signal / PA for the A and / A phases, a pulse signal PB for the B phase, and a pulse signal / PB for the / B phase are generated.
The voltage switching signal generation circuit 2 includes logic gates 21, 22, 2
3 for generating reference voltage switching signals S1A, S1B, S2 in response to pulse signals PA, / PA, PB, / PB. The reference voltage generation circuit 3 includes a reference voltage switching signal S1A,
In response to S2, reference voltages RA for A phase and / A phase are generated. The reference voltage generation circuit 4 uses the reference voltage switching signal S
In response to 1B and S2, reference voltages RB for B phase and / B phase are generated.
【００４０】立下り遅延回路５，６，７，８は、それぞ
れパルス信号ＰＡ，／ＰＡ，ＰＢ，／ＰＢの立下りタイ
ミングを遅延させてパルス信号ＰＡ’，／ＰＡ’，Ｐ
Ｂ’，／ＰＢ’として出力する。The falling delay circuits 5, 6, 7 and 8 delay the falling timings of the pulse signals PA, / PA, PB and / PB, respectively, to obtain the pulse signals PA ', / PA' and P.
Output as B ', / PB'.
【００４１】定電流駆動回路９は、Ａ相用のパルス信号
入力端子ＩＮＡ、／Ａ相用のパルス信号入力端子／ＩＮ
Ａ、Ｂ相用のパルス信号入力端子ＩＮＢ、／Ｂ相用のパ
ルス信号入力端子／ＩＮＢ、Ａ相および／Ａ相用の基準
電圧入力端子ＲＥＦＡ、ならびにＢ相および／Ｂ相用の
基準電圧入力端子ＲＥＦＢを有する。また、定電流駆動
回路９は、Ａ相用の励磁電流出力端子ＭＡ、／Ａ相用の
励磁電流出力端子／ＭＡ、／Ｂ相用の励磁電流出力端子
ＭＢ、および／Ｂ相用の励磁電流出力端子／ＭＢを有す
る。The constant current drive circuit 9 includes a pulse signal input terminal INA for the A phase and a pulse signal input terminal / IN for the A phase.
A / B-phase pulse signal input terminal INB, / B-phase pulse signal input terminal / INB, A-phase // A-phase reference voltage input terminal REFA, and B-phase // B-phase reference voltage input It has a terminal REFB. Further, the constant current drive circuit 9 includes an exciting current output terminal MA for A phase, an exciting current output terminal / MA for / A phase, an exciting current output terminal MB for / B phase, and an exciting current for / B phase. It has an output terminal / MB.
【００４２】パルス信号入力端子ＩＮＡ，／ＩＮＡ，Ｉ
ＮＢ，／ＩＮＢにはそれぞれ立下り遅延回路５，６，
７，８からのパルス信号ＰＡ’，／ＰＡ’，ＰＢ’，／
ＰＢ’が与えられる。また、基準電圧入力端子ＲＥＦＡ
には基準電圧発生回路３からの基準電圧ＲＡが与えら
れ、基準電圧入力端子ＲＥＦＢには基準電圧発生回路４
からの基準電圧ＲＢが与えられる。さらに、励磁電流出
力端子ＭＡ，／ＭＡ，ＭＢ，／ＭＢは、それぞれＡ相コ
イルＬＡ、／Ａ相コイル／ＬＡ、Ｂ相コイルＬＢ、およ
び／Ｂ相コイル／ＬＢに接続される。Ａ相コイルＬＡと
／Ａ相コイル／ＬＡとの共通端子は電源電圧ＶCCを受け
る電源端子１３に接続され、Ｂ相コイルＬＢと／Ｂ相コ
イル／ＬＢとの共通端子は電源電圧ＶCCを受ける電源端
子１４に接続される。Pulse signal input terminals INA, / INA, I
NB and / INB have fall delay circuits 5, 6 and 6, respectively.
Pulse signals PA ', / PA', PB ', / from 7 and 8
PB 'is given. In addition, the reference voltage input terminal REFA
Is supplied with the reference voltage RA from the reference voltage generation circuit 3, and the reference voltage input terminal REFB is supplied with the reference voltage generation circuit 4
From the reference voltage RB. Further, exciting current output terminals MA, / MA, MB, / MB are connected to A-phase coil LA, / A-phase coil / LA, B-phase coil LB, and / B-phase coil / LB, respectively. The common terminal between the A-phase coil LA and the / A-phase coil / LA is connected to the power supply terminal 13 which receives the power supply voltage V CC , and the common terminal between the B-phase coil LB and the / B-phase coil / LB receives the power supply voltage V CC . It is connected to the receiving power supply terminal 14.
【００４３】この定電流駆動回路９は、パルス信号入力
端子ＩＮＡ，／ＩＮＡに入力されるパルス信号がそれぞ
れハイレベルのときに、基準電圧入力端子ＲＥＦＡの基
準電圧に応じた励磁電流ＩＡ，／ＩＡをそれぞれＡ相コ
イルＬＡおよび／Ａ相コイル／ＬＡに流し、パルス信号
入力端子ＩＮＢ，／ＩＮＢに入力されるパルス信号がそ
れぞれハイレベルのときに、基準電圧入力端子ＲＥＦＢ
の基準電圧に応じた励磁電流をそれぞれＢ相コイルＬＢ
および／Ｂ相コイル／ＬＢに流す。なお、パルス信号が
ローレベルのときに励磁電流を流すように定電流駆動回
路９を構成してもよい。This constant current drive circuit 9 has exciting currents IA and / IA corresponding to the reference voltage of the reference voltage input terminal REFA when the pulse signals input to the pulse signal input terminals INA and / INA are at high levels. To the A-phase coil LA and / A-phase coil / LA respectively, and when the pulse signals input to the pulse signal input terminals INB and / INB are at high level, respectively, the reference voltage input terminal REFB
Excitation currents according to the reference voltage of B-phase coil LB
And / B phase coil / LB. The constant current drive circuit 9 may be configured so that an exciting current is passed when the pulse signal is at a low level.
【００４４】図２は基準電圧発生回路３の一構成例を示
す回路図である。図３の基準電圧発生回路３は、抵抗３
１，３２，３３，３４、トランジスタ３５，３６および
コンデンサ３７を含む。なお、トランジスタ３５、３６
の代わりに他のスイッチング素子を用いてもよい。FIG. 2 is a circuit diagram showing an example of the configuration of the reference voltage generating circuit 3. The reference voltage generation circuit 3 of FIG.
1, 32, 33, 34, transistors 35, 36 and a capacitor 37. Note that the transistors 35 and 36
Other switching elements may be used instead of.
【００４５】抵抗３１は電源電圧を受ける電源端子と出
力端子３０との間に接続され、抵抗３２は出力端子３０
と接地端子との間に接続されている。また、出力端子３
０は、抵抗３３およびトランジスタ３５を介して接地端
子に接続され、かつ抵抗３４およびトランジスタ３６を
介して接地端子に接続されている。コンデンサ３７は出
力端子３０と接地端子との間に接続されている。The resistor 31 is connected between the power supply terminal receiving the power supply voltage and the output terminal 30, and the resistor 32 is connected to the output terminal 30.
Connected to the ground terminal. Also, output terminal 3
0 is connected to the ground terminal via the resistor 33 and the transistor 35, and is connected to the ground terminal via the resistor 34 and the transistor 36. The capacitor 37 is connected between the output terminal 30 and the ground terminal.
【００４６】トランジスタ３５のベースは図１の電圧切
替信号発生回路２からの基準電圧切替信号Ｓ１Ａを受け
る切替え端子３８に接続され、トランジスタ３６のベー
スは、基準電圧切替信号Ｓ２を受ける切替え端子３９に
接続されている。出力端子３０からは基準電圧ＲＡが出
力される。The base of the transistor 35 is connected to the switching terminal 38 which receives the reference voltage switching signal S1A from the voltage switching signal generating circuit 2 of FIG. 1, and the base of the transistor 36 is connected to the switching terminal 39 which receives the reference voltage switching signal S2. It is connected. The reference voltage RA is output from the output terminal 30.
【００４７】抵抗３３の抵抗値Ｒ1 は抵抗３４の抵抗値
Ｒ2 よりも大きく設定される。基準電圧切替信号Ｓ１Ａ
がハイレベル、基準電圧切替信号Ｓ２がローレベルのと
きには、トランジスタ３５がオンし、基準電圧ＲＡは抵
抗３１と抵抗３２，３３の合成抵抗との抵抗分割比で決
まる第１のレベルになる。基準電圧切替信号Ｓ１Ａがロ
ーレベル、基準電圧切替信号Ｓ２がハイレベルのときに
は、トランジスタ３６がオンし、基準電圧ＲＡは抵抗３
１と抵抗３２，３４の合成抵抗との抵抗分割比で決まる
第２のレベルになる。基準電圧切替信号Ｓ１Ａ，Ｓ２が
共にローレベルのときには、トランジスタ３５，３６が
共にオフし、基準電圧ＲＡは抵抗３１と抵抗３２との抵
抗分割比で決まる第３のレベルになる。The resistance value R 1 of the resistor 33 is set larger than the resistance value R 2 of the resistor 34. Reference voltage switching signal S1A
Is high level and the reference voltage switching signal S2 is low level, the transistor 35 is turned on and the reference voltage RA becomes the first level determined by the resistance division ratio of the resistance 31 and the combined resistance of the resistances 32 and 33. When the reference voltage switching signal S1A is at the low level and the reference voltage switching signal S2 is at the high level, the transistor 36 is turned on and the reference voltage RA changes to the resistance 3
The second level is determined by the resistance division ratio of 1 and the combined resistance of the resistors 32 and 34. When the reference voltage switching signals S1A and S2 are both at the low level, the transistors 35 and 36 are both turned off, and the reference voltage RA becomes the third level determined by the resistance division ratio of the resistors 31 and 32.
【００４８】これにより、第１、第２および第３のレベ
ルの間には、第３のレベル＞第２のレベル＞第１のレベ
ル＞０の関係が成立する。また、第２のレベルは第３の
レベルの約０．７１倍に設定される。それにより、１相
励磁時および２相励磁時に発生するトルクが一定とな
る。As a result, the relationship of third level> second level> first level> 0 is established between the first, second and third levels. Further, the second level is set to about 0.71 times the third level. As a result, the torque generated during the one-phase excitation and the two-phase excitation becomes constant.
【００４９】なお、図１の基準電圧発生回路４の構成
は、切替え端子３８に基準電圧切替信号Ｓ１Ｂが与えら
れる点および出力端子３０から基準電圧ＲＢが出力され
る点を除いて、図２に示される構成と同様である。The configuration of the reference voltage generating circuit 4 of FIG. 1 is similar to that of FIG. 2 except that the reference voltage switching signal S1B is applied to the switching terminal 38 and the reference voltage RB is output from the output terminal 30. The configuration is similar to that shown.
【００５０】図２の構成では、電源電圧を分圧すること
により基準電圧を得ているが、電源電圧から得られた所
定の電圧を分圧することにより基準電圧を得てもよい。
次に、図３の波形図を参照しながら電圧切替信号発生回
路２および基準電圧発生回路３，４の動作を説明する。In the configuration of FIG. 2, the reference voltage is obtained by dividing the power supply voltage, but the reference voltage may be obtained by dividing a predetermined voltage obtained from the power supply voltage.
Next, the operations of the voltage switching signal generating circuit 2 and the reference voltage generating circuits 3 and 4 will be described with reference to the waveform diagram of FIG.
【００５１】基準電圧切替信号Ｓ１Ａは、パルス信号Ｐ
Ａ，／ＰＡが共にローレベルのとき（非励磁期間）にハ
イレベルになり、基準電圧切替信号Ｓ１Ｂは、パルス信
号ＰＢ，／ＰＢが共にローレベルのとき（非励磁期間）
にハイレベルになる。また、基準電圧切替信号Ｓ２は、
パルス信号ＰＡ，／ＰＡの一方およびパルス信号ＰＢ，
／ＰＢの一方が共にハイレベルのとき（２相励磁期間）
にハイレベルになる。The reference voltage switching signal S1A is the pulse signal P
When both A and / PA are at low level (non-excitation period), the reference voltage switching signal S1B is high when both pulse signals PB and / PB are at low level (non-excitation period).
Becomes high level. Further, the reference voltage switching signal S2 is
One of the pulse signals PA, / PA and the pulse signal PB,
When one of / PB is high level (2-phase excitation period)
Becomes high level.
【００５２】それにより、基準電圧ＲＡは、パルス信号
ＰＡ，／ＰＡが共にローレベルのとき（非励磁期間）に
第１のレベルとなり、パルス信号ＰＡ，／ＰＡの一方お
よびパルス信号ＰＢ，／ＰＢの一方が共にハイレベルの
とき（２相励磁期間）に第２のレベルとなり、パルス信
号ＰＡ，／ＰＡの一方のみがハイレベルのとき（１相励
磁期間）に第１のレベルとなる。As a result, the reference voltage RA becomes the first level when both the pulse signals PA and / PA are at the low level (non-excitation period), and one of the pulse signals PA and / PA and the pulse signals PB and / PB is generated. When one of the pulse signals PA and / PA is at a high level (one-phase excitation period), the second level is reached when both of them are at a high level (two-phase excitation period).
【００５３】一方、基準電圧ＲＢは、パルス信号ＰＢ，
／ＰＢが共にローレベルのとき（非励磁期間）に第１の
レベルとなり、パルス信号ＰＢ，／ＰＢの一方およびパ
ルス信号ＰＡ，／ＰＡの一方がハイレベルのとき（２相
励磁期間）に第２のレベルとなり、パルス信号ＰＢ，／
ＰＢの一方のみがハイレベルのとき（１相励磁期間）に
第３のレベルとなる。On the other hand, the reference voltage RB is the pulse signal PB,
When / PB is at a low level (non-excitation period), it becomes the first level, and when one of pulse signals PB and / PB and one of pulse signals PA and / PA is at a high level (two-phase excitation period), 2 level, pulse signal PB, /
When only one of PB is at high level (one-phase excitation period), it becomes the third level.
【００５４】例えば、期間ｔ１では、基準電圧切替信号
Ｓ１Ａがローレベルとなり、基準電圧切替信号Ｓ２がハ
イレベルとなる。それにより、基準電圧発生回路３のト
ランジスタ３５がオフし、トランジスタ３６がオンする
ので、基準電圧ＲＡが第２のレベルとなる。また、期間
ｔ２では、基準電圧切替信号Ｓ１Ａ，Ｓ２が共にローレ
ベルとなる。それにより、基準電圧発生回路３のトラン
ジスタ３５，３６が共にオフするので、基準電圧ＲＡは
第３のレベルになる。For example, in the period t1, the reference voltage switching signal S1A becomes low level and the reference voltage switching signal S2 becomes high level. As a result, the transistor 35 of the reference voltage generation circuit 3 is turned off and the transistor 36 is turned on, so that the reference voltage RA becomes the second level. In the period t2, the reference voltage switching signals S1A and S2 are both at low level. As a result, the transistors 35 and 36 of the reference voltage generation circuit 3 are both turned off, so that the reference voltage RA becomes the third level.
【００５５】期間ｔ３では、期間ｔ１と同様に、基準電
圧切替信号Ｓ１Ａがローレベルとなり、基準電圧切替信
号Ｓ２がハイレベルとなる。それにより、基準電圧発生
回路３のトランジスタ３５がオフし、トランジスタ３６
がオンするので、基準電圧ＲＡは第２のレベルとなる。
期間ｔ４では、基準電圧切替信号Ｓ１Ａがハイレベルと
なり、基準電圧切替信号Ｓ２がローレベルなる。それに
より、基準電圧発生回路３のトランジスタ３５がオン
し、トランジスタ３６がオフするので、基準電圧ＲＡは
第１のレベルになる。In the period t3, similarly to the period t1, the reference voltage switching signal S1A becomes low level and the reference voltage switching signal S2 becomes high level. As a result, the transistor 35 of the reference voltage generation circuit 3 is turned off, and the transistor 36
Is turned on, the reference voltage RA becomes the second level.
In the period t4, the reference voltage switching signal S1A becomes high level and the reference voltage switching signal S2 becomes low level. As a result, the transistor 35 of the reference voltage generation circuit 3 turns on and the transistor 36 turns off, so that the reference voltage RA becomes the first level.
【００５６】ここで、基準電圧発生回路３，４の出力端
子３０にはコンデンサ３７が接続されているので、図３
に示すように、基準電圧ＲＡ，ＲＢは抵抗および容量か
らなる時定数により各レベル間で緩やかに変化すること
になる。Here, since the capacitor 37 is connected to the output terminal 30 of the reference voltage generating circuits 3 and 4, FIG.
As shown in, the reference voltages RA and RB change gently between the levels due to the time constant of resistance and capacitance.
【００５７】図４は図１に示される立下り遅延回路５の
一構成例を示す回路図である。図４に示すように、立下
り遅延回路５は、ダイオード５１、抵抗５２、コンデン
サ５３およびバッファ５４を含む。FIG. 4 is a circuit diagram showing one configuration example of falling delay circuit 5 shown in FIG. As shown in FIG. 4, fall delay circuit 5 includes a diode 51, a resistor 52, a capacitor 53, and a buffer 54.
【００５８】パルス信号ＰＡを受ける入力端子５５とノ
ード５６との間にダイオード５１および抵抗５２が並列
に接続され、ノード５６と接地端子との間にコンデンサ
５３が接続されている。ノード５６はバッファ５４を介
してパルス信号ＰＡ’を出力する出力端子５７に接続さ
れている。Diode 51 and resistor 52 are connected in parallel between input terminal 55 receiving pulse signal PA and node 56, and capacitor 53 is connected between node 56 and the ground terminal. The node 56 is connected to the output terminal 57 that outputs the pulse signal PA ′ via the buffer 54.
【００５９】なお、図１に示される立下り遅延回路６，
７，８の構成は、入力端子５５にそれぞれパルス信号／
ＰＡ，ＰＢ，／ＰＢが与えられる点および出力端子５７
からそれぞれパルス信号／ＰＢ’，ＰＢ’，／ＰＢ’が
出力される点を除いて、図４に示される構成と同じであ
る。The falling delay circuit 6 shown in FIG.
In the configurations of 7 and 8, the pulse signal /
Point to which PA, PB, / PB are given and output terminal 57
Is the same as the configuration shown in FIG. 4, except that pulse signals / PB ', PB', and / PB 'are output from the respective units.
【００６０】次に、図５の波形図を参照しながら立下り
遅延回路５，６，７，８の動作を説明する。例えば、パ
ルス信号ＰＡがハイレベルのときには、立下り遅延回路
５の入力端子５５からダイオード５１を通ってノード５
６に電流が流れる。したがって、瞬時にパルス信号Ｐ
Ａ’も同様にハイレベルとなる。パルス信号ＰＡがハイ
レベルからローレベルに立ち下がると、立下り遅延回路
５のダイオード５１には逆バイアスがかかり、ダイオー
ド５１はオフする。それにより、電流はコンデンサ５３
から抵抗５２を介して入力端子５５に流れる。その場
合、抵抗５２およびコンデンサ５３からなる時定数によ
りパルス信号ＰＡ’の立下りが時間ｄだけ遅延すること
になる。Next, the operation of the falling delay circuits 5, 6, 7, and 8 will be described with reference to the waveform diagram of FIG. For example, when the pulse signal PA is at the high level, the node 5 is passed from the input terminal 55 of the fall delay circuit 5 through the diode 51.
A current flows through 6. Therefore, the pulse signal P
A ′ also becomes high level. When the pulse signal PA falls from the high level to the low level, the diode 51 of the fall delay circuit 5 is reverse biased and the diode 51 is turned off. As a result, the current flows through the capacitor 53.
Flows to the input terminal 55 through the resistor 52. In that case, the fall of the pulse signal PA ′ is delayed by the time d due to the time constant of the resistor 52 and the capacitor 53.
【００６１】同様にして、パルス信号／ＰＡ’，ＰＢ，
／ＰＢ’は、それぞれパルス信号／ＰＡ，ＰＢ，／ＰＢ
の立下り時点からそれぞれ時間ｄだけ遅延して立ち下が
ることになる。Similarly, the pulse signals / PA ', PB,
/ PB 'are pulse signals / PA, PB, / PB, respectively.
From the trailing edge of each of the trailing edges, the trailing edge of the trailing edge of the trailing edge of the trailing edge falls.
【００６２】次に、図６の波形図を参照しながら図１に
示される定電流駆動回路９の動作を説明する。定電流駆
動回路９は、パルス信号ＰＡ’，／ＰＡ’がそれぞれハ
イレベルのときに、基準電圧ＲＡのレベルに比例した励
磁電流ＩＡ，／ＩＡをそれぞれ出力し、パルス信号Ｐ
Ｂ’，／ＰＢ’がそれぞれハイレベルのときに、基準電
圧ＲＢのレベルに比例した励磁電流ＩＢ，／ＩＢをそれ
ぞれ出力する。パルス信号ＰＡ’，／ＰＡ’，ＰＢ，／
ＰＢ’がそれぞれローレベルのときには、定電流駆動回
路９のＡ相用の内部スイッチ、／Ａ相用の内部スイッ
チ、Ｂ相用の内部スイッチ、および／Ｂ相用の内部スイ
ッチがそれぞれオフし、励磁電流は流れない。Next, the operation of the constant current drive circuit 9 shown in FIG. 1 will be described with reference to the waveform chart of FIG. The constant current drive circuit 9 outputs exciting currents IA and / IA proportional to the level of the reference voltage RA, respectively, when the pulse signals PA ′ and / PA ′ are at high levels, respectively, and the pulse signal P
When B'and / PB 'are high level, respectively, the exciting currents IB and / IB which are proportional to the level of the reference voltage RB are output. Pulse signal PA ', / PA', PB, /
When PB ′ is at a low level, the A-phase internal switch, the / A-phase internal switch, the B-phase internal switch, and the / B-phase internal switch of the constant current drive circuit 9 are turned off, No exciting current flows.
【００６３】例えば、期間ｔ１〜ｔ３では、パルス信号
ＰＡ’がハイレベルとなっているので、励磁電流ＩＡは
基準電圧ＲＡのレベルに従って変化する。また、期間ｔ
４では、最初の時間ｄの間はパルス信号ＰＡ’がハイレ
ベルとなっているので、励磁電流ＩＡは基準電圧ＲＡに
従って緩やかに減少する。その後、パルス信号ＰＡ’が
ローレベルに立ち下がると、定電流駆動回路９のＡ相用
の内部スイッチがオフするので、励磁電流ＩＡは０とな
る。励磁電流／ＩＡ，ＩＢ，／ＩＢも励磁電流ＩＡと同
様に変化する。For example, during the period t1 to t3, the pulse signal PA 'is at the high level, so the exciting current IA changes according to the level of the reference voltage RA. Also, the period t
4, the pulse signal PA ′ is at the high level during the first time d, so the exciting current IA gradually decreases according to the reference voltage RA. After that, when the pulse signal PA ′ falls to the low level, the internal switch for the A phase of the constant current drive circuit 9 is turned off, so that the exciting current IA becomes zero. The exciting currents / IA, IB, / IB also change like the exciting current IA.
【００６４】このように、励磁電流ＩＡ，／ＩＡ，Ｉ
Ｂ，／ＩＢは、非励磁状態から２相励磁状態になると０
から第２のレベルに対応するレベルまで所定の時定数で
緩やかに増加し、１相励磁状態になると所定の時定数で
第３のレベルに対応するレベルまで緩やかに増加し、再
び２相励磁状態になると第２のレベルに対応するレベル
まで所定の時定数で緩やかに減少し、その後一定時間ｄ
の間さらに第１のレベルに対応するレベルに近づくよう
に緩やかに減少し、その後０となる。このように、各相
に供給される励磁電流が滑らかに変化するので、パルス
モータ２０に発生するトルクの変動が少なくなり、振動
が十分に抑制される。In this way, the exciting currents IA, / IA, I
B and / IB are 0 when the two-phase excitation state is changed from the non-excitation state
To a level corresponding to the second level is gradually increased with a predetermined time constant, and when a one-phase excitation state is reached, the level is gradually increased to a level corresponding to the third level with a predetermined time constant and is again a two-phase excitation state. Then, the value gradually decreases to a level corresponding to the second level with a predetermined time constant, and then a constant time d
During this period, the value gradually decreases so as to approach the level corresponding to the first level, and then becomes 0. In this way, since the exciting current supplied to each phase changes smoothly, the fluctuation of the torque generated in the pulse motor 20 is reduced, and the vibration is sufficiently suppressed.
【００６５】上記のように、本実施例のパルスモータ駆
動回路１０によれば、基準電圧発生回路３，４にコンデ
ンサ３７を設け、かつ単純な構成を有する立下り遅延回
路５，６，７，８を付加することにより、１−２相励磁
駆動方式においてパルスモータ２０の振動を十分に抑制
することができる。As described above, according to the pulse motor drive circuit 10 of this embodiment, the reference voltage generation circuits 3 and 4 are provided with the capacitors 37, and the falling delay circuits 5, 6, 7 and have a simple structure. By adding 8, the vibration of the pulse motor 20 can be sufficiently suppressed in the 1-2 phase excitation drive system.
【００６６】なお、パルスモータ２０の振動は低速回転
時に顕著に現れ、高速回転時にはさほど問題にならない
ので、低速回転時に基準電圧発生回路３，４が上記のよ
うに動作し、高速回転時には基準電圧発生回路３，４か
ら出力される基準電圧ＲＡ，ＲＢが１相励磁期間および
２相励磁期間に第３のレベルになるように、電圧切替信
号発生回路２に低速／高速切替回路を設けてもよい。Since the vibration of the pulse motor 20 appears remarkably at low speed rotation and does not cause much problem at high speed rotation, the reference voltage generating circuits 3 and 4 operate as described above at low speed rotation, and the reference voltage at high speed rotation. Even if the voltage switching signal generating circuit 2 is provided with a low-speed / high-speed switching circuit so that the reference voltages RA, RB output from the generating circuits 3, 4 become the third level during the one-phase excitation period and the two-phase excitation period. Good.
【００６７】図７に低速／高速切替回路の一構成例を示
す。図７の低速／高速切替回路１００は、図２に示した
基準電圧発生回路３の切替え端子３８とトランジスタ３
５のベースとの間および切替え端子３９とトランジスタ
３６のベースとの間にそれぞれ設けられる。また、基準
電圧発生回路４にも、同様に２つの低速／高速切替回路
１００が設けられる。FIG. 7 shows a configuration example of the low speed / high speed switching circuit. The low speed / high speed switching circuit 100 shown in FIG. 7 includes the switching terminal 38 and the transistor 3 of the reference voltage generating circuit 3 shown in FIG.
5 and the switching terminal 39 and the base of the transistor 36. The reference voltage generation circuit 4 is also provided with two low speed / high speed switching circuits 100.
【００６８】バッファ１０１の入力端子は図２に示され
る切替え端子３８または３９に接続され、出力端子はト
ランジスタ３５または３６のベースに接続されかつ抵抗
１０２を介して接地されている。バッファ１０１の制御
端子には制御信号ＣＮが与えられる。The input terminal of the buffer 101 is connected to the switching terminal 38 or 39 shown in FIG. 2, and the output terminal is connected to the base of the transistor 35 or 36 and is grounded via the resistor 102. A control signal CN is applied to the control terminal of the buffer 101.
【００６９】パルスモータ２０の低速駆動時には、制御
信号ＣＮがハイレベルになり、バッファ１０１が導通状
態になる。それにより、基準電圧切替信号Ｓ１Ａ，Ｓ２
がそれぞれトランジスタ３５，３６に与えられ、基準電
圧発生回路３が上記のように動作する。パルスモータ２
０の高速駆動時には、制御信号ＣＮがローレベルとな
り、バッファ１０１が非導通状態になる。それにより、
トランジスタ３５，３６のベース電圧がローレベルとな
り、トランジスタ３５，３６がオフする。したがって、
基準電圧発生回路３から発生される基準電圧ＲＡが第３
のレベルに固定される。基準電圧発生回路４も同様に動
作する。When the pulse motor 20 is driven at a low speed, the control signal CN becomes high level and the buffer 101 becomes conductive. Thereby, the reference voltage switching signals S1A, S2
Are applied to the transistors 35 and 36, respectively, and the reference voltage generating circuit 3 operates as described above. Pulse motor 2
During high speed drive of 0, the control signal CN becomes low level and the buffer 101 becomes non-conductive. Thereby,
The base voltage of the transistors 35 and 36 becomes low level, and the transistors 35 and 36 are turned off. Therefore,
The reference voltage RA generated from the reference voltage generation circuit 3 is the third
Fixed at the level of. The reference voltage generation circuit 4 operates similarly.
【００７０】このようにして、本実施例のパルスモータ
駆動回路１０は、パルスモータ２０の低速駆動時に振動
抑制効果を十分に発揮し、かつ高速駆動時に十分なトル
クを得ることができる。In this way, the pulse motor drive circuit 10 of the present embodiment can sufficiently exert the vibration suppressing effect when the pulse motor 20 is driven at a low speed, and can obtain a sufficient torque when the pulse motor is driven at a high speed.
【００７１】また、立下り遅延回路５，６，７，８の各
々に遅延時間を切り替えるための遅延時間切替回路を設
けてもよい。図８に遅延時間切替回路を含む立下り遅延
回路５の一構成例を示す。Further, each of the falling delay circuits 5, 6, 7 and 8 may be provided with a delay time switching circuit for switching the delay time. FIG. 8 shows a configuration example of the falling delay circuit 5 including the delay time switching circuit.
【００７２】図８において、入力端子５５とノード５６
との間に第１の抵抗５２ａおよび第２の抵抗５２ｂが直
列に接続され、第１の抵抗５２ａと並列に第１のアナロ
グスイッチＳＷ１が接続され、第２の抵抗５２ｂと並列
に第２のアナログスイッチＳＷ２が接続されている。立
下り遅延回路６，７，８も同様に構成される。In FIG. 8, the input terminal 55 and the node 56.
A first resistor 52a and a second resistor 52b are connected in series between the first resistor 52a and the second resistor 52b, a first analog switch SW1 is connected in parallel with the first resistor 52a, and a second resistor 52b is connected in parallel with the second resistor 52b. The analog switch SW2 is connected. The fall delay circuits 6, 7 and 8 are similarly constructed.
【００７３】例えば、第２の抵抗５２ｂの抵抗値を第１
の抵抗５２ａの抵抗値よりも大きく設定する。この場
合、第１および第２のアナログスイッチＳＷ１，ＳＷ２
が共にオフしているときに遅延時間が最も長く、第１の
アナログスイッチＳＷ１のみがオンしているときに遅延
時間が２番目に長く、第２のアナログスイッチＳＷ２の
みがオンしているときに遅延時間が３番目に長く、第１
および第２のアナログスイッチＳＷ１，ＳＷ２が共にオ
ンしているときに遅延時間は０となる。For example, the resistance value of the second resistor 52b is set to the first
Is set to be larger than the resistance value of the resistor 52a. In this case, the first and second analog switches SW1, SW2
When both are off, the delay time is the longest, when only the first analog switch SW1 is on, the delay time is the second longest, and when only the second analog switch SW2 is on. Delay time is the third longest, first
The delay time becomes 0 when both the second analog switches SW1 and SW2 are turned on.
【００７４】このように、遅延時間切替回路を設けるこ
とにより、パルス発生器１により発生されるパルス信号
ＰＡ，／ＰＡ，ＰＢ，／ＰＢのパルス周波数に応じて立
ち下がり遅延回路５，６，７，８，による遅延時間を調
整することができる。As described above, by providing the delay time switching circuit, the falling delay circuits 5, 6, 7 are generated according to the pulse frequencies of the pulse signals PA, / PA, PB, / PB generated by the pulse generator 1. , 8, the delay time can be adjusted.
【００７５】[0075]
【発明の効果】第１および第２の発明によれば、設定電
圧発生手段における抵抗手段に容量手段を並列に接続す
ることにより各相の励磁電流の変化が滑らかになるの
で、パルスモータの回転が滑らかになる。したがって、
パルスモータに発生するトルクの変動が低減され、振動
が十分に抑制される。しかも、１−２相励磁駆動方式を
用いているので、回路構成および制御が単純となる。According to the first and second aspects of the present invention, the exciting current of each phase is smoothly changed by connecting the capacitance means in parallel to the resistance means in the set voltage generating means. Becomes smooth. Therefore,
The fluctuation of the torque generated in the pulse motor is reduced, and the vibration is sufficiently suppressed. Moreover, since the 1-2 phase excitation drive system is used, the circuit configuration and control are simple.
【００７６】第２の発明によれば、パルスモータの低速
駆動時および高速駆動時で２相励磁期間および１相励磁
期間の励磁電流を切り替えることができるので、パルス
モータの低速駆動時に振動抑制効果が十分に発揮され、
かつ高速駆動時に十分なトルクが得られる。According to the second aspect of the invention, since the exciting currents in the two-phase excitation period and the one-phase excitation period can be switched during the low speed driving and the high speed driving of the pulse motor, the vibration suppressing effect can be achieved during the low speed driving of the pulse motor. Is fully demonstrated,
Moreover, sufficient torque can be obtained during high-speed driving.
【００７７】第３〜６の発明によれば、励磁制御用パル
スの励磁期間から非励磁期間に移行する時期を遅延させ
ることにより２相励磁期間から非励磁期間への移行時に
励磁電流が瞬時に０とならずに一段階低いレベルに緩や
かに低下し、所定の遅延時間の後０となるので、パルス
モータに発生するトルクの変化が１段増加する。その結
果、パルスモータに発生するトルクの変動が低減され、
振動が十分に抑制される。しかも、１−２相励磁駆動方
式を用いているので、回路構成および制御が単純とな
る。According to the third to sixth inventions, the exciting current is instantaneously changed at the time of the transition from the two-phase exciting period to the non-exciting period by delaying the transition of the exciting control pulse from the exciting period to the non-exciting period. It does not become 0 but gradually decreases to a level one step lower, and becomes 0 after a predetermined delay time, so that the change in the torque generated in the pulse motor increases by one step. As a result, fluctuations in torque generated in the pulse motor are reduced,
Vibration is sufficiently suppressed. Moreover, since the 1-2 phase excitation drive system is used, the circuit configuration and control are simple.
【００７８】第４の発明によれば、励磁制御用パルスの
励磁期間から非励磁期間に移行する時期を遅延させかつ
設定電圧発生手段における抵抗手段に容量手段を並列に
接続することにより、各相の励磁電流の変化が滑らかに
なり、かつ２相励磁期間から非励磁期間への移行時に励
磁電流が瞬時に０とならずに一段階低いレベルに緩やか
に低下し、所定の遅延時間の後０となるので、パルスモ
ータの回転がさらに滑らかとなり、パルスモータに発生
するトルクの変動がさらに低減され、振動がさらに十分
に抑制される。しかも、１−２相励磁駆動方式を用いて
いるので、回路構成および制御が単純となる。According to the fourth invention, each phase is delayed by delaying the transition of the excitation control pulse from the excitation period to the non-excitation period and connecting the capacitance means in parallel to the resistance means in the set voltage generating means. Change in the excitation current is smoothed, and the excitation current does not instantly become 0 at the transition from the two-phase excitation period to the non-excitation period but gradually decreases to a level one step lower, and becomes 0 after a predetermined delay time. Therefore, the rotation of the pulse motor becomes smoother, the fluctuation of the torque generated in the pulse motor is further reduced, and the vibration is further sufficiently suppressed. Moreover, since the 1-2 phase excitation drive system is used, the circuit configuration and control are simple.
【００７９】第５の発明によれば、パルスモータの低速
駆動時および高速駆動時で２相励磁期間および１相励磁
期間の励磁電流を切り替えることができるので、パルス
モータの低速駆動時に振動抑制効果が十分に発揮され、
かつ高速駆動時に十分なトルクが得られる。According to the fifth aspect of the invention, since the exciting currents in the two-phase excitation period and the one-phase excitation period can be switched during the low speed driving and the high speed driving of the pulse motor, the vibration suppressing effect can be achieved during the low speed driving of the pulse motor. Is fully demonstrated,
Moreover, sufficient torque can be obtained during high-speed driving.
【００８０】第６の発明によれば、パルスモータの回転
速度に応じて励磁制御用パルスの励磁期間から非励磁期
間に移行する時期を調整することができるので、パルス
モータを回転速度に応じて滑らかに回転させることがで
きる。According to the sixth aspect of the invention, it is possible to adjust the timing at which the excitation control pulse shifts from the excitation period to the non-excitation period according to the rotation speed of the pulse motor. Therefore, the pulse motor can be changed according to the rotation speed. It can be rotated smoothly.
【図１】本発明の一実施例によるパルスモータ駆動回路
の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a pulse motor drive circuit according to an embodiment of the present invention.
【図２】図１に示される基準電圧発生回路の一構成例を
示す回路図である。FIG. 2 is a circuit diagram showing a configuration example of a reference voltage generation circuit shown in FIG.
【図３】図１に示される電圧切替信号発生回路および基
準電圧発生回路の各部の信号波形図である。FIG. 3 is a signal waveform diagram of each part of the voltage switching signal generation circuit and the reference voltage generation circuit shown in FIG.
【図４】図１に示される立下り遅延回路の一構成例を示
す回路図である。FIG. 4 is a circuit diagram showing a configuration example of a fall delay circuit shown in FIG.
【図５】図１に示される立下り遅延回路の各部の信号波
形図である。5 is a signal waveform diagram of each part of the falling delay circuit shown in FIG.
【図６】図１に示される定電流駆動回路の各部の信号波
形図である。6 is a signal waveform diagram of each part of the constant current drive circuit shown in FIG.
【図７】低速／高速切替回路の一構成例を示す回路図で
ある。FIG. 7 is a circuit diagram showing a configuration example of a low speed / high speed switching circuit.
【図８】遅延時間切替回路の一構成例を示す回路図であ
る。FIG. 8 is a circuit diagram showing a configuration example of a delay time switching circuit.
【図９】パルスモータの概念図である。FIG. 9 is a conceptual diagram of a pulse motor.
【図１０】１−２相励磁駆動方式における励磁電流の波
形図である。FIG. 10 is a waveform diagram of an excitation current in the 1-2 phase excitation drive method.
【図１１】１−２相励磁駆動方式により駆動されるパル
スモータに発生するトルクを示すベクトル図である。FIG. 11 is a vector diagram showing torque generated in a pulse motor driven by a 1-2 phase excitation drive system.
【図１２】従来のパルスモータ駆動回路における励磁電
流の波形図である。FIG. 12 is a waveform diagram of an exciting current in a conventional pulse motor drive circuit.
【図１３】従来のパルスモータ駆動回路により駆動され
るパルスモータに発生するトルクを示すベクトル図であ
る。FIG. 13 is a vector diagram showing torque generated in a pulse motor driven by a conventional pulse motor drive circuit.
１ パルス発生器 ２ 電圧切替信号発生回路 ３，４ 基準電圧発生回路 ５，６，７，８ 立下り遅延回路 ９ 定電流駆動回路 １０ パルスモータ駆動回路 ２０ パルスモータ ３１，３２，３３，３４ 抵抗 ３５，３６ トランジスタ ３７ コンデンサ １００ 低速／高速切替回路 1 pulse generator 2 voltage switching signal generation circuit 3,4 reference voltage generation circuit 5, 6, 7, 8 fall delay circuit 9 constant current drive circuit 10 pulse motor drive circuit 20 pulse motor 31, 32, 33, 34 resistance 35 , 36 transistors 37 capacitors 100 low-speed / high-speed switching circuit
Claims (6)
電流を供給するためのパルスモータ駆動回路であって、 前記各相の１相励磁期間、２相励磁期間および非励磁期
間を制御するための複数の励磁制御用パルスを発生する
パルス発生手段と、 前記各相の非励磁期間に第１の設定電圧を発生し、前記
各相の２相励磁期間に前記第１の設定電圧よりも高い第
２の設定電圧を発生し、前記各相の１相励磁期間に前記
第２の設定電圧よりも高い第３の設定電圧を発生する設
定電圧発生手段と、 前記パルス発生手段により発生された前記複数の励磁制
御用パルスに応答して、前記第１、第２および第３の設
定電圧に基づく励磁電流を各相のコイルに供給する励磁
電流供給手段とを備え、 前記設定電圧発生手段は、所定の電圧を分圧するための
抵抗手段と、前記パルス発生手段により発生された前記
複数の励磁制御用パルスに応答して前記抵抗手段の抵抗
値を切り替えることにより分圧比を変化させる切替手段
と、前記抵抗手段に並列に接続された容量手段とを含む
ことを特徴とするパルスモータ駆動回路。1. A pulse motor drive circuit for supplying an exciting current to coils of each phase of a two-phase pulse motor, which controls a one-phase excitation period, a two-phase excitation period and a non-excitation period of each phase. Pulse generating means for generating a plurality of excitation control pulses for generating a first set voltage during a non-excitation period of each phase, and a first set voltage higher than the first set voltage during a two-phase excitation period of each phase. Generated by the pulse generation means, and a set voltage generation means for generating a high second set voltage and a third set voltage higher than the second set voltage during the one-phase excitation period of each phase. An excitation current supply means for supplying an excitation current based on the first, second and third setting voltages to the coils of each phase in response to the plurality of excitation control pulses, and the setting voltage generating means , A resistance hand for dividing a predetermined voltage Switching means for changing the voltage division ratio by switching the resistance value of the resistance means in response to the plurality of excitation control pulses generated by the pulse generation means, and a capacitance connected in parallel to the resistance means. And a pulse motor drive circuit.
定電圧発生手段を能動化し、前記パルスモータの高速駆
動時に前記設定電圧発生手段から発生される設定電圧を
第３の設定電圧に固定する低速／高速切替手段をさらに
備えたことを特徴とする請求項１記載のパルスモータ駆
動回路。2. A low speed / fixing means for activating said setting voltage generating means when the pulse motor is driven at a low speed, and fixing the setting voltage generated from the setting voltage generating means when driving the pulse motor at a high speed to a third setting voltage. The pulse motor drive circuit according to claim 1, further comprising high-speed switching means.
電流を供給するためのパルスモータ駆動回路であって、 前記各相の１相励磁期間、２相励磁期間および非励磁期
間を制御するための複数の励磁制御用パルスを発生する
パルス発生手段と、 前記各相の非励磁期間に第１の設定電圧を発生し、前記
各相の２相励磁期間に前記第１の設定電圧よりも高い第
２の設定電圧を発生し、前記各相の１相励磁期間に前記
第２の設定電圧よりも高い第３の設定電圧を発生する設
定電圧発生手段と、 前記パルス発生手段により発生された前記複数の励磁制
御用パルスの励磁期間から非励磁期間に移行する時期を
遅延させる遅延手段と、 前記遅延手段により遅延された複数の励磁制御用パルス
に応答して、励磁電流を前記第１、第２および第３の設
定電圧に基づいて前記各相のコイルに供給する励磁電流
供給手段とを備えたパルスモータ駆動回路。3. A pulse motor drive circuit for supplying an exciting current to coils of each phase of a two-phase pulse motor, wherein a one-phase excitation period, a two-phase excitation period and a non-excitation period of each phase are controlled. Pulse generation means for generating a plurality of excitation control pulses for generating a first set voltage during a non-excitation period of each phase, and a first set voltage higher than the first set voltage during a two-phase excitation period of each phase. Generated by the pulse generation means, and a set voltage generation means for generating a high second set voltage and a third set voltage higher than the second set voltage during the one-phase excitation period of each phase. Delay means for delaying the transition of the excitation period of the plurality of excitation control pulses from the excitation period to the non-excitation period, and a plurality of excitation currents in response to the plurality of excitation control pulses delayed by the delay means, the excitation current being the first, Second and third set voltage The pulse motor driving circuit and an excitation current supplying means for supplying to the coils of each phase based.
分圧するための抵抗手段と、前記パルス発生手段により
発生された前記複数の励磁制御用パルスに応答して前記
抵抗手段の抵抗値を切り替えることにより分圧比を変化
させる切替手段と、前記抵抗手段に並列に接続された容
量手段とを含むことを特徴とする請求項３記載のパルス
モータ駆動回路。4. The set voltage generating means is configured to divide the resistance value of the resistance means in response to the resistance means for dividing a predetermined voltage and the plurality of excitation control pulses generated by the pulse generation means. 4. The pulse motor drive circuit according to claim 3, further comprising switching means for changing the voltage division ratio by switching and capacitance means connected in parallel to the resistance means.
定電圧発生手段を能動化し、前記パルスモータの高速駆
動時に前記設定電圧発生手段から発生される設定電圧を
前記第３の設定電圧に固定する低速／高速切替手段をさ
らに備えたことを特徴とする請求項３または４記載のパ
ルスモータ駆動回路。5. A low speed for activating the set voltage generating means when the pulse motor is driven at a low speed, and fixing the set voltage generated from the set voltage generating means when the pulse motor is driven at a high speed to the third set voltage. 5. The pulse motor drive circuit according to claim 3, further comprising a high-speed switching unit.
遅延量切替手段をさらに備えたことを特徴とする請求項
３、４または５記載のパルスモータ駆動回路。6. The pulse motor drive circuit according to claim 3, further comprising a delay amount switching unit that switches a delay amount by the delay unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30580094A JPH08168294A (en) | 1994-12-09 | 1994-12-09 | Pulse motor drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30580094A JPH08168294A (en) | 1994-12-09 | 1994-12-09 | Pulse motor drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08168294A true JPH08168294A (en) | 1996-06-25 |
Family
ID=17949520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30580094A Pending JPH08168294A (en) | 1994-12-09 | 1994-12-09 | Pulse motor drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08168294A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016226173A (en) * | 2015-05-29 | 2016-12-28 | 京セラドキュメントソリューションズ株式会社 | Stepping motor drive device |
| JP2017073945A (en) * | 2015-10-09 | 2017-04-13 | 株式会社デンソー | Electronic control device |
-
1994
- 1994-12-09 JP JP30580094A patent/JPH08168294A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016226173A (en) * | 2015-05-29 | 2016-12-28 | 京セラドキュメントソリューションズ株式会社 | Stepping motor drive device |
| JP2017073945A (en) * | 2015-10-09 | 2017-04-13 | 株式会社デンソー | Electronic control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109694B2 (en) | Digital multiphase control system | |
| US5841261A (en) | System for controlling stepping motor for dividing a single step of the motor into plural sections and applying voltages whose levels are determined in accordance with the sections | |
| KR920017338A (en) | AC motor drive system | |
| JPS589597A (en) | Stepping motor driving circuit | |
| US5231343A (en) | Driving apparatus for stepping motor capable of restraining motor noise | |
| JPH08168294A (en) | Pulse motor drive circuit | |
| EP0458611A2 (en) | Motor control circuit | |
| JPH0534916B2 (en) | ||
| JP3079617B2 (en) | Commutatorless DC motor | |
| JP3368105B2 (en) | Stepping motor control device and stepping motor control method | |
| JPH11332275A (en) | Pwm driven control circuit | |
| JP2002165493A (en) | Stepping motor drive method | |
| JP2000023481A (en) | Pwm control circuit apparatus | |
| JPS61214788A (en) | Starter of commutatorless motor | |
| JPS6138400Y2 (en) | ||
| JPH08126394A (en) | Driver for stepping motor | |
| JPH06165594A (en) | Step motor driver | |
| JP3720688B2 (en) | Stepping motor drive method | |
| JPH09215392A (en) | Constant current generator circuit | |
| JPH05252796A (en) | Stepping motor drive controller | |
| JPH0759383A (en) | Method and circuit for detecting rotor position of brushless motor | |
| JPH05344792A (en) | Driver for stepping motor | |
| JPH10290597A (en) | Drive control circuit for rotator | |
| JP3355792B2 (en) | Drive device for brushless motor | |
| JPH10323091A (en) | Driving method and driving equipment of step motor |