JPH0816746B2 - 光導波路素子及びその製造方法 - Google Patents
光導波路素子及びその製造方法Info
- Publication number
- JPH0816746B2 JPH0816746B2 JP5149839A JP14983993A JPH0816746B2 JP H0816746 B2 JPH0816746 B2 JP H0816746B2 JP 5149839 A JP5149839 A JP 5149839A JP 14983993 A JP14983993 A JP 14983993A JP H0816746 B2 JPH0816746 B2 JP H0816746B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- optical waveguide
- optical
- antistatic film
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/21—Thermal instability, i.e. DC drift, of an optical modulator; Arrangements or methods for the reduction thereof
Description
変調や光路の切替を行う際に用いる光スイッチに関し、
特に電気光学効果を有する強誘電体結晶基板の表面部に
形成された光導波路を用いた光導波路素子における外部
環境温度変化に対する特性の改善を図った光導波路素子
に関する。
伴って、光伝送路網の情報交換機能、光データバスにお
ける端末間の高速接続、切替え等の新たな機能も求めら
れており、それらを可能にする光スイッチングネットワ
ークの必要性が高まっている。このような大容量、広帯
域、低損失の特長を有する光伝送の実現において、その
キーデバイスとして開発が進められているのが導波型の
機能デバイスである。導波型機能デバイスは、光エネル
ギを導波路中に閉じ込めるため、高効率動作が可能で、
また小型化、多素子の集積化や機能の複合化が容易に実
現できる等の特長があり、光通信システム以外にも光情
報処理装置、光計測機器等への応用も期待されている。
特に、ニオブ酸リチウム(lithium niobate :LiNb
O3 )結晶を基板に用いたものは、強誘電体材料の特長
である、光吸収が小さく低損失である、大きな電気光学
効果を有している、比較的加工し易い、等の理由から注
目されている。その中で、チタンを熱拡散して光導波路
(Ti:LiNbO3 )とし、電極を設けて構成した機
能デバイスは、動作が高速であり、光ファイバとの整合
性が良く、低損失なシステムが構築できる等の特長から
研究が盛んで発表例も多い。
10Gbit/Sを超える超高速光伝送におけるLDの
チャーピング特性の観点から、光通信の高速化に適応で
きる光外部変調器の開発が求められている。また、特に
Ti拡散LiNbO3導波路の光変調器構成への適用に
際しては、電極構造を進行波型とすることにより10G
bit/s以上の帯域でも動作可能であることが示さ
れ、超高速光通信システム実現へのキーデバイスと考え
られている。
である分岐干渉(マッハツェンダ)型の光変調器の斜視
図である。光学軸に垂直に切り出して整形した(Zカッ
ト)LiNbO3 結晶基板21の表面にTiを選択拡散
してY分岐導波路を二つ組み合わせた導波光の分配・合
波が行える光導波路22が形成されている。更に、分岐
された二つの光導波路22a,22b上には図示を省略
するバッファ層を介して制御電極24が設けられてい
る。この制御電極24には、真鍮ブロック30で構成さ
れる同軸構造部を通して外部電圧Vsの供給線31と5
0Ω終端32が接続される。
路22に入射された光波Linは、先ず入射側のY分岐で
二等分され、例えば導波路22aを伝搬する光波に外部
電圧VsによってΔφの位相変化が与えられる。そこ
で、導波路22bを伝搬してきた参照光波(−Δφの位
相変化)と出射側のY分岐で合波、干渉させると、二つ
の光波の位相差2Δφに対応して強度変調された出射光
Lout が得られる。一般に変調器の広帯域化を図るため
には、進行波型電極構造にし、更に電極を厚膜化する。
このときの変調帯域は、導波光とマイクロ波との位相整
合の割合で決まり、同時にマイクロストリップ電極と信
号系とのインピーダンス整合も重要である。
も、バランスブリッジ型(balanced bridge)変調器と呼
ばれるものがあり、これは分岐干渉型で分配・合波に用
いられたY分岐導波路を完全結合長が半分の方向性結合
器(3dBカプラ)を用いて、導波光の振幅と位相のバ
ランスをとって光強度変調を行うものである。いずれの
構成も、位相変調光どうしを合波・干渉させるタイプ
(位相制御型)であり、変調器の代表的な構成である。
において、基板としてのLiNbO3 は強誘電体である
ために帯電され易く、特に電極に印加される電圧や、高
温状態とされたときに帯電され易く、この帯電によって
外部環境温度変化に対する特性劣化が生じるおそれがあ
る。そのため、この帯電を防止するための帯電防止膜を
形成することが行われており、例えば、図4(a)の構
成では、LiNbO3基板21に光導波路22及びバッ
ファ層23を形成し、その上に広帯域化のための厚膜の
制御電極24を形成した後、その上から全面に帯電防止
膜27を被着する構造が採用されている。或いは、図4
(b)のように、バッファ層23上に先に帯電防止膜2
7を形成し、この上に厚膜の制御電極24を形成する構
造が採用されている。なお、いずれの場合でも、制御電
極24は、最初に薄膜の第1電極25を形成しておき、
この第1電極25を利用したメッキ法により厚膜の第2
電極26を一体的に形成する方法がとられている。
(a)に示したように、厚膜の制御電極24を含む全面
に帯電防止膜27を形成する構造では、制御電極24を
構成するメッキ膜厚が数〜数十μm程度の厚さを有する
ため、そのカバレッジ性によって制御電極間に均一な厚
さに帯電防止膜を形成することが難しく、特に側面での
膜厚が少なくなり、方向性結合型や分岐干渉型等複数の
電極が近接して設置される構造であるときに帯電防止膜
の効果が十分に活かされないという問題がある。また、
図4(b)に示したように、帯電防止膜27上に制御電
極24を形成する構造では、製造に際しては、帯電防止
膜27を先に形成し、かつその上に第1電極25の膜を
形成し、その上でこの第1電極の膜をドライエッチング
して第1電極25を選択的に形成しているが、このドラ
イエッチングによって帯電防止膜27がダメージを受
け、このダメージによって帯電防止膜27に必要な抵抗
値を得ることができなくなり、帯電防止効果が劣化され
るという問題がある。本発明の目的は、帯電防止効果に
優れた光導波路素子及びその製造方法を提供することに
ある。
は、光導波路上に形成した制御電極の間のバッファ層の
表面上にのみ帯電防止膜を有する構成とする。例えば、
LiNbO3 結晶基板にTiを熱拡散して光導波路を形
成し、かつその上にSiO2 のバッファ層を形成し、こ
のバッファ層上に設けた制御電極間にシリコンで帯電防
止膜を形成する。また、本発明の光導波素子の製造方法
は、電気光学効果を有する強誘電体結晶基板の表面に光
導波路を形成する工程と、この強誘電体結晶基板の表面
上にバッファ層を形成する工程と、このバッファ層の表
面上の所要領域に薄い第1電極を形成する工程と、この
第1電極上の全面に帯電防止膜を被着する工程と、前記
第1電極間の前記帯電防止膜上にレジストを選択的に形
成し、このレジストをマスクにして前記帯電防止膜を選
択的に除去する工程と、前記レジストを用いて露呈され
た第1電極上に厚い第2電極を選択的に形成する工程を
含んでいる。
る。図1は本発明の一実施例の断面図である。電気光学
効果を有する強誘電体基板であるLiNbO3 結晶基板
11の表面部に拡散されたTiにより所要パターンの光
導波路12が形成され、更に前記LiNbO3 結晶基板
11の表面上にはSiO2 等の光学的バッファ層13が
形成される。そして、このバッファ層13の表面上に
は、選択的に厚膜の制御電極14が形成される。この制
御電極はCr−Auで構成される2000Å程度の薄膜
の第1電極15と、この第1電極15を利用してメッキ
法により形成したAuで構成される1μm以上の厚膜の
第2電極16とで構成される。更に、この制御電極14
の間の前記バッファ層13の表面上には多結晶シリコン
或いは導電性材料を混合させた樹脂等のように比較的に
高い抵抗値を有する導電性材料からなる帯電防止膜17
が1000Å程度の厚さで選択的に形成されている。
造工程順に示す断面図である。先ず、図2(a)のよう
に、LiNbO3 結晶基板11の表面部に選択的にTi
を熱拡散して所要パターンの光導波路12を形成し、更
にその上にSiO2 を成長させてバッファ層13を形成
する。次いで、その上にCr−Au薄膜15’を全面に
形成し、かつ選択形成したフォトレジストパターン18
をマスクにしてCr−Au薄膜15’を選択的にエッチ
ングし、図2(b)のように第1電極15を形成する。
なお、このCr−Au薄膜15’のエッチングについて
は、後工程におけるメッキ法を考慮したときには、ドラ
イプロセスによる工法が望ましい。
レジストパターン18を除去した上で、全面に多結晶シ
リコン17’を堆積させて帯電防止膜を所要厚さ(10
00Å程度)に形成し、更にこの帯電防止膜17’の上
に、図2(a)の工程で用いたフォトマスクを再度利用
してフォトレジストパターン19を形成する。そして、
このフォトレジストパターン19をマスクにして帯電防
止膜17’を選択エッチングし、図2(d)のように、
前記第1電極の間にのみ選択的に帯電防止膜17を形成
する。しかる上で、前記フォトレジストパターン19を
そのままマスクに利用して前記第1電極15を利用した
メッキ法により第1電極15の表面上に必要な厚さにま
でメッキ膜を成長させ、図2(e)のように、第2電極
16を形成する。この第2電極16は前記第1電極15
と一体化されて制御電極14として構成される。なお、
第2電極16を形成した後に、前記フォトレジストパタ
ーン19を除去し、図1の光導波路が完成される。
膜17は、その製造工程の途中において薄膜の第1電極
15上に成膜することになるため、カバレッジ性によっ
て膜厚が不均一となることはない。また、帯電防止膜1
7を形成する前に第1電極15をドライエッチングして
いるため、帯電防止膜17に対してドライエッチングに
よるダメージが生じることがない。これにより、帯電防
止膜17の抵抗値を変化させることなく、また制御電極
14間に効果的に帯電防止膜17を形成することがで
き、外部環境温度変化に対する特性劣化を防止すること
が可能となる。なお、前記実施例は本発明を図3に示し
たような光変調器に適用した例であるが、光スイッチと
して構成される光導波路素子においても同様に適用する
ことができる。また、帯電防止膜の材質や膜厚は必要に
応じて適宜なものに設定できることは言うまでもない。
上にバッファ層を介して形成した制御電極間のバッファ
層の表面上にのみ帯電防止膜を有しているので、均一な
厚さで、しかも所望の抵抗値の帯電防止膜が形成でき、
光導波路素子における帯電を防止し、温度変化に伴う特
性劣化等を防止して光導波路素子の安定動作が実現でき
る効果がある。特に、強誘電体結晶基板の表面に光導波
路及びバッファ層を形成した後、薄い第1電極をエッチ
ング形成し、かつその上で帯電防止膜を被着し、その後
にこの帯電防止膜を第1電極間に残すように処理を行
い、しかる上で第1電極上に厚い第2電極を形成する工
程とすることで、薄膜の第1電極上に、しかも第1電極
のエッチング後に帯電防止膜を形成しているので、均一
でかつエッチングダメージのない帯電防止膜が形成でき
る。
実施例の要部の断面図である。
断面図である。
視図である。
示す図であり、(a)は制御電極上に形成した例、
(b)は制御電極下に形成した例である。
Claims (3)
- 【請求項1】 電気光学効果を有する強誘電体結晶基板
の表面に光導波路を有し、この光導波路上にバッファ層
を介して制御電極を選択的に形成してなる光導波路素子
において、前記制御電極間のバッファ層の表面上にのみ
帯電防止膜を有することを特徴とする光導波路素子。 - 【請求項2】 LiNbO3 結晶基板にTiを熱拡散し
て光導波路を形成し、かつ制御電極間にシリコンで帯電
防止膜を形成してなる請求項1の光導波路素子。 - 【請求項3】 電気光学効果を有する強誘電体結晶基板
の表面に光導波路を形成する工程と、前記強誘電体結晶
基板の表面上にバッファ層を形成する工程と、前記バッ
ファ層の表面上の所要領域に薄い第1電極を形成する工
程と、この第1電極上の全面に帯電防止膜を被着する工
程と、前記第1電極間の前記帯電防止膜上にレジストを
選択的に形成し、このレジストをマスクにして前記帯電
防止膜を選択的に除去する工程と、前記レジストを用い
て露呈された第1電極上に厚い第2電極を選択的に形成
する工程を含むことを特徴とする光導波路素子の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5149839A JPH0816746B2 (ja) | 1993-05-31 | 1993-05-31 | 光導波路素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5149839A JPH0816746B2 (ja) | 1993-05-31 | 1993-05-31 | 光導波路素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06337447A JPH06337447A (ja) | 1994-12-06 |
JPH0816746B2 true JPH0816746B2 (ja) | 1996-02-21 |
Family
ID=15483788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5149839A Expired - Fee Related JPH0816746B2 (ja) | 1993-05-31 | 1993-05-31 | 光導波路素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0816746B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11947147B2 (en) | 2021-03-30 | 2024-04-02 | Tdk Corporation | Optical device with microcrack resistance from surface roughness thereby reducing loss of light |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7373047B2 (en) * | 2002-11-21 | 2008-05-13 | Optimer Photonics, Inc. | Embedded electrode integrated optical devices and methods of fabrication |
JP2013037243A (ja) * | 2011-08-09 | 2013-02-21 | Fujitsu Optical Components Ltd | 光変調器 |
CN113467110A (zh) * | 2020-03-31 | 2021-10-01 | Tdk株式会社 | 电光器件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6273207A (ja) * | 1985-09-27 | 1987-04-03 | Fujitsu Ltd | 導波路光デイバイス |
-
1993
- 1993-05-31 JP JP5149839A patent/JPH0816746B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6273207A (ja) * | 1985-09-27 | 1987-04-03 | Fujitsu Ltd | 導波路光デイバイス |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11947147B2 (en) | 2021-03-30 | 2024-04-02 | Tdk Corporation | Optical device with microcrack resistance from surface roughness thereby reducing loss of light |
Also Published As
Publication number | Publication date |
---|---|
JPH06337447A (ja) | 1994-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2603437B2 (ja) | 周期的ドメイン反転電気・光変調器 | |
US5416859A (en) | Broadband, low drive voltage, electrooptic, intergrated optical modulator | |
US7426326B2 (en) | Low loss bridge electrode with rounded corners for electro-optic modulators | |
US6721085B2 (en) | Optical modulator and design method therefor | |
US7133578B2 (en) | Optical modulator with an impedance matching region | |
US6700691B2 (en) | Electro-optic modulator having high bandwidth and low drive voltage | |
WO2010082673A1 (ja) | 分岐型光導波路、光導波路基板および光変調器 | |
JP2928129B2 (ja) | 光変調器及びその製造方法 | |
JP2873203B2 (ja) | 導波路型光デバイス | |
JPH09304745A (ja) | 導波型光デバイス | |
US7088874B2 (en) | Electro-optic devices, including modulators and switches | |
Betts | LiNbO3 external modulators and their use in high performance analog links | |
JPH0816746B2 (ja) | 光導波路素子及びその製造方法 | |
JP3049245B2 (ja) | 導波路型光変調器 | |
JPH04172316A (ja) | 導波型光制御デバイス | |
US7289686B2 (en) | Optical modulator | |
JP2001255501A (ja) | 光導波路素子 | |
US7013053B2 (en) | Polarization independent electro-optical device for modulation of light | |
JP2001004967A (ja) | 光導波路素子 | |
WO2004086126A1 (ja) | 導波路型光変調器 | |
JP3164124B2 (ja) | 光スイッチ | |
EP1333312A1 (en) | Optical waveguide structure | |
JP3303820B2 (ja) | 導波路型光デバイス製造方法 | |
Chen et al. | Simulation and Design of LiNbO 3 Modulators with Switched Segmented Electrode Structure for High Bandwidth and Low Half-Wave Voltage | |
JP2720654B2 (ja) | 光制御デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |