JPH08162594A - 複合リードフレーム及び半導体パッケージ - Google Patents
複合リードフレーム及び半導体パッケージInfo
- Publication number
- JPH08162594A JPH08162594A JP6299644A JP29964494A JPH08162594A JP H08162594 A JPH08162594 A JP H08162594A JP 6299644 A JP6299644 A JP 6299644A JP 29964494 A JP29964494 A JP 29964494A JP H08162594 A JPH08162594 A JP H08162594A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- substrate
- thickness
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】リードフレームに基板を接合した複合リードフ
レームのリード強度を保持しつつ、モールド時の上下の
モールド樹脂の厚さを均一にして薄型化を図る。 【構成】複合リードフレームは、半導体チップが搭載さ
れる基板３をリードフレーム１のインナリード４に接合
することにより構成される。リードフレーム１のインナ
リード４の接合部分４ａはハーフエッチングしてアウタ
リード５の厚さより薄くする。この薄くした接合部分４
ａはリードフレーム１のアウタリード５の１／２以下の
厚さにするとよい。
レームのリード強度を保持しつつ、モールド時の上下の
モールド樹脂の厚さを均一にして薄型化を図る。 【構成】複合リードフレームは、半導体チップが搭載さ
れる基板３をリードフレーム１のインナリード４に接合
することにより構成される。リードフレーム１のインナ
リード４の接合部分４ａはハーフエッチングしてアウタ
リード５の厚さより薄くする。この薄くした接合部分４
ａはリードフレーム１のアウタリード５の１／２以下の
厚さにするとよい。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを搭載す
る基板をリードフレームに接合した複合リードフレーム
及び半導体パッケージに関するものである。
る基板をリードフレームに接合した複合リードフレーム
及び半導体パッケージに関するものである。
【０００２】
【従来の技術】半導体パッケージに使用される通常のＱ
ＦＰ型リードフレームは、銅条を所定のパターンにプレ
ス加工したり、エッチング加工したりして形成される
が、比較的厚い銅条を使用するため、機械的強度が高い
という特長を有している。しかし、このようなリードフ
レーム単体では、ＬＳＩロジックパッケージなどの高集
積化、高出力化の要求に対して電気特性や放熱特性を十
分満足させることはできない。
ＦＰ型リードフレームは、銅条を所定のパターンにプレ
ス加工したり、エッチング加工したりして形成される
が、比較的厚い銅条を使用するため、機械的強度が高い
という特長を有している。しかし、このようなリードフ
レーム単体では、ＬＳＩロジックパッケージなどの高集
積化、高出力化の要求に対して電気特性や放熱特性を十
分満足させることはできない。
【０００３】そこで、これに対応するため多層リードフ
レーム（ＡＳＩＣパッケージング技術ハンドブック，Ｐ
２１５，１９９２年１２月，サイエンスフォーラム）が
開発されている。また、特開平５−６３１３０号公報に
示されているように、リードフレームを中間層として、
上下に絶縁材層を配して上面に信号層、下面に接地材層
を配する多層構造リードフレームが報告されている。
レーム（ＡＳＩＣパッケージング技術ハンドブック，Ｐ
２１５，１９９２年１２月，サイエンスフォーラム）が
開発されている。また、特開平５−６３１３０号公報に
示されているように、リードフレームを中間層として、
上下に絶縁材層を配して上面に信号層、下面に接地材層
を配する多層構造リードフレームが報告されている。
【０００４】ところが、半導体チップの年々高まる高集
積化に伴い、さらにリードフレームの多ピン化、狭ピッ
チ化が要求されている。しかし、上記した多層リードフ
レームは通常のＱＦＰ型リードフレームをベースとして
いるため、インナリードピッチは０．２mm程度が現在の
ところ限界であり、これ以上の微細多ピン化の要求を満
たすことはできな状況にある。
積化に伴い、さらにリードフレームの多ピン化、狭ピッ
チ化が要求されている。しかし、上記した多層リードフ
レームは通常のＱＦＰ型リードフレームをベースとして
いるため、インナリードピッチは０．２mm程度が現在の
ところ限界であり、これ以上の微細多ピン化の要求を満
たすことはできな状況にある。
【０００５】このため、基板とリードフレームとを連結
する複合リードフレームが開発されるに至った。これ
は、図３に示すように、通常のリードフレーム１と、表
裏面にリードパターン２の形成された基板３とを備え、
基板３のリードパターン２とリードフレーム１のインナ
リード４とを接合したものである。基板３上に形成され
るリードパターン２は銅箔をエッチングして形成される
ため、そのピッチは０．２mmよりも狭くすることができ
るので、微細多ピン化の要求を満たすことができる。
する複合リードフレームが開発されるに至った。これ
は、図３に示すように、通常のリードフレーム１と、表
裏面にリードパターン２の形成された基板３とを備え、
基板３のリードパターン２とリードフレーム１のインナ
リード４とを接合したものである。基板３上に形成され
るリードパターン２は銅箔をエッチングして形成される
ため、そのピッチは０．２mmよりも狭くすることができ
るので、微細多ピン化の要求を満たすことができる。
【０００６】
【発明が解決しようとする課題】ところで、リードフレ
ームを用いて作製される半導体パッケージは軽薄短小が
必須条件であるため、幅、長さはもとより特に厚さ方向
の寸法制限が重視されている。薄型化を実現するために
はモールド樹脂の上下厚さのバランスをとり、パッケー
ジ内で半導体チップの位置を厚さ方向中央にすることが
好ましいとされている。
ームを用いて作製される半導体パッケージは軽薄短小が
必須条件であるため、幅、長さはもとより特に厚さ方向
の寸法制限が重視されている。薄型化を実現するために
はモールド樹脂の上下厚さのバランスをとり、パッケー
ジ内で半導体チップの位置を厚さ方向中央にすることが
好ましいとされている。
【０００７】しかし、上述した複合リードフレームは微
細多ピン化には優れているが、図４に示すように、これ
に半導体チップ６を搭載し、金線７でボンディングし、
さらにモールド樹脂８で封止して半導体パッケージ化す
ると、リードフレーム用の銅条の厚さに加えて基板の厚
さがそのまま加わるため、薄型化を達成することは不可
能である。また、リードフレーム１に基板３を貼り付け
るように接合するため、基板３上に搭載される半導体チ
ップ６がパッケージの下方寄りに位置してしまい、モー
ルド時に上下のモールド樹脂８の厚さを均一にすること
ができない。なお、リードフレーム１の全体の厚さを薄
くすれば、上述した薄型化や樹脂厚の均一化が図れる
が、そうするとリードフレーム１のアウタリード５の強
度が弱くなり、プリント基板等に実装する上で問題とな
る。
細多ピン化には優れているが、図４に示すように、これ
に半導体チップ６を搭載し、金線７でボンディングし、
さらにモールド樹脂８で封止して半導体パッケージ化す
ると、リードフレーム用の銅条の厚さに加えて基板の厚
さがそのまま加わるため、薄型化を達成することは不可
能である。また、リードフレーム１に基板３を貼り付け
るように接合するため、基板３上に搭載される半導体チ
ップ６がパッケージの下方寄りに位置してしまい、モー
ルド時に上下のモールド樹脂８の厚さを均一にすること
ができない。なお、リードフレーム１の全体の厚さを薄
くすれば、上述した薄型化や樹脂厚の均一化が図れる
が、そうするとリードフレーム１のアウタリード５の強
度が弱くなり、プリント基板等に実装する上で問題とな
る。
【０００８】また、薄型化の要求に対応するため、ＴＡ
Ｂテープとリードフレームとを連結した複合リードフレ
ームも開発されているが、リードの強度、電気特性の点
で、従来のＱＦＰタイプのリードフレームよりも劣る。
Ｂテープとリードフレームとを連結した複合リードフレ
ームも開発されているが、リードの強度、電気特性の点
で、従来のＱＦＰタイプのリードフレームよりも劣る。
【０００９】本発明の目的は、基板をリードフレームに
接合した複合リードフレームにおいて、上述した従来技
術の問題点を解消して、リード強度を保持しつつ、上下
のモールド樹脂の厚さが均一で薄型化が図れるリードフ
レーム及び半導体パッケージを提供することにある。
接合した複合リードフレームにおいて、上述した従来技
術の問題点を解消して、リード強度を保持しつつ、上下
のモールド樹脂の厚さが均一で薄型化が図れるリードフ
レーム及び半導体パッケージを提供することにある。
【００１０】
【課題を解決するための手段】本発明の複合リードフレ
ームは、表面にリードパターンが形成され半導体チップ
が搭載される基板を、リードフレームのインナリードに
接合した複合リードフレームにおいて、インナリードの
基板との接合部分をハーフエッチングしてリードフレー
ムのアウタリードの厚さより薄くしたものである。この
接合部分の厚さは、薄型化などの点からアウタリードの
厚さの１／２以下にすることが好ましい。
ームは、表面にリードパターンが形成され半導体チップ
が搭載される基板を、リードフレームのインナリードに
接合した複合リードフレームにおいて、インナリードの
基板との接合部分をハーフエッチングしてリードフレー
ムのアウタリードの厚さより薄くしたものである。この
接合部分の厚さは、薄型化などの点からアウタリードの
厚さの１／２以下にすることが好ましい。
【００１１】また、本発明の半導体パッケージは、この
複合リードフレームを使って構成したものであり、基板
上に半導体チップを搭載し、半導体チップと基板の表面
に形成したリードパターンとをボンディングし、全体を
樹脂封止したものである。
複合リードフレームを使って構成したものであり、基板
上に半導体チップを搭載し、半導体チップと基板の表面
に形成したリードパターンとをボンディングし、全体を
樹脂封止したものである。
【００１２】
【作用】本発明で使用するリードフレーム材には、機械
的強度の高い４２合金（４２％Ｎｉ−残りＦｅ）や銅合
金を使用できる。基板は一層配線でも多層配線でもよ
い。半導体チップと基板のリードパターンとの接続はワ
イヤボンディング等によって行う。基板のリードパター
ンとリードフレームのインナリードとの接合は、例えば
熱圧着によって行う。その場合、接合性を良好にするた
めに、インナリードの接合部にＡｕ、Ａｇ、Ａｌ、Ｓｎ
などのめっきを施すとよい。
的強度の高い４２合金（４２％Ｎｉ−残りＦｅ）や銅合
金を使用できる。基板は一層配線でも多層配線でもよ
い。半導体チップと基板のリードパターンとの接続はワ
イヤボンディング等によって行う。基板のリードパター
ンとリードフレームのインナリードとの接合は、例えば
熱圧着によって行う。その場合、接合性を良好にするた
めに、インナリードの接合部にＡｕ、Ａｇ、Ａｌ、Ｓｎ
などのめっきを施すとよい。
【００１３】また、リードフレームにおけるインナリー
ドの接合部分はエッチングを施すので薄く仕上げること
ができる。この接合部分はエッチングにより粗さが大き
くなるので、基板との接合強度が大幅に向上する。さら
に、ハーフエッチングされる接合部分の厚さをリードフ
レームのアウタリードの厚さより薄くすると、基板の上
下位置をシフトでき半導体チップをパッケージの中央寄
りにもってくることができる。樹脂は一般的にはエポキ
シ樹脂が用いられる。
ドの接合部分はエッチングを施すので薄く仕上げること
ができる。この接合部分はエッチングにより粗さが大き
くなるので、基板との接合強度が大幅に向上する。さら
に、ハーフエッチングされる接合部分の厚さをリードフ
レームのアウタリードの厚さより薄くすると、基板の上
下位置をシフトでき半導体チップをパッケージの中央寄
りにもってくることができる。樹脂は一般的にはエポキ
シ樹脂が用いられる。
【００１４】
【実施例】以下、本発明の実施例を説明する。図１は本
実施例による複合リードフレームの断面図である。
実施例による複合リードフレームの断面図である。
【００１５】複合リードフレーム１０は、基板３をリー
ドフレーム１に接合して構成される。基板３は、例えば
ガラスエポキシ樹脂などで構成される。その中央に半導
体チップが搭載される半導体チップ搭載部１１を有し、
表裏面にリードパターン２が形成されている。リードパ
ターン２は銅箔をエッチングすることにより形成され、
表裏面のリードパターン２はスルーホール９によって接
続される。基板３上のリードパターン２はエッチングに
より形成されるので、リードの微細多ピン化の要求を満
たすことができる。
ドフレーム１に接合して構成される。基板３は、例えば
ガラスエポキシ樹脂などで構成される。その中央に半導
体チップが搭載される半導体チップ搭載部１１を有し、
表裏面にリードパターン２が形成されている。リードパ
ターン２は銅箔をエッチングすることにより形成され、
表裏面のリードパターン２はスルーホール９によって接
続される。基板３上のリードパターン２はエッチングに
より形成されるので、リードの微細多ピン化の要求を満
たすことができる。
【００１６】一方、リードフレーム１は、例えば４２合
金で形成される。その形状は中央に基板３を取り付ける
ためのホールが形成されたＱＦＰタイプをしており、基
板３と接合されるインナリード４と、プリント基板など
に接続されるアウタリード５とを有する。基板３と接合
されるインナリード４の接続部分４ａは、押圧ではな
く、ハーフエッチングによるリードフレーム１のアウタ
リード５の厚さより薄くしてある。その厚さはアウタリ
ード５の１／２以下の厚さとする。
金で形成される。その形状は中央に基板３を取り付ける
ためのホールが形成されたＱＦＰタイプをしており、基
板３と接合されるインナリード４と、プリント基板など
に接続されるアウタリード５とを有する。基板３と接合
されるインナリード４の接続部分４ａは、押圧ではな
く、ハーフエッチングによるリードフレーム１のアウタ
リード５の厚さより薄くしてある。その厚さはアウタリ
ード５の１／２以下の厚さとする。
【００１７】基板３とリードフレーム１との接合は、基
板３上に形成されたリードパターン２をリードフレーム
１のインナリード４のハーフエッチングで薄くなった接
合部分４ａに接合することにより行われる。この接合
は、例えば熱圧着によって行われる。予めインナリード
４の接合部分４ａにＡｇめっきを施しておき、銅箔で形
成されたリードパターン２と接合する。インナリード４
の接続部分４ａがハーフエッチングされて薄くなってい
るので、基板３とリードフレーム１とは面一に近付き、
基板３とリードフレーム１とを接合した総合厚さは、ハ
ーフエッチングしない場合に比して格段に薄くなる。
板３上に形成されたリードパターン２をリードフレーム
１のインナリード４のハーフエッチングで薄くなった接
合部分４ａに接合することにより行われる。この接合
は、例えば熱圧着によって行われる。予めインナリード
４の接合部分４ａにＡｇめっきを施しておき、銅箔で形
成されたリードパターン２と接合する。インナリード４
の接続部分４ａがハーフエッチングされて薄くなってい
るので、基板３とリードフレーム１とは面一に近付き、
基板３とリードフレーム１とを接合した総合厚さは、ハ
ーフエッチングしない場合に比して格段に薄くなる。
【００１８】インナリード４の接合部分４ａのハーフエ
ッチングは、リードフレームをエッチング加工により成
形する場合には、その加工工程をそのまま利用すること
ができる。また、リードフレームをプレス加工により成
形するときは、加工後にエッチング加工工程を追加すれ
ばよい。
ッチングは、リードフレームをエッチング加工により成
形する場合には、その加工工程をそのまま利用すること
ができる。また、リードフレームをプレス加工により成
形するときは、加工後にエッチング加工工程を追加すれ
ばよい。
【００１９】このようにして形成された複合リードフレ
ーム１０を用いて半導体パッケージを製造するには、図
２に示すように、基板３の中央のチップ搭載部１１に銀
ペーストを介して半導体チップ６をダイボンディングす
る。半導体チップ６の表面に形成したボンディングパッ
ドと、基板３上のリードパターン２とを金線７などでワ
イヤボンディングする。その後、アウタリード５を除い
て全体をモールド樹脂８で封止する。封止後、モールド
樹脂８から出ているアウタリードを曲げ加工して半導体
パッケージを完成する。
ーム１０を用いて半導体パッケージを製造するには、図
２に示すように、基板３の中央のチップ搭載部１１に銀
ペーストを介して半導体チップ６をダイボンディングす
る。半導体チップ６の表面に形成したボンディングパッ
ドと、基板３上のリードパターン２とを金線７などでワ
イヤボンディングする。その後、アウタリード５を除い
て全体をモールド樹脂８で封止する。封止後、モールド
樹脂８から出ているアウタリードを曲げ加工して半導体
パッケージを完成する。
【００２０】このように本実施例の複合リードフレーム
を用いた半導体パッケージは、リードフレーム１の接合
部分４ａをハーフエッチングして薄くしているので、モ
ールド時のモールド樹脂の厚さは、上下を同じにするこ
とができるため、樹脂のクラック防止に優れている。ま
た、モールド樹脂８の上下厚さのバランスがとれ、パッ
ケージ内で半導体チップ６の位置を厚さ方向中央にする
ことができるので、同じ種類のリードフレームを用いた
場合に比してパッケージの薄型化が実現できる。
を用いた半導体パッケージは、リードフレーム１の接合
部分４ａをハーフエッチングして薄くしているので、モ
ールド時のモールド樹脂の厚さは、上下を同じにするこ
とができるため、樹脂のクラック防止に優れている。ま
た、モールド樹脂８の上下厚さのバランスがとれ、パッ
ケージ内で半導体チップ６の位置を厚さ方向中央にする
ことができるので、同じ種類のリードフレームを用いた
場合に比してパッケージの薄型化が実現できる。
【００２１】また、アウタリード５はガールウィング状
に成形する必要があるが、リードフレーム１のインナリ
ード４の接続部分４ａのみを薄くして、アウタリード５
の厚さは銅条の厚さを保持しているので強度的に優れ、
プリント基板への実装時のアウタリード５の強度を確保
できる。さらに、インナリード４の接合部分４ａは、ハ
ーフエッチングで仕上げるため、同じ厚さのリードフレ
ーム材を用いる場合に比較して微細多ピン化することが
できる。また、ハーフエッチング面は粗く仕上がるので
基板３との接合強度が従来の１．５倍程度に向上する。
に成形する必要があるが、リードフレーム１のインナリ
ード４の接続部分４ａのみを薄くして、アウタリード５
の厚さは銅条の厚さを保持しているので強度的に優れ、
プリント基板への実装時のアウタリード５の強度を確保
できる。さらに、インナリード４の接合部分４ａは、ハ
ーフエッチングで仕上げるため、同じ厚さのリードフレ
ーム材を用いる場合に比較して微細多ピン化することが
できる。また、ハーフエッチング面は粗く仕上がるので
基板３との接合強度が従来の１．５倍程度に向上する。
【００２２】実験では、厚さ０．２mmのリードフレーム
を使用し、ハーフエッチングによる接合部の厚さを０．
１mmとした。これに厚さ０．２mmの基板を接合したと
き、従来の複合リードフレーム型パッケージの厚さが
３．０mmであるのに対して、本実施例の複合リードフレ
ーム型パッケージの厚さは２．５mmとなり、薄型化が実
現できることを確認した。
を使用し、ハーフエッチングによる接合部の厚さを０．
１mmとした。これに厚さ０．２mmの基板を接合したと
き、従来の複合リードフレーム型パッケージの厚さが
３．０mmであるのに対して、本実施例の複合リードフレ
ーム型パッケージの厚さは２．５mmとなり、薄型化が実
現できることを確認した。
【００２３】
【発明の効果】本発明によれば、リードフレームの接合
部分をアウタリードの厚さよりも薄くしたので、従来の
ものに比して半導体パッケージを薄型化することができ
る。またアウタリードは厚さを確保できるため機械的強
度を保つことができる。また、インナリードの接合部分
をエッチングするようにしたのでリードの微細化ができ
る。さらに接合部分を薄くしたことにより半導体チップ
位置をパッケージの中央寄りにもってくることができる
ので、モールド樹脂の厚さを均一にすることができる。
特に接続部分の厚さをアウタリードの１／２以下の厚さ
とすると、より一層薄型化、強度の保持、上下厚さの均
一化が図れる。
部分をアウタリードの厚さよりも薄くしたので、従来の
ものに比して半導体パッケージを薄型化することができ
る。またアウタリードは厚さを確保できるため機械的強
度を保つことができる。また、インナリードの接合部分
をエッチングするようにしたのでリードの微細化ができ
る。さらに接合部分を薄くしたことにより半導体チップ
位置をパッケージの中央寄りにもってくることができる
ので、モールド樹脂の厚さを均一にすることができる。
特に接続部分の厚さをアウタリードの１／２以下の厚さ
とすると、より一層薄型化、強度の保持、上下厚さの均
一化が図れる。
【図１】本発明の複合リードフレームの実施例を示す断
面図である。
面図である。
【図２】本発明の複合リードフレームを用いて作製した
半導体パッケージの実施例を示す断面図である。
半導体パッケージの実施例を示す断面図である。
【図３】従来例の複合リードフレームを示す断面図であ
る。
る。
【図４】従来例の複合リードフレームを用いて作製した
半導体パッケージを示す断面図である。
半導体パッケージを示す断面図である。
１ リードフレーム ２ リードパターン ３ 基板 ４ インナリード ４ａ インナリードの接続部分 ５ アウタリード ６ 半導体チップ ７ 金線 ８ モールド樹脂 １０ 複合リードフレーム １１ チップ搭載部
Claims (3)
- 【請求項１】表面にリードパターンが形成され半導体チ
ップが搭載される基板を、リードフレームのインナリー
ドに接合した複合リードフレームにおいて、インナリー
ドの基板との接合部分をハーフエッチングしてリードフ
レームのアウタリードの厚さより薄くしたことを特徴と
する複合リードフレーム。 - 【請求項２】請求項１に記載の複合リードフレームにお
いて、インナリードの接合部分の厚さをリードフレーム
のアウタリードの１／２以下としたことを特徴とする複
合リードフレーム。 - 【請求項３】請求項１または２に記載の複合リードフレ
ームの基板上に半導体チップを搭載し、半導体チップと
基板表面に形成したリードパターンとを接続し、リード
フレームのアウタリードを除く全体を樹脂モールドした
ことを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6299644A JPH08162594A (ja) | 1994-12-02 | 1994-12-02 | 複合リードフレーム及び半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6299644A JPH08162594A (ja) | 1994-12-02 | 1994-12-02 | 複合リードフレーム及び半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162594A true JPH08162594A (ja) | 1996-06-21 |
Family
ID=17875259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6299644A Pending JPH08162594A (ja) | 1994-12-02 | 1994-12-02 | 複合リードフレーム及び半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162594A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153922A (en) * | 1997-08-25 | 2000-11-28 | Hitachi, Ltd. | Semiconductor device |
| KR100393448B1 (ko) * | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR100426494B1 (ko) * | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
-
1994
- 1994-12-02 JP JP6299644A patent/JPH08162594A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153922A (en) * | 1997-08-25 | 2000-11-28 | Hitachi, Ltd. | Semiconductor device |
| US6285074B2 (en) | 1997-08-25 | 2001-09-04 | Hitachi, Ltd. | Semiconductor device |
| US6297545B1 (en) | 1997-08-25 | 2001-10-02 | Hitachi, Ltd. | Semiconductor device |
| SG106065A1 (en) * | 1997-08-25 | 2004-09-30 | Hitachi Ltd | Semiconductor device |
| KR100426494B1 (ko) * | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
| KR100393448B1 (ko) * | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459148B1 (en) | QFN semiconductor package | |
| JP3461720B2 (ja) | 樹脂封止型半導体装置 | |
| US5444301A (en) | Semiconductor package and method for manufacturing the same | |
| JP4195804B2 (ja) | デュアルダイパッケージ | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| US20030006492A1 (en) | Semiconductor device and method of manufacturing the same | |
| US6420783B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP3405202B2 (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| US6661081B2 (en) | Semiconductor device and its manufacturing method | |
| JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
| JP3497775B2 (ja) | 半導体装置 | |
| CN215183913U (zh) | 四方扁平无引线封装结构 | |
| JPH08162594A (ja) | 複合リードフレーム及び半導体パッケージ | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| CN116741736A (zh) | 引线框架 | |
| JPH04322435A (ja) | 半導体装置およびその製造方法 | |
| KR100404683B1 (ko) | 멀티칩 패키지 및 그 제조 방법 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| JPH0472655A (ja) | 複合リードフレームおよび半導体素子 |