JPH081606B2 - シングルチップマイクロコンピュータ - Google Patents
シングルチップマイクロコンピュータInfo
- Publication number
- JPH081606B2 JPH081606B2 JP61095561A JP9556186A JPH081606B2 JP H081606 B2 JPH081606 B2 JP H081606B2 JP 61095561 A JP61095561 A JP 61095561A JP 9556186 A JP9556186 A JP 9556186A JP H081606 B2 JPH081606 B2 JP H081606B2
- Authority
- JP
- Japan
- Prior art keywords
- test mode
- data
- built
- address
- permission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、単一半導体基盤上にテストモード機能及び
コンピュータ機能を集積したシングルチップマイクロコ
ンピュータに関する。
コンピュータ機能を集積したシングルチップマイクロコ
ンピュータに関する。
近年、LSI製造技術の進歩により、シングルチップマ
イクロコンピュータの分野においても高集積化が進み、
単一半導体基盤上に集積される機能もより高度化してい
る。例えば、内蔵メモリの容量の増加、データ処理能力
の向上などである。これに伴ってシングルチップマイク
ロコンピュータの制御の司るソフトウェアもしだいに高
度化し、各社のノウハウを結集したソフトウェアがチッ
プ内に内蔵されるに至っているが、最近ではこれらのソ
フトウェアが盗用される問題が起こっている。例えば、
TVゲームマシンのプログラムコピーや紙幣両替機の制御
ソフトウェアを悪用した疑似紙幣の作成など大きな社会
問題となったものもある。従って、この様なソフトウェ
アの盗用に対して、最近ではソフトウェアのセキュリテ
ィに対する関心と要求が高まってきている。
イクロコンピュータの分野においても高集積化が進み、
単一半導体基盤上に集積される機能もより高度化してい
る。例えば、内蔵メモリの容量の増加、データ処理能力
の向上などである。これに伴ってシングルチップマイク
ロコンピュータの制御の司るソフトウェアもしだいに高
度化し、各社のノウハウを結集したソフトウェアがチッ
プ内に内蔵されるに至っているが、最近ではこれらのソ
フトウェアが盗用される問題が起こっている。例えば、
TVゲームマシンのプログラムコピーや紙幣両替機の制御
ソフトウェアを悪用した疑似紙幣の作成など大きな社会
問題となったものもある。従って、この様なソフトウェ
アの盗用に対して、最近ではソフトウェアのセキュリテ
ィに対する関心と要求が高まってきている。
一般にシングルチップマイクロコンピュータの内蔵プ
ログラムのコピーは、内蔵メモリに格納されたユーザプ
ログラム及びデータを出力ポートから読み出す機能（以
下、この機能をテストモード機能という）を利用して簡
単に行なうことができる。上記機能は本来内蔵メモリに
格納されたプログラム及びデータの確認用に付加された
もので、ほとんどすべてのシングルチップマイクロコン
ピュータにおいて内蔵されている。
ログラムのコピーは、内蔵メモリに格納されたユーザプ
ログラム及びデータを出力ポートから読み出す機能（以
下、この機能をテストモード機能という）を利用して簡
単に行なうことができる。上記機能は本来内蔵メモリに
格納されたプログラム及びデータの確認用に付加された
もので、ほとんどすべてのシングルチップマイクロコン
ピュータにおいて内蔵されている。
第３図に従来のテストモード機能を内蔵したシングル
チップマイクロコンピュータのブロック図を示し、以下
同図に基づき動作を説明する。第３図において、アドレ
スバス１はアドレスデータを転送するバスである。デー
タバス２は中央処理装置（以下、CPUという）の処理デ
ータを転送するバスである。内蔵ROMブロック３はプロ
グラムカウンタ及びユーザプログラムやデータを格納す
るメモリブロックである。一般にROMにはマスク固定さ
れたROM（以下、マスクROMという）とデータの書き込み
が可能な読み出し専用メモリ（以下、PROMという）があ
り、またPROMとしては紫外線でメモリ内のデータを消去
するUVEPROM、及び電気的にデータの書込み消去が行な
えるE2PROMが存在する。命令レジスタ４は内蔵ROMブロ
ック３から読み出した命令コードを格納するレジスタで
ある。CPU制御部５は命令レジスタ４に格納された命令
コードで指定されたプログラム動作を制御するブロック
である。アキュムレータ６はデータ処理の中心となるレ
ジスタである。テンポラリレジスタ７は算術論理演算ユ
ニット８への入力データを一時保持するためのレジスタ
である。算術論理演算ユニット８は、アキュムレータ
６、テンポラリレジスタ７に格納されたデータに対し指
定された算術論理演算を行ない、結果をデータバス２へ
出力する。RAM9は汎用レジスタ及び様々な処理データ格
納用として用いられる読出し及び書込みが可能なメモリ
で、アドレスバス１でアドレス指定される格納データを
データバス２へ出力するか、データバス２上のデータを
アドレスバス１で指定される内部RAM9のアドレス位置に
格納する。ポート10はデータバス２上のデータを外部へ
出力する機能を有する出力ポートである。
チップマイクロコンピュータのブロック図を示し、以下
同図に基づき動作を説明する。第３図において、アドレ
スバス１はアドレスデータを転送するバスである。デー
タバス２は中央処理装置（以下、CPUという）の処理デ
ータを転送するバスである。内蔵ROMブロック３はプロ
グラムカウンタ及びユーザプログラムやデータを格納す
るメモリブロックである。一般にROMにはマスク固定さ
れたROM（以下、マスクROMという）とデータの書き込み
が可能な読み出し専用メモリ（以下、PROMという）があ
り、またPROMとしては紫外線でメモリ内のデータを消去
するUVEPROM、及び電気的にデータの書込み消去が行な
えるE2PROMが存在する。命令レジスタ４は内蔵ROMブロ
ック３から読み出した命令コードを格納するレジスタで
ある。CPU制御部５は命令レジスタ４に格納された命令
コードで指定されたプログラム動作を制御するブロック
である。アキュムレータ６はデータ処理の中心となるレ
ジスタである。テンポラリレジスタ７は算術論理演算ユ
ニット８への入力データを一時保持するためのレジスタ
である。算術論理演算ユニット８は、アキュムレータ
６、テンポラリレジスタ７に格納されたデータに対し指
定された算術論理演算を行ない、結果をデータバス２へ
出力する。RAM9は汎用レジスタ及び様々な処理データ格
納用として用いられる読出し及び書込みが可能なメモリ
で、アドレスバス１でアドレス指定される格納データを
データバス２へ出力するか、データバス２上のデータを
アドレスバス１で指定される内部RAM9のアドレス位置に
格納する。ポート10はデータバス２上のデータを外部へ
出力する機能を有する出力ポートである。
次に動作説明を行なう。従来のテストモード機能内蔵
シングルチップマイクロコンピュータにおいては、内蔵
ROMブロック３内のプログラムカウンタで指定されるア
ドレスの命令コードを内蔵ROMブロック３から読み出
し、データバス２を介して命令レジスタ４に格納する。
命令レジスタ４に格納された命令コードはCPU制御部５
へ入力され、PLA（プログラマブルロジックアレイ）な
どのハードウェアによってデコードされて、命令機能が
実行される。例えばアキュムレータ６と汎用レジスタ間
の二項演算の場合、汎用レジスタの内容をRAM9から読み
出し、テンポラリレジスタ７に格納する。次に算術論理
演算ユニット８を動作させ、演算結果をデータバス２を
介して、デスティネーションがアキュムレータ８の場合
はそこに書き込み、汎用レジスタの場合はRAM9内の汎用
レジスタに書き込む。上記動作は全てCPU制御部５内のP
LAなどのハードウェアにより、デコードされた制御信号
により行なわれる。
シングルチップマイクロコンピュータにおいては、内蔵
ROMブロック３内のプログラムカウンタで指定されるア
ドレスの命令コードを内蔵ROMブロック３から読み出
し、データバス２を介して命令レジスタ４に格納する。
命令レジスタ４に格納された命令コードはCPU制御部５
へ入力され、PLA（プログラマブルロジックアレイ）な
どのハードウェアによってデコードされて、命令機能が
実行される。例えばアキュムレータ６と汎用レジスタ間
の二項演算の場合、汎用レジスタの内容をRAM9から読み
出し、テンポラリレジスタ７に格納する。次に算術論理
演算ユニット８を動作させ、演算結果をデータバス２を
介して、デスティネーションがアキュムレータ８の場合
はそこに書き込み、汎用レジスタの場合はRAM9内の汎用
レジスタに書き込む。上記動作は全てCPU制御部５内のP
LAなどのハードウェアにより、デコードされた制御信号
により行なわれる。
次に第４図を用いて、従来のテストモード機能に関し
てその動作説明を行なう。第４図は第３図における内蔵
ROMブロック３の詳細構成を示したものである。第４図
においてプログラムカウンタ31は、内蔵ROM（PROMまた
はマスクROM）32に格納された命令コードの格納アドレ
スを指すアドレスポインタである。内蔵ROM32はユーザ
プログラム及びデータの格納に用いる読出し専用メモリ
であり、メモリ内の命令コード及びデータはデータバス
２に出力される。なおデータを読み出す場合は、プログ
ラムカウンタ３は経由せずにバス37上のアドレス値によ
って、直接アドレス指定して読み出す。テストモード制
御部33はテストモード要求線36に信号が出力されると動
作するブロックで、テストモード機能の動作制御を司
る。プログラムカウンタリセット線34はテストモード機
能実行時にプログラムカウンタ31をリセットするための
信号線で、テストモード制御部33より信号がプログラム
カウンタ31に対し出力される。プログラムカウンタイン
クリメント線35はテストモード機能実行時にプログラム
カウンタ31をインクリメントするための制御線で、テス
トモード制御部33より信号がプログラムカウンタ31に対
し出力される。
てその動作説明を行なう。第４図は第３図における内蔵
ROMブロック３の詳細構成を示したものである。第４図
においてプログラムカウンタ31は、内蔵ROM（PROMまた
はマスクROM）32に格納された命令コードの格納アドレ
スを指すアドレスポインタである。内蔵ROM32はユーザ
プログラム及びデータの格納に用いる読出し専用メモリ
であり、メモリ内の命令コード及びデータはデータバス
２に出力される。なおデータを読み出す場合は、プログ
ラムカウンタ３は経由せずにバス37上のアドレス値によ
って、直接アドレス指定して読み出す。テストモード制
御部33はテストモード要求線36に信号が出力されると動
作するブロックで、テストモード機能の動作制御を司
る。プログラムカウンタリセット線34はテストモード機
能実行時にプログラムカウンタ31をリセットするための
信号線で、テストモード制御部33より信号がプログラム
カウンタ31に対し出力される。プログラムカウンタイン
クリメント線35はテストモード機能実行時にプログラム
カウンタ31をインクリメントするための制御線で、テス
トモード制御部33より信号がプログラムカウンタ31に対
し出力される。
従来のシングルチップマイクロコンピュータの特定外
部端子に高電圧を印加すると、テストモード要求線36に
信号が出力され、テストモード制御部33に入力される。
テストモード制御部33は、信号線入力後、直ちにプログ
ラムカウンタリセット線34に信号を出力し、プログラム
カウンタ31の内部をＱにクリアする。そしてプログラム
カウンタ31によって指定されたアドレスの命令コードま
たはデータを内蔵ROM32より読み出し、データバス２上
に出力し、さらにデータバス２上のデータをポート10を
経由して外部に出力する。その後、テストモード制御部
33はプログラムカウンタインクリメント線35に信号を出
力し、プログラムカウンタ31をインクリメントして、プ
ログラムカウンタ31で指定される内蔵ROM32内の命令コ
ードまたはデータをポート10により外部へ出力する。そ
して以下は同様にプログラムカウンタインクリメント線
35に信号を出力し、プログラムカウンタ31を順次インク
リメントしていき、内蔵メモリ32内のデータを順次デー
タバス２及びポート10を経由して外部へ出力する。この
ようにして、テストモード制御部33は、ユーザプログラ
ムおよびデータの格納された内蔵ROM32の内容を順次デ
ータバス２に送り出し、ポート10を経由して外部に出力
する。
部端子に高電圧を印加すると、テストモード要求線36に
信号が出力され、テストモード制御部33に入力される。
テストモード制御部33は、信号線入力後、直ちにプログ
ラムカウンタリセット線34に信号を出力し、プログラム
カウンタ31の内部をＱにクリアする。そしてプログラム
カウンタ31によって指定されたアドレスの命令コードま
たはデータを内蔵ROM32より読み出し、データバス２上
に出力し、さらにデータバス２上のデータをポート10を
経由して外部に出力する。その後、テストモード制御部
33はプログラムカウンタインクリメント線35に信号を出
力し、プログラムカウンタ31をインクリメントして、プ
ログラムカウンタ31で指定される内蔵ROM32内の命令コ
ードまたはデータをポート10により外部へ出力する。そ
して以下は同様にプログラムカウンタインクリメント線
35に信号を出力し、プログラムカウンタ31を順次インク
リメントしていき、内蔵メモリ32内のデータを順次デー
タバス２及びポート10を経由して外部へ出力する。この
ようにして、テストモード制御部33は、ユーザプログラ
ムおよびデータの格納された内蔵ROM32の内容を順次デ
ータバス２に送り出し、ポート10を経由して外部に出力
する。
上記手段を用いてユーザはチップの特定外部端子に高
電圧を印加し、前記テストモード機能を実行することに
より、内蔵ROM32内のプログラムおよびデータをポート1
0を経由して外部に読み出してチェックすることができ
る。
電圧を印加し、前記テストモード機能を実行することに
より、内蔵ROM32内のプログラムおよびデータをポート1
0を経由して外部に読み出してチェックすることができ
る。
上述したテストモード機能を内蔵したシングルチップ
マイクロコンピュータにおいては、テストモード機能を
用いることにより、内蔵されたユーザプログラム及びデ
ータを容易に外部に読み出すことができるので、機密性
の高いプログラム及びデータが内蔵されている場合でも
悪意の第３者が外部から簡単に読み出すことができ、内
蔵ソフトウェアに対する保護が全くなされていないとい
う欠点があった。
マイクロコンピュータにおいては、テストモード機能を
用いることにより、内蔵されたユーザプログラム及びデ
ータを容易に外部に読み出すことができるので、機密性
の高いプログラム及びデータが内蔵されている場合でも
悪意の第３者が外部から簡単に読み出すことができ、内
蔵ソフトウェアに対する保護が全くなされていないとい
う欠点があった。
本発明によるシングルチップマイクロコンピュータ
は、単一半導体基盤上に、ユーザソフトウェア格納用の
メモリと、命令機能を実行するためのマイクロプログラ
ムを格納するマイクロプログラムメモリと、前記マイク
ロプログラムメモリに格納された処理ルーチンの開始ア
ドレスを設定するアドレス設定回路とを備えており、ま
た、テストモード機能の実行許可／不許可を指定する指
定情報をストアする指定手段を設けるとともに前記マイ
クロプログラムメモリにテストモード処理ルーチンを設
けており、かつ前記アドレス設定回路はテストモードが
指定されたときに前記テストモード処理ルーチンの開始
アドレスを設定するように構成され、前記テストモード
処理ルーチンの実行により、前記指定手段にストアされ
ている前記指定情報を検出し、当該指定情報が実行許可
を指定しているときは前記テストモード処理ルーチンに
従ったテストを行ない、前記指定情報が実行不許可を指
定しているときはテストの実行を禁止することを特徴と
している。
は、単一半導体基盤上に、ユーザソフトウェア格納用の
メモリと、命令機能を実行するためのマイクロプログラ
ムを格納するマイクロプログラムメモリと、前記マイク
ロプログラムメモリに格納された処理ルーチンの開始ア
ドレスを設定するアドレス設定回路とを備えており、ま
た、テストモード機能の実行許可／不許可を指定する指
定情報をストアする指定手段を設けるとともに前記マイ
クロプログラムメモリにテストモード処理ルーチンを設
けており、かつ前記アドレス設定回路はテストモードが
指定されたときに前記テストモード処理ルーチンの開始
アドレスを設定するように構成され、前記テストモード
処理ルーチンの実行により、前記指定手段にストアされ
ている前記指定情報を検出し、当該指定情報が実行許可
を指定しているときは前記テストモード処理ルーチンに
従ったテストを行ない、前記指定情報が実行不許可を指
定しているときはテストの実行を禁止することを特徴と
している。
次に本発明に係わるシングルチップマイクロコンピュ
ータの一実施例を第１図，第２図を用いて説明する。
ータの一実施例を第１図，第２図を用いて説明する。
第１図は本発明に係わるシングルチップマイクロコン
ピュータの第１の実施例の構成を示したものである。ま
ず、構成要素の説明を行なう。第１図において、マスク
ROMブロック103とCPU制御部105は従来例の第３図におけ
る内蔵ROMブロック３及びCPU制御部５に各々対応してい
る。また第３図におけるアキュムレータ6,テンポラリレ
ジスタ7,算術論理演算ユニット８をまとめて第１図では
実行部101として示してある。本発明に係わるシングル
チップマイクロコンピュータにおいてマスクROMブロッ
ク103とCPU制御部105以外の構成要素は第３図に示す従
来例と相異がないので、以下マスクROMブロック103とCP
U制御部105の構成のみ説明する。
ピュータの第１の実施例の構成を示したものである。ま
ず、構成要素の説明を行なう。第１図において、マスク
ROMブロック103とCPU制御部105は従来例の第３図におけ
る内蔵ROMブロック３及びCPU制御部５に各々対応してい
る。また第３図におけるアキュムレータ6,テンポラリレ
ジスタ7,算術論理演算ユニット８をまとめて第１図では
実行部101として示してある。本発明に係わるシングル
チップマイクロコンピュータにおいてマスクROMブロッ
ク103とCPU制御部105以外の構成要素は第３図に示す従
来例と相異がないので、以下マスクROMブロック103とCP
U制御部105の構成のみ説明する。
マスクROMブロック103はプログラムカウンタ103−１
とマスクROM103−２から構成され、プログラムカウンタ
103−１はマスクROM103−２内の命令コード格納アドレ
スを指すアドレスポインタである。マスクROM103−２は
ユーザプログラムもしくはデータ格納に用いる読出し専
用メモリであり、メモリ内の命令コードはデータバス２
を経由して、命令レジスタ４に格納され、各命令に対応
した処理がCPU制御部105により実行される。またデータ
を読み出す場合はバス103−３上のアドレス値により、
直接アドレス指定して、マスクROM103−２内のデータを
データバス２に出力する。CPU制御部105は命令実行の制
御及びテストモード機能動作の制御を行なうブロック
で、マイクロアドレス設定回路105−1,マイクロプログ
ラムカウンタ105−2,マイクロプログラムROM105−3,デ
コーダ105−4,テストモード許可フラグ105−5,テストモ
ード要求線105−６から構成されている。マイクロアド
レス設定回路105−１はテストモード要求信号をテスト
モード要求線105−６を介して受け取ると、テストモー
ド処理ルーチン開始アドレスをマイクロプログラムカウ
ンタ105−２に設定する。マイクロプログラムカウンタ1
05−２は、命令レジスタ４に取り込まれた命令コードに
より、その命令に対応した処理の格納されたマイクロプ
ログラムROM105−３内のマイクロ命令のアドレスを指し
示すもので、インクリメント機能を有している。マイク
ロプログラムROM105−３は各命令に対応した制御情報を
格納した読み出し専用メモリで、デコーダ105−４を介
して各部に制御信号を出力する。またこのマイクロプロ
グラムＲ−105−３内にはテストモード機能の動作及び
テストモード機能実行の許可判定を司るテストモード処
理ルーチンも含んでいる。テストモード許可フラグ105
−５はテストモードの許可，禁止を判別するためのフラ
グで、このフラグへのデータの書込み及び読出しはCPU
の専用命令で行なう。またこのフラグは初期状態におい
てクリアされており、一度セットされると、消去ができ
ない半固定フラグである。
とマスクROM103−２から構成され、プログラムカウンタ
103−１はマスクROM103−２内の命令コード格納アドレ
スを指すアドレスポインタである。マスクROM103−２は
ユーザプログラムもしくはデータ格納に用いる読出し専
用メモリであり、メモリ内の命令コードはデータバス２
を経由して、命令レジスタ４に格納され、各命令に対応
した処理がCPU制御部105により実行される。またデータ
を読み出す場合はバス103−３上のアドレス値により、
直接アドレス指定して、マスクROM103−２内のデータを
データバス２に出力する。CPU制御部105は命令実行の制
御及びテストモード機能動作の制御を行なうブロック
で、マイクロアドレス設定回路105−1,マイクロプログ
ラムカウンタ105−2,マイクロプログラムROM105−3,デ
コーダ105−4,テストモード許可フラグ105−5,テストモ
ード要求線105−６から構成されている。マイクロアド
レス設定回路105−１はテストモード要求信号をテスト
モード要求線105−６を介して受け取ると、テストモー
ド処理ルーチン開始アドレスをマイクロプログラムカウ
ンタ105−２に設定する。マイクロプログラムカウンタ1
05−２は、命令レジスタ４に取り込まれた命令コードに
より、その命令に対応した処理の格納されたマイクロプ
ログラムROM105−３内のマイクロ命令のアドレスを指し
示すもので、インクリメント機能を有している。マイク
ロプログラムROM105−３は各命令に対応した制御情報を
格納した読み出し専用メモリで、デコーダ105−４を介
して各部に制御信号を出力する。またこのマイクロプロ
グラムＲ−105−３内にはテストモード機能の動作及び
テストモード機能実行の許可判定を司るテストモード処
理ルーチンも含んでいる。テストモード許可フラグ105
−５はテストモードの許可，禁止を判別するためのフラ
グで、このフラグへのデータの書込み及び読出しはCPU
の専用命令で行なう。またこのフラグは初期状態におい
てクリアされており、一度セットされると、消去ができ
ない半固定フラグである。
次に前記構成要素を用いて動作説明を行なう。本第１
の実施例におけるシングルチップマイクロコンピュータ
においては、マスクROMブロック103内のプログラムカウ
ンタ103−１で指定されるアドレスのデータをマスクROM
103−２から読み出し、データバス２を介して命令レジ
スタ４に格納する。命令レジスタ４に格納された命令コ
ードはCPU制御部105へ出力され、テストモード要求線10
5−６に信号が出力されない時、マイクロアドレス設定
回路105−１によりそのままマイクロプログラムカウン
タ105−２に格納され、各命令に対応した処理を行なう
マイクロプログラムROM105−３内のエントリアドレスを
与える。そしてマイクロプログラムカウンタ105−２は
自動的にインクリメントされ、各命令実行シーケンスが
格納された、マイクロプログラムROM内のアドレスを順
次指し示す。次にマイクロプログラムROM105−３により
出力された信号はデコータ105−４によりデコードさ
れ、各部へ制御信号を送り、命令機能が実行される。
の実施例におけるシングルチップマイクロコンピュータ
においては、マスクROMブロック103内のプログラムカウ
ンタ103−１で指定されるアドレスのデータをマスクROM
103−２から読み出し、データバス２を介して命令レジ
スタ４に格納する。命令レジスタ４に格納された命令コ
ードはCPU制御部105へ出力され、テストモード要求線10
5−６に信号が出力されない時、マイクロアドレス設定
回路105−１によりそのままマイクロプログラムカウン
タ105−２に格納され、各命令に対応した処理を行なう
マイクロプログラムROM105−３内のエントリアドレスを
与える。そしてマイクロプログラムカウンタ105−２は
自動的にインクリメントされ、各命令実行シーケンスが
格納された、マイクロプログラムROM内のアドレスを順
次指し示す。次にマイクロプログラムROM105−３により
出力された信号はデコータ105−４によりデコードさ
れ、各部へ制御信号を送り、命令機能が実行される。
以上が第１の実施例のシングルチップマイクロコンピ
ュータの命令実行形態であるが、次に第１の実施例にお
けるテストモード機能の実行について説明する。本チッ
プの特定の外部端子に高電圧を印加すると、テストモー
ド要求線105−６に信号が出力され、マイクロアドレス
設定回路105−１に入力される。マイクロアドレス設定
回路105−１はマイクロプログラムカウンタ105−２にマ
イクロプログラムROM105−３内のテストモード処理ルー
チンの先頭アドレスを設定するその後テストモード機能
の許可判定及び実行がマイクロプログラムによって行な
われる。
ュータの命令実行形態であるが、次に第１の実施例にお
けるテストモード機能の実行について説明する。本チッ
プの特定の外部端子に高電圧を印加すると、テストモー
ド要求線105−６に信号が出力され、マイクロアドレス
設定回路105−１に入力される。マイクロアドレス設定
回路105−１はマイクロプログラムカウンタ105−２にマ
イクロプログラムROM105−３内のテストモード処理ルー
チンの先頭アドレスを設定するその後テストモード機能
の許可判定及び実行がマイクロプログラムによって行な
われる。
さてマイクロプログラムROM105−３内のテストモード
処理ルーチンにおいては次に示すシーケンスで処理を行
なう。
処理ルーチンにおいては次に示すシーケンスで処理を行
なう。
：テストモード許可フラグ105−５の値を読み出す。
：においてテストモード許可フラグ105−５がセッ
トされていた場合は、テストモード機能実行が禁止され
たと判断し、このテストモード処理ルーチンはそのまま
無限ループに入り、テストモード機能を実行しない。
トされていた場合は、テストモード機能実行が禁止され
たと判断し、このテストモード処理ルーチンはそのまま
無限ループに入り、テストモード機能を実行しない。
：においてテストモード許可フラグ105−５がセッ
トされていない場合は、テストモード機能実行が許可さ
れたと判断し、マスクROMブロック103内のプログラムカ
ウンタ103−１をリセットする。
トされていない場合は、テストモード機能実行が許可さ
れたと判断し、マスクROMブロック103内のプログラムカ
ウンタ103−１をリセットする。
：プログラムカウンタ103−１によって指定されたア
ドレスに対応したデータをマスクROM103−２内から取り
出し、データバス２に出力する。
ドレスに対応したデータをマスクROM103−２内から取り
出し、データバス２に出力する。
：データバス２上のデータを実行部101に出力し、実
行部101において、パリティビット付加，暗号化など所
定のデータ処理を施し、処理されたデータを再びデータ
バス２上に出力する。
行部101において、パリティビット付加，暗号化など所
定のデータ処理を施し、処理されたデータを再びデータ
バス２上に出力する。
：データバス２上のデータをポート10を経由して、外
部へ出力する。
部へ出力する。
：プログラムカウンタ103−１の値とマスクROM103−
２の最終アドレス値とを比較し、一致した場合はこのテ
ストモード処理ルーチンは無限ループに入る。一致しな
い場合は次のステップへ移行する。
２の最終アドレス値とを比較し、一致した場合はこのテ
ストモード処理ルーチンは無限ループに入る。一致しな
い場合は次のステップへ移行する。
：プログラムカウンタ103−１をインクリメントす
る。
る。
：処理ステップへ移行する。
以上が、マイクロプログラムを用いたテストモード機
能の許可判定及びテストモード機能実行形態である。
能の許可判定及びテストモード機能実行形態である。
なお、上記実施例においてはマイクロプログラムカウ
ンタ105−２によってマイクロプログラムROM105−３の
アドレス指定を行なっているが、マイクロ命令内特定フ
ィールドによりアドレス指定する方法でもよい。
ンタ105−２によってマイクロプログラムROM105−３の
アドレス指定を行なっているが、マイクロ命令内特定フ
ィールドによりアドレス指定する方法でもよい。
従来テストモード機能はシングルチップマイコンの製
造時の動作検査時に用いる目的で製造メーカにより内蔵
されたものであり、上記機能を利用すると簡単に内蔵の
プログラム及びデータを読み出すことができ、ソフトウ
ェアの保護対策が全くなされていなかった。しかるに本
発明の第１の実施例においては、テストモード許可フラ
グ105−５を内蔵し、マイクロプログラムを用いること
により、容易に高度な内蔵ソフトウェア保護を実現して
いる。
造時の動作検査時に用いる目的で製造メーカにより内蔵
されたものであり、上記機能を利用すると簡単に内蔵の
プログラム及びデータを読み出すことができ、ソフトウ
ェアの保護対策が全くなされていなかった。しかるに本
発明の第１の実施例においては、テストモード許可フラ
グ105−５を内蔵し、マイクロプログラムを用いること
により、容易に高度な内蔵ソフトウェア保護を実現して
いる。
テストモード許可フラグ105−５は前記の通り、CPUの
専用命令によってのみ読出し，書込みが可能であるが、
一度セットすると消去が不可能な半固定フラグである。
よってメーカはマスクROM103−２内のソフトウェアの開
発及びテバック中は上記フラグをセットせずテストモー
ド機能によって内蔵ソフトウェアを読み出せるようにし
ておく。そして内蔵ソフトウェアのデバッグが完了後製
品を市場に出荷する時に、テストモード許可フラグ105
−５をセットして以後のテストモード機能実行を禁止す
ることによって、内蔵プログラム及びデータを読み出せ
ないようにする。上記手段により、テストモード機能を
内蔵したまま内蔵ソフトウェアに対する保護が実現でき
る。
専用命令によってのみ読出し，書込みが可能であるが、
一度セットすると消去が不可能な半固定フラグである。
よってメーカはマスクROM103−２内のソフトウェアの開
発及びテバック中は上記フラグをセットせずテストモー
ド機能によって内蔵ソフトウェアを読み出せるようにし
ておく。そして内蔵ソフトウェアのデバッグが完了後製
品を市場に出荷する時に、テストモード許可フラグ105
−５をセットして以後のテストモード機能実行を禁止す
ることによって、内蔵プログラム及びデータを読み出せ
ないようにする。上記手段により、テストモード機能を
内蔵したまま内蔵ソフトウェアに対する保護が実現でき
る。
さらに本第１の実施例においては、上記テストモード
許可フラグの判定及びテストモード機能の実行をマイク
ロプログラムで実現しているので、内蔵プログラムに対
し、パリティビットの追加，暗号化等のデータ処理を行
なって、データの確実性，安全性の向上を容易に実現で
き、さらに上記処理シーケンスの解読は非常に困難であ
り、マクロプログラムによる実行に比べ、内蔵ソフトウ
ェアに対して高度な保護が可能である。
許可フラグの判定及びテストモード機能の実行をマイク
ロプログラムで実現しているので、内蔵プログラムに対
し、パリティビットの追加，暗号化等のデータ処理を行
なって、データの確実性，安全性の向上を容易に実現で
き、さらに上記処理シーケンスの解読は非常に困難であ
り、マクロプログラムによる実行に比べ、内蔵ソフトウ
ェアに対して高度な保護が可能である。
また、テストモード許可フラグ105−５のセットをCPU
の専用命令で実行しているので、外部操作によるフラグ
値の変更が絶対に不可能であり、上記手段は非常に安全
性の高いものとなる。
の専用命令で実行しているので、外部操作によるフラグ
値の変更が絶対に不可能であり、上記手段は非常に安全
性の高いものとなる。
次に本発明に係わるシングルチップマイクロコンピュ
ータの第２の実施例を第２図を用いて説明する。まず構
成要素の説明を行なう。第２図におけるPROMブロック20
3は、本発明に係わるシングルチップマイクロコンピュ
ータの第１の実施例の構成を示す第１図のマスクROMブ
ロック103に対応し、さらにPROM203−２は第１図のマス
クROM103−２に対応している。また第１図におけるCPU
制御部105内のテストモード許可フラグ105−５に対応し
て、第２図ではテストモード許可パラメータ203−３がP
ROM203−２内の特定なアドレスに割り付けられており、
第２の実施例においては、テストモード許可フラグ105
−５は存在しない。上記以外の構成要素は第１図と全く
同様である。故に以下はPROMブロック203の構成につい
てのみ説明する。
ータの第２の実施例を第２図を用いて説明する。まず構
成要素の説明を行なう。第２図におけるPROMブロック20
3は、本発明に係わるシングルチップマイクロコンピュ
ータの第１の実施例の構成を示す第１図のマスクROMブ
ロック103に対応し、さらにPROM203−２は第１図のマス
クROM103−２に対応している。また第１図におけるCPU
制御部105内のテストモード許可フラグ105−５に対応し
て、第２図ではテストモード許可パラメータ203−３がP
ROM203−２内の特定なアドレスに割り付けられており、
第２の実施例においては、テストモード許可フラグ105
−５は存在しない。上記以外の構成要素は第１図と全く
同様である。故に以下はPROMブロック203の構成につい
てのみ説明する。
PROMブロック203はプログラムカウンタ203−１とPROM
203−２から構成され、プログラムカウンタ203−１はPR
OM203−２の命令コード格納アドレスを指すアドレスポ
インタである。PROM203−２はユーザプログラムもしく
はデータ格納に用いるプログラマブルな読み出し専用メ
モリであり、メモリ内の命令コードはデータバス２を経
由して、命令レジスタ４に格納され、各命令に対応した
処理がCPU制御部105により実行される。またデータを読
み出す場合はバス203−４上のアドレス値により直接ア
ドレス指定して、PROM203−２内のデータをデータバス
２に出力する。テストモード許可パラメータ203−３は
テストモードの許可，禁止を判別するために用いるパラ
メータで、PROM203−２内の特定なアドレスの内容に割
り付ける。上記パラメータへのデータの書込み及び読出
しはCPUの専用命令で行なう。
203−２から構成され、プログラムカウンタ203−１はPR
OM203−２の命令コード格納アドレスを指すアドレスポ
インタである。PROM203−２はユーザプログラムもしく
はデータ格納に用いるプログラマブルな読み出し専用メ
モリであり、メモリ内の命令コードはデータバス２を経
由して、命令レジスタ４に格納され、各命令に対応した
処理がCPU制御部105により実行される。またデータを読
み出す場合はバス203−４上のアドレス値により直接ア
ドレス指定して、PROM203−２内のデータをデータバス
２に出力する。テストモード許可パラメータ203−３は
テストモードの許可，禁止を判別するために用いるパラ
メータで、PROM203−２内の特定なアドレスの内容に割
り付ける。上記パラメータへのデータの書込み及び読出
しはCPUの専用命令で行なう。
次に第２図を用いて動作説明を行なう。
第２の実施例におけるシングルチップマイクロコンピ
ュータの動作は第１の実施例と同様で、マイクロプログ
ラムにより、命令機能が実行される。また上記構成要素
におけるテストモード機能実行形態は、第１の実施例に
おける実行形態とほぼ同一である。すなわち、本チップ
の特定外部端子に高電圧が印加されると、テストモード
要求線105−６に信号が出力され、マイクロアドレス設
定回路105−１に入力される。そしてマイクロアドレス
設定回路105−１はマイクロプログラムカウンタ105−２
にマイクロプログラムROM105−３内のテストモード処理
ルーチンの先頭アドレスを設定する。その後テストモー
ド機能の許可判定及び実行がマイクロプログラムによっ
て行なわれる。マイクロプログラムにより、テストモー
ド許可パラメータ203−３の内容をチェックし、“Q"で
あればテストモード機能を実行する。ただし、テストモ
ード許可パラメータ203−３は初期状態において“Q"の
値をとる。テストモード機能禁止の場合は第１の実施例
における場合と同様にCPUの専用命令により、テストモ
ード許可パラメータ203−３に“Q"以外のデータを書込
み、以後PROM203−２内のプログラム及びデータの読み
出しを禁止する。
ュータの動作は第１の実施例と同様で、マイクロプログ
ラムにより、命令機能が実行される。また上記構成要素
におけるテストモード機能実行形態は、第１の実施例に
おける実行形態とほぼ同一である。すなわち、本チップ
の特定外部端子に高電圧が印加されると、テストモード
要求線105−６に信号が出力され、マイクロアドレス設
定回路105−１に入力される。そしてマイクロアドレス
設定回路105−１はマイクロプログラムカウンタ105−２
にマイクロプログラムROM105−３内のテストモード処理
ルーチンの先頭アドレスを設定する。その後テストモー
ド機能の許可判定及び実行がマイクロプログラムによっ
て行なわれる。マイクロプログラムにより、テストモー
ド許可パラメータ203−３の内容をチェックし、“Q"で
あればテストモード機能を実行する。ただし、テストモ
ード許可パラメータ203−３は初期状態において“Q"の
値をとる。テストモード機能禁止の場合は第１の実施例
における場合と同様にCPUの専用命令により、テストモ
ード許可パラメータ203−３に“Q"以外のデータを書込
み、以後PROM203−２内のプログラム及びデータの読み
出しを禁止する。
また第２の実施例においては、テストモード許可パラ
メータ203−３の値の消去および書き換えが可能である
が、PROM203−２がUVEPROMの場合は、テストモード許可
パラメータ203−３内のデータを紫外線で消去すること
により、他のプログラム及びデータも消去されてしまう
ので問題はない。またE2PROMの場合は内蔵プログラムに
よって、テストモード許可パラメータ203−３へのデー
タ書き込み及びを禁止することにより、対処可能であ
る。よって本第２の実施例においても、PROM203−２内
のプログラム及びデータに対する保護が実現されてお
り、内蔵ソフトウェアに対するセキュリティ性が高度化
している。またCPUの命令によってのみテキストモード
許可パラメータ203−３の値の操作が可能であるため、
外部からの変更は不可能であり、よって上記処理シーケ
ンスは安全性の高いものである。
メータ203−３の値の消去および書き換えが可能である
が、PROM203−２がUVEPROMの場合は、テストモード許可
パラメータ203−３内のデータを紫外線で消去すること
により、他のプログラム及びデータも消去されてしまう
ので問題はない。またE2PROMの場合は内蔵プログラムに
よって、テストモード許可パラメータ203−３へのデー
タ書き込み及びを禁止することにより、対処可能であ
る。よって本第２の実施例においても、PROM203−２内
のプログラム及びデータに対する保護が実現されてお
り、内蔵ソフトウェアに対するセキュリティ性が高度化
している。またCPUの命令によってのみテキストモード
許可パラメータ203−３の値の操作が可能であるため、
外部からの変更は不可能であり、よって上記処理シーケ
ンスは安全性の高いものである。
以上説明した様に本発明に係わるシングルチップマイ
クロコンピュータにおいては、従来のテストモード機能
を内蔵したシングルチップマイクロコンピュータに対
し、CPU制御部内にテストモード許可フラグ（内蔵プロ
グラム領域がマスクROMの場合）を内蔵するか、または
内蔵メモリ内にテストモード許可パラメータ（内蔵プロ
グラム領域がPROMの場合）を設定することにより、これ
らの値をマイクロプログラムにより判定し、テストモー
ドの許可，禁止を決定することができる。よって製品の
出荷時にテストモード許可フラグをセットするかもしく
はテストモード許可パラメータに“Q"以外のデータを書
き込んでテストモード機能を禁止すれば、内蔵メモリの
プログラム及びデータがチップ外部に読み出せず、内蔵
ソフトウェア及びデータ保護において多大な効果があ
る。
クロコンピュータにおいては、従来のテストモード機能
を内蔵したシングルチップマイクロコンピュータに対
し、CPU制御部内にテストモード許可フラグ（内蔵プロ
グラム領域がマスクROMの場合）を内蔵するか、または
内蔵メモリ内にテストモード許可パラメータ（内蔵プロ
グラム領域がPROMの場合）を設定することにより、これ
らの値をマイクロプログラムにより判定し、テストモー
ドの許可，禁止を決定することができる。よって製品の
出荷時にテストモード許可フラグをセットするかもしく
はテストモード許可パラメータに“Q"以外のデータを書
き込んでテストモード機能を禁止すれば、内蔵メモリの
プログラム及びデータがチップ外部に読み出せず、内蔵
ソフトウェア及びデータ保護において多大な効果があ
る。
また本発明に係るシングルチップマイクロコンピュー
タにおいては前述したようにマイクロプログラムによ
り、テストモード許可フラグもしくはテストモード許可
パラメータのチェック、及びテストモード機能の動作制
御を行なっているので、上記処理シーケンスの解読が非
常に困難であり、内蔵のプログラム及びデータに対し、
非常に高度なセキュリティ効果が得られる。
タにおいては前述したようにマイクロプログラムによ
り、テストモード許可フラグもしくはテストモード許可
パラメータのチェック、及びテストモード機能の動作制
御を行なっているので、上記処理シーケンスの解読が非
常に困難であり、内蔵のプログラム及びデータに対し、
非常に高度なセキュリティ効果が得られる。
第１図は本発明に係わるシングルチップマイクロコンピ
ュータの第１の実施例のブロック構成図、第２図は本発
明に係わるシングルチップマイクロコンピュータの第２
の実施例のブロック構成図、第３図は従来のテストモー
ド機能を内蔵したシングルチップマイクロコンピュータ
のブロック構成図、第４図は第３図における内蔵ROMブ
ロック３の構成図である。 １……アドレスバス ２……データバス ３……内蔵ROMブロック ４……命令レジスタ ５……CPU制御部 ６……アキュムレータ ７……テンポラリレジスタ ８……算術論理演算ユニット ９……RAM 10……ポート 31……プログラムカウンタ 32……内蔵ROM 33……テストモード制御部 34……プログラムカウンタリセット線 35……プログラムカウンタインクリメント線 36……テストモード要求線 37……バス 101……実行部 103……マスクROMブロック 103−１……プログラムカウンタ 103−２……マスクROM 103−３……バス 105……CPU制御部 105−１……マイクロアドレス設定回路 105−２……マイクロプログラムカウンタ 105−３……マイクロROM 105−４……デコーダ 105−５……テストモード許可フラグ 105−６……テストモード要求線 203……PROMブロック 203−１……プログラムカウンタ 203−２……PROM 203−３……テストモード許可パラメータ 203−４……バス
ュータの第１の実施例のブロック構成図、第２図は本発
明に係わるシングルチップマイクロコンピュータの第２
の実施例のブロック構成図、第３図は従来のテストモー
ド機能を内蔵したシングルチップマイクロコンピュータ
のブロック構成図、第４図は第３図における内蔵ROMブ
ロック３の構成図である。 １……アドレスバス ２……データバス ３……内蔵ROMブロック ４……命令レジスタ ５……CPU制御部 ６……アキュムレータ ７……テンポラリレジスタ ８……算術論理演算ユニット ９……RAM 10……ポート 31……プログラムカウンタ 32……内蔵ROM 33……テストモード制御部 34……プログラムカウンタリセット線 35……プログラムカウンタインクリメント線 36……テストモード要求線 37……バス 101……実行部 103……マスクROMブロック 103−１……プログラムカウンタ 103−２……マスクROM 103−３……バス 105……CPU制御部 105−１……マイクロアドレス設定回路 105−２……マイクロプログラムカウンタ 105−３……マイクロROM 105−４……デコーダ 105−５……テストモード許可フラグ 105−６……テストモード要求線 203……PROMブロック 203−１……プログラムカウンタ 203−２……PROM 203−３……テストモード許可パラメータ 203−４……バス
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−245057（ＪＰ，Ａ) 特開 昭59−153240（ＪＰ，Ａ) 特開 昭57−182865（ＪＰ，Ａ) 特開 昭60−83157（ＪＰ，Ａ)
Claims (1)
- 【請求項１】単一半導体基盤上に、ユーザソフトウェア
格納用のメモリと、命令機能を実行するためのマイクロ
プログラムを格納するマイクロプログラムメモリと、前
記マイクロプログラムメモリに格納された処理ルーチン
の開始アドレスを設定するアドレス設定回路とを備えた
シングルチップマイクロコンピュータにおいて、テスト
モード機能の実行許可／不許可を指定する指定情報をス
トアする指定手段を設けるとともに前記マイクロプログ
ラムメモリにテストモード処理ルーチンを設け、かつ前
記アドレス設定回路はテストモードが指定されたときに
前記テストモード処理ルーチンの開始アドレスを設定す
るように構成され、前記テストモード処理ルーチンの実
行により、前記指定手段にストアされている前記指定情
報を検出し、当該指定情報が実行許可を指定していると
きは前記テストモード処理ルーチンに従ったテストを行
ない、前記指定情報が実行不許可を指定しているときは
テストの実行を禁止することを特徴とするシングルチッ
プマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61095561A JPH081606B2 (ja) | 1986-04-23 | 1986-04-23 | シングルチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61095561A JPH081606B2 (ja) | 1986-04-23 | 1986-04-23 | シングルチップマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62251841A JPS62251841A (ja) | 1987-11-02 |
| JPH081606B2 true JPH081606B2 (ja) | 1996-01-10 |
Family
ID=14141000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61095561A Expired - Lifetime JPH081606B2 (ja) | 1986-04-23 | 1986-04-23 | シングルチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH081606B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0484348A (ja) * | 1990-07-27 | 1992-03-17 | Nec Corp | Ｒｏｍデータ保護方式 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182865A (en) * | 1981-05-06 | 1982-11-10 | Mitsubishi Electric Corp | Microprocessor |
| JPS59153240A (ja) * | 1983-02-21 | 1984-09-01 | Hitachi Ltd | シングルチツプマイコンにおけるプログラムの秘密保護方式 |
| JPS6083157A (ja) * | 1983-10-14 | 1985-05-11 | Toshiba Corp | ワンチツプマイクロコンピユ−タ |
| JPS60245057A (ja) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | １チツプマイクロコンピユ−タ |
-
1986
- 1986-04-23 JP JP61095561A patent/JPH081606B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62251841A (ja) | 1987-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2597153B2 (ja) | 書込み保護装置 | |
| US7461268B2 (en) | E-fuses for storing security version data | |
| KR100929870B1 (ko) | 컴퓨터 시스템의 바이오스 보안 유지방법 | |
| TWI688861B (zh) | 資料處理裝置及其資料保護方法 | |
| US10923203B2 (en) | Semiconductor device and method of operating semiconductor device | |
| JPH03276337A (ja) | マイクロコントローラ | |
| US6405311B1 (en) | Method for storing board revision | |
| JPH02216595A (ja) | Ｉｃカード | |
| JPH04215194A (ja) | Ｉｃカード | |
| CN113557500A (zh) | 多模式受保护存储器 | |
| US20040186947A1 (en) | Access control system for nonvolatile memory | |
| JP2000148594A (ja) | Ｒｏｍデータの読み出しプロテクト回路 | |
| JPH081606B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH03204053A (ja) | 読出し専用メモリ | |
| JP3234959B2 (ja) | マイクロコンピュータおよびこれを内蔵するカード | |
| JPS6356749A (ja) | シングルチツプマイクロコンピユ−タ | |
| JP3404354B2 (ja) | インサーキットエミュレータ及び不正アクセス検出方法 | |
| JP3039479B2 (ja) | 拡張ｂｉｏｓ保護システム | |
| JP4236808B2 (ja) | 不揮発メモリ内蔵マイクロコンピュータとその不揮発メモリの自己書換方法 | |
| JPH0778126A (ja) | Ｉｃカード用のマイクロコンピュータ | |
| JPH05334195A (ja) | 情報処理装置 | |
| JPH01261760A (ja) | コンピュータ装置 | |
| JPH07271751A (ja) | セキュリティ回路内蔵マイクロコントローラ | |
| JPH09146845A (ja) | 不揮発性半導体記憶装置の機密保護機構 | |
| JPS62251833A (ja) | 計算機システム |