JPH0815721A - 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 - Google Patents
配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法Info
- Publication number
- JPH0815721A JPH0815721A JP14593194A JP14593194A JPH0815721A JP H0815721 A JPH0815721 A JP H0815721A JP 14593194 A JP14593194 A JP 14593194A JP 14593194 A JP14593194 A JP 14593194A JP H0815721 A JPH0815721 A JP H0815721A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral portion
- bus line
- resin film
- electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 配線パターン基板及び薄膜トランジスタマト
リクス基板とその製造方法に関し、電極、配線等の微細
なパターンに対しても、選択性のよい樹脂膜の電着がで
き、必要な領域には充分なエッチング耐性を有する膜厚
の樹脂膜を形成する手段を提供する。 【構成】 薄膜トランジスタマトリクス基板の、例えば
ドレイン電極７及びドレインバスライン８の少なくとも
一部の周辺部を、周辺部以外の材質よりも樹脂の電着レ
ートが小さい材質（透明導電膜４）で構成し、これに樹
脂膜１０を電着することによって、ドレイン電極及びド
レインバスラインの周辺部に、周辺部以外の領域より薄
い樹脂膜を形成し、周辺部以外の領域に厚い樹脂膜を形
成する。樹脂の電着レートが小さい材質の材料として、
ＩＴＯ等の導電性酸化物のような電気抵抗が大きい材
料、樹脂の電着レートが大きい材質の材料として、Ｃｒ
等の金属のような電気抵抗の小さい材料を用いることが
できる。
リクス基板とその製造方法に関し、電極、配線等の微細
なパターンに対しても、選択性のよい樹脂膜の電着がで
き、必要な領域には充分なエッチング耐性を有する膜厚
の樹脂膜を形成する手段を提供する。 【構成】 薄膜トランジスタマトリクス基板の、例えば
ドレイン電極７及びドレインバスライン８の少なくとも
一部の周辺部を、周辺部以外の材質よりも樹脂の電着レ
ートが小さい材質（透明導電膜４）で構成し、これに樹
脂膜１０を電着することによって、ドレイン電極及びド
レインバスラインの周辺部に、周辺部以外の領域より薄
い樹脂膜を形成し、周辺部以外の領域に厚い樹脂膜を形
成する。樹脂の電着レートが小さい材質の材料として、
ＩＴＯ等の導電性酸化物のような電気抵抗が大きい材
料、樹脂の電着レートが大きい材質の材料として、Ｃｒ
等の金属のような電気抵抗の小さい材料を用いることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁性基板の上に配線
パターンを形成した配線パターン基板、特に、アクティ
ブマトリクス型液晶表示装置に用いる薄膜トランジスタ
マトリクス基板とその製造方法に関する。
パターンを形成した配線パターン基板、特に、アクティ
ブマトリクス型液晶表示装置に用いる薄膜トランジスタ
マトリクス基板とその製造方法に関する。
【０００２】液晶表示装置は、薄型で軽量の表示装置で
あるため現在急速にその用途が拡大されつつある。特
に、アクティブマトリクス型液晶表示装置は、陰極線管
（ＣＲＴ）と同等の表示品質のカラー表示が得られるこ
とから、フラットディスプレイ装置として期待されてい
る。
あるため現在急速にその用途が拡大されつつある。特
に、アクティブマトリクス型液晶表示装置は、陰極線管
（ＣＲＴ）と同等の表示品質のカラー表示が得られるこ
とから、フラットディスプレイ装置として期待されてい
る。
【０００３】このアクティブマトリクス型液晶表示装置
においては、液晶セルを駆動するための薄膜トランジス
タの構造が複雑かつ微細であるため、製造歩留りが低
く、製造コストが嵩むことが問題であり、この問題を解
消するために、製造工程の簡略化を行うことが必要であ
る。
においては、液晶セルを駆動するための薄膜トランジス
タの構造が複雑かつ微細であるため、製造歩留りが低
く、製造コストが嵩むことが問題であり、この問題を解
消するために、製造工程の簡略化を行うことが必要であ
る。
【０００４】
【従来の技術】上述の製造工程の簡略化の一つの方法と
して、ドレイン電極、ドレインバスライン、画素電極等
を、ＩＴＯ等の透明導電層と低抵抗の金属層の二重層に
よって形成し、画素電極の上に形成された金属層を選択
的にエッチング除去して透明化する場合、画素電極上の
金属層を選択的にエッチング除去するために用いる耐エ
ッチング性の樹脂膜を、電着法によってドレイン電極と
ドレインバスライン上に選択的に形成することによっ
て、フォトリソグラフィー工程を減らす方法が提案され
ている（特願平５−２２１６４５号明細書参照）。
して、ドレイン電極、ドレインバスライン、画素電極等
を、ＩＴＯ等の透明導電層と低抵抗の金属層の二重層に
よって形成し、画素電極の上に形成された金属層を選択
的にエッチング除去して透明化する場合、画素電極上の
金属層を選択的にエッチング除去するために用いる耐エ
ッチング性の樹脂膜を、電着法によってドレイン電極と
ドレインバスライン上に選択的に形成することによっ
て、フォトリソグラフィー工程を減らす方法が提案され
ている（特願平５−２２１６４５号明細書参照）。
【０００５】図２は、従来の薄膜トランジスタマトリク
ス基板の製造工程説明図であり、（Ａs ），（Ａp ）〜
（Ｃs ），（Ｃp ）は各工程を示している。この図にお
いて、例えば（Ａs ）は各工程における断面、（Ａp ）
は平面を示し、２１は絶縁性基板、２２は遮光膜、２３
は絶縁膜、２４は透明導電膜、２５は金属膜、２６はソ
ース電極、２７はドレイン電極、２８はドレインバスラ
イン、２９は画素電極、３０，３０1 は樹脂膜、３１は
半導体層、３２はゲート絶縁膜、３３はゲート電極、３
４はゲートバスラインである。この製造工程説明図によ
って従来の薄膜トランジスタマトリクス基板の製造方法
を説明する。
ス基板の製造工程説明図であり、（Ａs ），（Ａp ）〜
（Ｃs ），（Ｃp ）は各工程を示している。この図にお
いて、例えば（Ａs ）は各工程における断面、（Ａp ）
は平面を示し、２１は絶縁性基板、２２は遮光膜、２３
は絶縁膜、２４は透明導電膜、２５は金属膜、２６はソ
ース電極、２７はドレイン電極、２８はドレインバスラ
イン、２９は画素電極、３０，３０1 は樹脂膜、３１は
半導体層、３２はゲート絶縁膜、３３はゲート電極、３
４はゲートバスラインである。この製造工程説明図によ
って従来の薄膜トランジスタマトリクス基板の製造方法
を説明する。
【０００６】第１工程（図２（Ａs ），（Ａp ）参照） 絶縁性基板２１の上にＣｒ膜をスパッタ法によって成膜
し、これをフォトリソグラフィー工程によってパターニ
ングして遮光膜２２を形成する。遮光膜２２を覆って、
プラズマＣＶＤ法により全面にＳｉＯ2 膜からなる絶縁
膜２３を約６０００Å堆積する。その上に透明導電膜
（ＩＴＯ）２４を５００Å堆積し、さらにその上にＣｒ
からなる金属膜２５を１０００Åそれぞれスパッタ法に
より堆積する。
し、これをフォトリソグラフィー工程によってパターニ
ングして遮光膜２２を形成する。遮光膜２２を覆って、
プラズマＣＶＤ法により全面にＳｉＯ2 膜からなる絶縁
膜２３を約６０００Å堆積する。その上に透明導電膜
（ＩＴＯ）２４を５００Å堆積し、さらにその上にＣｒ
からなる金属膜２５を１０００Åそれぞれスパッタ法に
より堆積する。
【０００７】その上に、フォトリソグラフィー工程によ
ってレジストパターンを形成し、Ｃｒ等の金属膜２５を
まずエッチングし、次いでＩＴＯからなる透明導電膜２
４をエッチングする。この工程によって、ソース電極２
６、ドレイン電極２７、ドレインバスライン２８および
画素電極２９が形成される。ドレインバスライン２８の
上に形成されたＣｒ膜は、ドレインバスライン２８の抵
抗を下げて、ドレインバスライン２８における信号遅延
を防いでいる。
ってレジストパターンを形成し、Ｃｒ等の金属膜２５を
まずエッチングし、次いでＩＴＯからなる透明導電膜２
４をエッチングする。この工程によって、ソース電極２
６、ドレイン電極２７、ドレインバスライン２８および
画素電極２９が形成される。ドレインバスライン２８の
上に形成されたＣｒ膜は、ドレインバスライン２８の抵
抗を下げて、ドレインバスライン２８における信号遅延
を防いでいる。
【０００８】第２工程（図２（Ｂs ），（Ｂp ）参照） ここまでの工程を経た基板を電着液に浸し、レジストを
電着すべきドレイン電極２７およびドレインバスライン
２８と対向電極の間に通電して、樹脂膜３０を電着す
る。
電着すべきドレイン電極２７およびドレインバスライン
２８と対向電極の間に通電して、樹脂膜３０を電着す
る。
【０００９】次いで、窒素オーブン等で乾燥し、樹脂膜
３０が紫外線硬化型である場合は、紫外線を照射して硬
化する。この樹脂膜３０をマスクにして、選択的にソー
ス電極２６および画素電極２９の上の金属膜２５をエッ
チング除去し、ソース電極２６および画素電極２９を透
明化する。
３０が紫外線硬化型である場合は、紫外線を照射して硬
化する。この樹脂膜３０をマスクにして、選択的にソー
ス電極２６および画素電極２９の上の金属膜２５をエッ
チング除去し、ソース電極２６および画素電極２９を透
明化する。
【００１０】第３工程（図２（Ｃs ），（Ｃp ）参照） 樹脂膜３０を剥離した後、プラズマＣＶＤ法によりアモ
ルファスシリコン（ａ−Ｓｉ）からなる半導体膜を５０
０Å、窒化シリコン（ＳｉＮ）からなるゲート絶縁膜を
３０００Å順次堆積し、さらにスパッタ法によりＡｌか
らなる電極膜を３０００Å堆積する。
ルファスシリコン（ａ−Ｓｉ）からなる半導体膜を５０
０Å、窒化シリコン（ＳｉＮ）からなるゲート絶縁膜を
３０００Å順次堆積し、さらにスパッタ法によりＡｌか
らなる電極膜を３０００Å堆積する。
【００１１】ゲート電極３３およびゲートバスライン３
４を形成すべき領域に、フォトリソグラフィー工程によ
りレジスト膜をパターニングし、この部分以外を選択的
にエッチング除去してゲート電極３３、ゲート絶縁膜３
２、半導体層３１を一括形成する。レジストを剥離し、
薄膜トランジスタマトリクス基板を完成する。
４を形成すべき領域に、フォトリソグラフィー工程によ
りレジスト膜をパターニングし、この部分以外を選択的
にエッチング除去してゲート電極３３、ゲート絶縁膜３
２、半導体層３１を一括形成する。レジストを剥離し、
薄膜トランジスタマトリクス基板を完成する。
【００１２】以上のような従来の構造を有するドレイン
電極２７およびドレインバスライン２８からなる薄膜ト
ランジスタマトリクス基板においては、Ｃｒからなる金
属膜２５をエッチングするために樹脂膜３０に充分な耐
性を持たせる必要があるため、樹脂膜３０の膜厚を１〜
２μｍ以上にする必要がある。
電極２７およびドレインバスライン２８からなる薄膜ト
ランジスタマトリクス基板においては、Ｃｒからなる金
属膜２５をエッチングするために樹脂膜３０に充分な耐
性を持たせる必要があるため、樹脂膜３０の膜厚を１〜
２μｍ以上にする必要がある。
【００１３】ところが、従来の構造では、樹脂膜３０を
電着すべき部分の上部全面が電着レートが高い金属材料
で構成されているため、電着すべきドレイン電極２７お
よびドレインバスライン２８の周辺においても多くの樹
脂が電着され、このドレイン電極２７およびドレインバ
スライン２８からの拡がりが大きくなり、ドレイン電極
２７とソース電極２６との間隔が５μｍ程度で狭いた
め、１〜２μｍ以上の膜厚に樹脂膜３０を電着すると、
ドレイン電極２７に電着された樹脂膜３０が拡がりソー
ス電極２６にまで達してしまう問題が生じ、その結果、
樹脂膜３０を介して画素電極２９に電流が流れ、破線で
示されるように、画素電極２９全体に樹脂膜３０1 が電
着されてしまい選択的な電着ができなくなっていた。そ
の結果、画素電極２９の上のＣｒ等の金属膜２５の選択
的なエッチングが行えなくなる問題があった。
電着すべき部分の上部全面が電着レートが高い金属材料
で構成されているため、電着すべきドレイン電極２７お
よびドレインバスライン２８の周辺においても多くの樹
脂が電着され、このドレイン電極２７およびドレインバ
スライン２８からの拡がりが大きくなり、ドレイン電極
２７とソース電極２６との間隔が５μｍ程度で狭いた
め、１〜２μｍ以上の膜厚に樹脂膜３０を電着すると、
ドレイン電極２７に電着された樹脂膜３０が拡がりソー
ス電極２６にまで達してしまう問題が生じ、その結果、
樹脂膜３０を介して画素電極２９に電流が流れ、破線で
示されるように、画素電極２９全体に樹脂膜３０1 が電
着されてしまい選択的な電着ができなくなっていた。そ
の結果、画素電極２９の上のＣｒ等の金属膜２５の選択
的なエッチングが行えなくなる問題があった。
【００１４】
【発明が解決しようとする課題】本発明は、上述の問題
に鑑みてなされたもので、電極部等の微細なパターンに
対しても、選択性のよい樹脂の電着ができると同時に、
充分なエッチング耐性を有する膜厚の樹脂膜を形成する
ことができる薄膜トランジスタマトリクス基板を提供す
ることを目的とする。
に鑑みてなされたもので、電極部等の微細なパターンに
対しても、選択性のよい樹脂の電着ができると同時に、
充分なエッチング耐性を有する膜厚の樹脂膜を形成する
ことができる薄膜トランジスタマトリクス基板を提供す
ることを目的とする。
【００１５】
【課題を解決するための手段】本発明の、絶縁性基板の
上に配線パターンが形成された配線パターン基板、ある
いはその製造方法においては、配線パターンの少なくと
も一部の周辺部を、周辺部以外の材質よりも樹脂膜の電
着レートが小さい材質で構成し、これに樹脂膜を電直す
ることによって、配線パターンの周辺部に、周辺部以外
の領域よりも薄い樹脂膜を形成する。
上に配線パターンが形成された配線パターン基板、ある
いはその製造方法においては、配線パターンの少なくと
も一部の周辺部を、周辺部以外の材質よりも樹脂膜の電
着レートが小さい材質で構成し、これに樹脂膜を電直す
ることによって、配線パターンの周辺部に、周辺部以外
の領域よりも薄い樹脂膜を形成する。
【００１６】また、本発明の、絶縁性基板の上に、少な
くとも画素電極、該画素電極に接続されたソース電極、
該ソース電極に対向するドレイン電極、該ドレイン電極
に接続されるドレインバスライン、該ソース電極とドレ
イン電極の間隙の上に形成されたゲート絶縁膜、該ゲー
ト絶縁膜の上に形成されたゲート電極、該ゲート電極に
接続されたゲートバスラインからなる複数の薄膜トラン
ジスタを有する薄膜トランジスタマトリクス基板、ある
いはその製造方法においては、ドレイン電極及びドレイ
ンバスライン等の少なくとも一部の周辺部を、周辺部以
外の材質よりも樹脂膜の電着レートが小さい材質で構成
し、ドレイン電極及びドレインバスライン等の該周辺部
に、周辺部以外の領域よりも薄い樹脂膜を形成する。
くとも画素電極、該画素電極に接続されたソース電極、
該ソース電極に対向するドレイン電極、該ドレイン電極
に接続されるドレインバスライン、該ソース電極とドレ
イン電極の間隙の上に形成されたゲート絶縁膜、該ゲー
ト絶縁膜の上に形成されたゲート電極、該ゲート電極に
接続されたゲートバスラインからなる複数の薄膜トラン
ジスタを有する薄膜トランジスタマトリクス基板、ある
いはその製造方法においては、ドレイン電極及びドレイ
ンバスライン等の少なくとも一部の周辺部を、周辺部以
外の材質よりも樹脂膜の電着レートが小さい材質で構成
し、ドレイン電極及びドレインバスライン等の該周辺部
に、周辺部以外の領域よりも薄い樹脂膜を形成する。
【００１７】この場合、電着レートが小さい材料とし
て、例えばシート抵抗が１０Ω／□より高い電気抵抗を
有するＩＴＯ等の導電性酸化物を用い、電着レートが大
きい材料として、例えばシート抵抗が１０Ω／□より低
いＣｒ等の金属を用いることができる。
て、例えばシート抵抗が１０Ω／□より高い電気抵抗を
有するＩＴＯ等の導電性酸化物を用い、電着レートが大
きい材料として、例えばシート抵抗が１０Ω／□より低
いＣｒ等の金属を用いることができる。
【００１８】
【作用】本発明による効果は下記の通りである。配線パ
ターン等の電着される部分の少なくとも一部の周辺部
を、周辺部以外の部分の材質よりも電着レートの小さい
材質で構成すると、周辺部への樹脂膜の付着を少なく
し、樹脂膜を形成する必要がある部分の樹脂膜を充分に
厚くすることができ、その結果、下地の金属を選択性よ
くエッチングすることができる。
ターン等の電着される部分の少なくとも一部の周辺部
を、周辺部以外の部分の材質よりも電着レートの小さい
材質で構成すると、周辺部への樹脂膜の付着を少なく
し、樹脂膜を形成する必要がある部分の樹脂膜を充分に
厚くすることができ、その結果、下地の金属を選択性よ
くエッチングすることができる。
【００１９】また、ドレイン電極とドレインバスライン
の少なくとも一部の周辺部を周辺部以外の部分の材質よ
りも電着レートの小さい材質で構成すると、ドレイン電
極とドレインバスラインの周辺の電着精度を向上し、か
つ、ドレイン電極とドレインバスラインの樹脂膜を必要
とする部分には充分な膜厚の樹脂膜を形成することがで
きるため、下地金属を選択性がよくエッチングすること
ができる。
の少なくとも一部の周辺部を周辺部以外の部分の材質よ
りも電着レートの小さい材質で構成すると、ドレイン電
極とドレインバスラインの周辺の電着精度を向上し、か
つ、ドレイン電極とドレインバスラインの樹脂膜を必要
とする部分には充分な膜厚の樹脂膜を形成することがで
きるため、下地金属を選択性がよくエッチングすること
ができる。
【００２０】また、ドレイン電極とドレインバスライン
の少なくとも一部の周辺を、周辺部以外のドレイン電極
とドレインバスラインの材質よりも電気抵抗が大きい材
質で構成すると、電気抵抗が大きいドレイン電極とドレ
インバスラインの周辺には樹脂の付着を少なくし、電気
抵抗が小さい周辺部以外のドレイン電極とドレインバス
ラインには樹脂膜の付着を多くすることができるため、
選択性よくエッチング耐性のある樹脂膜を電着すること
ができる。
の少なくとも一部の周辺を、周辺部以外のドレイン電極
とドレインバスラインの材質よりも電気抵抗が大きい材
質で構成すると、電気抵抗が大きいドレイン電極とドレ
インバスラインの周辺には樹脂の付着を少なくし、電気
抵抗が小さい周辺部以外のドレイン電極とドレインバス
ラインには樹脂膜の付着を多くすることができるため、
選択性よくエッチング耐性のある樹脂膜を電着すること
ができる。
【００２１】また、ドレイン電極とドレインバスライン
の少なくとも一部の周辺部を、シート抵抗で１０Ω／□
より大きい材質で構成し、周辺部以外のドレイン電極と
ドレインバスラインを１０Ω／□より小さい材質で構成
すると、シート抵抗が１０Ω／□より大きいドレイン電
極とドレインバスラインの周辺では樹脂膜の電着レート
を小さくして電着精度を向上し、シート抵抗が１０Ω／
□より小さい周辺部以外のドレイン電極とドレインバス
ラインでは電着レートを大きくして充分な膜厚の樹脂膜
を電着することができるため、選択性よくエッチング耐
性のある樹脂膜を電着することができる。
の少なくとも一部の周辺部を、シート抵抗で１０Ω／□
より大きい材質で構成し、周辺部以外のドレイン電極と
ドレインバスラインを１０Ω／□より小さい材質で構成
すると、シート抵抗が１０Ω／□より大きいドレイン電
極とドレインバスラインの周辺では樹脂膜の電着レート
を小さくして電着精度を向上し、シート抵抗が１０Ω／
□より小さい周辺部以外のドレイン電極とドレインバス
ラインでは電着レートを大きくして充分な膜厚の樹脂膜
を電着することができるため、選択性よくエッチング耐
性のある樹脂膜を電着することができる。
【００２２】また、ドレイン電極とドレインバスライン
の少なくとも一部の周辺部を導電性酸化物で構成し、周
辺部以外のドレイン電極とドレインバスラインを金属で
構成すると、導電性酸化物では電着レートが小さいため
電着精度が向上し、金属部分では電着レートが大きいた
め樹脂膜を充分な膜厚に電着することができる。
の少なくとも一部の周辺部を導電性酸化物で構成し、周
辺部以外のドレイン電極とドレインバスラインを金属で
構成すると、導電性酸化物では電着レートが小さいため
電着精度が向上し、金属部分では電着レートが大きいた
め樹脂膜を充分な膜厚に電着することができる。
【００２３】また、ドレイン電極とドレインバスライン
の少なくとも一部の周辺をＩＴＯ膜で構成し、周辺部以
外のドレイン電極とドレインバスラインをＣｒ膜を用い
て構成すると、ＩＴＯ膜はシート抵抗が大きく、電着レ
ートが小さいためその部分の電着精度は向上し、Ｃｒ膜
はシート抵抗がＩＴＯ膜より小さく電着レートが大きい
ためＩＴＯ膜上よりも多くの樹脂膜を電着することがで
きる。
の少なくとも一部の周辺をＩＴＯ膜で構成し、周辺部以
外のドレイン電極とドレインバスラインをＣｒ膜を用い
て構成すると、ＩＴＯ膜はシート抵抗が大きく、電着レ
ートが小さいためその部分の電着精度は向上し、Ｃｒ膜
はシート抵抗がＩＴＯ膜より小さく電着レートが大きい
ためＩＴＯ膜上よりも多くの樹脂膜を電着することがで
きる。
【００２４】このように、本発明によると、エッチング
耐性に必要な樹脂膜の膜厚を維持しつつ電極部等の周辺
においては、樹脂膜の拡がりが小さくなるため、電極部
等の微細なパターンに対しても高精度の選択的な樹脂膜
の電着が可能になる。その結果、電着法を用いた簡略な
製造工程により特性が優れた薄膜トランジスタマトリク
ス基板等を製造することができる。
耐性に必要な樹脂膜の膜厚を維持しつつ電極部等の周辺
においては、樹脂膜の拡がりが小さくなるため、電極部
等の微細なパターンに対しても高精度の選択的な樹脂膜
の電着が可能になる。その結果、電着法を用いた簡略な
製造工程により特性が優れた薄膜トランジスタマトリク
ス基板等を製造することができる。
【００２５】
【実施例】以下、本発明の実施例を説明する。図１は、
本発明の一実施例の薄膜トランジスタマトリクス基板の
製造工程説明図であり、（Ａs ），（Ａp ）〜
（Ｃs ），（Ｃp ）は各工程を示している。この図にお
いて、例えば（Ａs ）は各工程における断面、（Ａp ）
は平面を示し、１は透明絶縁性基板、２は遮光膜、３は
絶縁膜、４は透明導電膜、５は金属膜、６はソース電
極、７はドレイン電極、８はドレインバスライン、９は
画素電極、１０は樹脂膜、１１は半導体層、１２はゲー
ト絶縁膜、１３はゲート電極、１４はゲートバスライン
である。この製造工程説明図によって従来の薄膜トラン
ジスタマトリクス基板の製造方法を説明する。
本発明の一実施例の薄膜トランジスタマトリクス基板の
製造工程説明図であり、（Ａs ），（Ａp ）〜
（Ｃs ），（Ｃp ）は各工程を示している。この図にお
いて、例えば（Ａs ）は各工程における断面、（Ａp ）
は平面を示し、１は透明絶縁性基板、２は遮光膜、３は
絶縁膜、４は透明導電膜、５は金属膜、６はソース電
極、７はドレイン電極、８はドレインバスライン、９は
画素電極、１０は樹脂膜、１１は半導体層、１２はゲー
ト絶縁膜、１３はゲート電極、１４はゲートバスライン
である。この製造工程説明図によって従来の薄膜トラン
ジスタマトリクス基板の製造方法を説明する。
【００２６】第１工程（図２（Ａs ），（Ａp ）参照） ガラス板等の透明絶縁性基板１上にＣｒ膜をスパッタ法
によって成膜し、これをフォトリソグラフィー工程によ
ってパターニングして遮光膜２を形成する。遮光膜２を
覆って、プラズマＣＶＤ法により全面にＳｉＯ2 膜から
なる絶縁膜３を約６０００Å堆積する。その上にスパッ
タ法によってＩＴＯからなる透明導電膜４とＣｒ等の金
属膜５をそれぞれ５００Å，１０００Å堆積する。
によって成膜し、これをフォトリソグラフィー工程によ
ってパターニングして遮光膜２を形成する。遮光膜２を
覆って、プラズマＣＶＤ法により全面にＳｉＯ2 膜から
なる絶縁膜３を約６０００Å堆積する。その上にスパッ
タ法によってＩＴＯからなる透明導電膜４とＣｒ等の金
属膜５をそれぞれ５００Å，１０００Å堆積する。
【００２７】その上にフォトリソグラフィー工程によっ
てレジストパターンを形成し、Ｃｒ等の金属膜５をエッ
チングし、次いでＩＴＯからなる透明導電膜４をエッチ
ングする。
てレジストパターンを形成し、Ｃｒ等の金属膜５をエッ
チングし、次いでＩＴＯからなる透明導電膜４をエッチ
ングする。
【００２８】さらにこの状態で再び金属膜５を透明導電
膜４に対し１〜２μｍ程度オーバーエッチングして、少
なくともドレイン電極の周辺に電着レートの小さいＩＴ
Ｏからなる透明導電膜４を露出させる。以上の工程によ
り、透明導電膜４と金属膜５からなるソース電極６、ド
レイン電極７、ドレインバスライン８および画素電極９
が形成される。
膜４に対し１〜２μｍ程度オーバーエッチングして、少
なくともドレイン電極の周辺に電着レートの小さいＩＴ
Ｏからなる透明導電膜４を露出させる。以上の工程によ
り、透明導電膜４と金属膜５からなるソース電極６、ド
レイン電極７、ドレインバスライン８および画素電極９
が形成される。
【００２９】第２工程（図２（Ｂs ），（Ｂp ）参照） 以上の工程を経た薄膜トランジスタマトリクス基板を、
２５℃の温度に維持した電着レジスト溶液中に浸し、ド
レイン電極７およびドレインバスライン８を陽極とし、
対向電極との間に、例えば１０Ｖの直流電圧を移管し
て、２０秒間電流を流し、ドレイン電極７およびドレイ
ンバスライン８の通電部に樹脂膜１０を電着する。
２５℃の温度に維持した電着レジスト溶液中に浸し、ド
レイン電極７およびドレインバスライン８を陽極とし、
対向電極との間に、例えば１０Ｖの直流電圧を移管し
て、２０秒間電流を流し、ドレイン電極７およびドレイ
ンバスライン８の通電部に樹脂膜１０を電着する。
【００３０】この時、ドレイン電極７およびドレインバ
スライン８の周辺部が樹脂膜１０の電着レートの小さい
材質であるＩＴＯからなる透明導電膜４で形成されてい
るため、ドレイン電極７およびドレインバスライン８の
周辺部に電着される樹脂膜１０の厚さは薄くなる。その
結果、樹脂膜１０の電着精度が高くなり選択性が向上
し、この樹脂膜１０がドレイン電極７とソース電極６の
間を電気的に接続して、画素電極９の金属膜５の上に電
着されることがない。
スライン８の周辺部が樹脂膜１０の電着レートの小さい
材質であるＩＴＯからなる透明導電膜４で形成されてい
るため、ドレイン電極７およびドレインバスライン８の
周辺部に電着される樹脂膜１０の厚さは薄くなる。その
結果、樹脂膜１０の電着精度が高くなり選択性が向上
し、この樹脂膜１０がドレイン電極７とソース電極６の
間を電気的に接続して、画素電極９の金属膜５の上に電
着されることがない。
【００３１】また、金属膜５の上には、従来の場合と同
様の膜厚の樹脂膜１０が電着されるため、金属膜５上に
はエッチング耐性が充分な樹脂膜１０が得られる。樹脂
を電着した後、水洗し、例えば８０℃のオーブン中で５
分間程度乾燥し、この樹脂膜１０が紫外線硬化型の樹脂
である場合は、樹脂膜１０に紫外線を照射して硬化させ
る。
様の膜厚の樹脂膜１０が電着されるため、金属膜５上に
はエッチング耐性が充分な樹脂膜１０が得られる。樹脂
を電着した後、水洗し、例えば８０℃のオーブン中で５
分間程度乾燥し、この樹脂膜１０が紫外線硬化型の樹脂
である場合は、樹脂膜１０に紫外線を照射して硬化させ
る。
【００３２】以上の工程を経た薄膜トランジスタマトリ
クス基板をエッチング液に浸して、樹脂に覆われていな
いソース電極６と画素電極９の上の金属膜５をエッチン
グ除去してＩＴＯからなる透明導電膜４を残して透明化
する。
クス基板をエッチング液に浸して、樹脂に覆われていな
いソース電極６と画素電極９の上の金属膜５をエッチン
グ除去してＩＴＯからなる透明導電膜４を残して透明化
する。
【００３３】第３工程（図２（Ｃs ），（Ｃp ）参照） 樹脂膜１０を水酸化ナトリウム水溶液等によって剥離し
た後、プラズマＣＶＤ法によってアモルファスシリコン
（ａ−Ｓｉ）からなる半導体膜を５００Å、窒化シリコ
ン（ＳｉＮ）からなる絶縁膜を３０００Å順次堆積す
る。さらにスパッタ法によりＡｌからなる導電膜を３０
００Å堆積する。
た後、プラズマＣＶＤ法によってアモルファスシリコン
（ａ−Ｓｉ）からなる半導体膜を５００Å、窒化シリコ
ン（ＳｉＮ）からなる絶縁膜を３０００Å順次堆積す
る。さらにスパッタ法によりＡｌからなる導電膜を３０
００Å堆積する。
【００３４】ゲート電極１３およびゲートバスライン１
４を形成すべき領域に、フォトリソグラフィー工程によ
りレジスト膜を形成する。このレジスト膜をマスクにし
て先に形成した導電膜、絶縁膜、半導体膜を順次エッチ
ング除去して、半導体層１１、ゲート絶縁膜１２、ゲー
ト電極１３、ゲートバスライン１４をそれぞれ形成す
る。レジストを剥離し、薄膜トランジスタマトリクス基
板を完成する。
４を形成すべき領域に、フォトリソグラフィー工程によ
りレジスト膜を形成する。このレジスト膜をマスクにし
て先に形成した導電膜、絶縁膜、半導体膜を順次エッチ
ング除去して、半導体層１１、ゲート絶縁膜１２、ゲー
ト電極１３、ゲートバスライン１４をそれぞれ形成す
る。レジストを剥離し、薄膜トランジスタマトリクス基
板を完成する。
【００３５】上記の実施例においては、ドレイン電極及
びドレインバスラインとして低抵抗金属であるＣｒを用
い、その周辺部に、Ｃｒよりも電気抵抗が低いＩＴＯか
らなる透明導電膜を用いた例を説明したが、これに限ら
ず、他の電気抵抗が小さい導電体と、相対的に電気抵抗
が大きい導電性酸化物等の材質で構成することもでき、
その場合、周辺部を１０Ω／□より高いシート抵抗を有
する材質で構成し、周辺部以外を１０Ω／□より低いシ
ート抵抗を有する材質で構成すると好適であった。
びドレインバスラインとして低抵抗金属であるＣｒを用
い、その周辺部に、Ｃｒよりも電気抵抗が低いＩＴＯか
らなる透明導電膜を用いた例を説明したが、これに限ら
ず、他の電気抵抗が小さい導電体と、相対的に電気抵抗
が大きい導電性酸化物等の材質で構成することもでき、
その場合、周辺部を１０Ω／□より高いシート抵抗を有
する材質で構成し、周辺部以外を１０Ω／□より低いシ
ート抵抗を有する材質で構成すると好適であった。
【００３６】また、上記実施例においては、ドレイン電
極及びドレインバスラインに対し、その周辺部を電着レ
ートの小さい材料によって構成した例を説明したが、本
発明はこれに限らず、ゲートバスライン等の他の電極ま
たはバスライン等に対して適用することもできる。
極及びドレインバスラインに対し、その周辺部を電着レ
ートの小さい材料によって構成した例を説明したが、本
発明はこれに限らず、ゲートバスライン等の他の電極ま
たはバスライン等に対して適用することもできる。
【００３７】また、電界発光装置（ＥＬ）、発光ダイオ
ード、光検知装置等の透明電極と低抵抗の配線を形成す
る必要がある場合、あるいは、他の選択的にエッチング
する必要がある配線パターン基板に適用することができ
る。
ード、光検知装置等の透明電極と低抵抗の配線を形成す
る必要がある場合、あるいは、他の選択的にエッチング
する必要がある配線パターン基板に適用することができ
る。
【００３８】また、上記実施例においては、電極及びバ
スラインの周辺部を電着レートの小さい材質で構成する
方法として、上層の金属をオーバーエッチングすること
により周辺部に下層の電着レートの小さい材質の層を露
出させる方法を採用したが、これに限らず、フォトリソ
グラフィー工程により形成することもできる。
スラインの周辺部を電着レートの小さい材質で構成する
方法として、上層の金属をオーバーエッチングすること
により周辺部に下層の電着レートの小さい材質の層を露
出させる方法を採用したが、これに限らず、フォトリソ
グラフィー工程により形成することもできる。
【００３９】また、上記の実施例においては、電着樹脂
膜形成および画素電極上の金属膜のエッチングをプラズ
マＣＶＤ法によるアモルファスシリコン（ａ−Ｓｉ）形
成前に行ったが、ゲート電極およびゲートバスラインパ
ターン形成およびこのパターンによるゲート絶縁膜、半
導体層のエッチング除去後に行うこともできる。
膜形成および画素電極上の金属膜のエッチングをプラズ
マＣＶＤ法によるアモルファスシリコン（ａ−Ｓｉ）形
成前に行ったが、ゲート電極およびゲートバスラインパ
ターン形成およびこのパターンによるゲート絶縁膜、半
導体層のエッチング除去後に行うこともできる。
【００４０】さらに、上記の実施例においては、電着し
た樹脂膜を除去したが、この樹脂膜を残しておいて、リ
フロー工程を施す等によって、下地の電極や半導体層や
配線層を保護することもできる。
た樹脂膜を除去したが、この樹脂膜を残しておいて、リ
フロー工程を施す等によって、下地の電極や半導体層や
配線層を保護することもできる。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
樹脂を電着する配線パターン基板、薄膜トランジスタマ
トリクス基板の電極等の少なくとも一部の周辺に薄い樹
脂膜を高精度で形成することができるため、これをマス
クとして用いて選択性よく下地の金属層をエッチングす
ることが可能になり、アクティブマトリクス型液晶表示
装置等の製造技術分野において寄与するところが大き
い。
樹脂を電着する配線パターン基板、薄膜トランジスタマ
トリクス基板の電極等の少なくとも一部の周辺に薄い樹
脂膜を高精度で形成することができるため、これをマス
クとして用いて選択性よく下地の金属層をエッチングす
ることが可能になり、アクティブマトリクス型液晶表示
装置等の製造技術分野において寄与するところが大き
い。
【図１】本発明の一実施例の薄膜トランジスタマトリク
ス基板の製造工程説明図であり、（Ａs ），（Ａp ）〜
（Ｃs ），（Ｃp ）は各工程を示している。
ス基板の製造工程説明図であり、（Ａs ），（Ａp ）〜
（Ｃs ），（Ｃp ）は各工程を示している。
【図２】従来の薄膜トランジスタマトリクス基板の製造
工程説明図であり、（Ａs ），（Ａp ）〜（Ｃs ），
（Ｃp ）は各工程を示している。
工程説明図であり、（Ａs ），（Ａp ）〜（Ｃs ），
（Ｃp ）は各工程を示している。
１ 透明絶縁性基板 ２ 遮光膜 ３ 絶縁膜 ４ 透明導電膜 ５ 金属膜 ６ ソース電極 ７ ドレイン電極 ８ ドレインバスライン ９ 画素電極 １０ 樹脂膜 １１ 半導体層 １２ ゲート絶縁膜 １３ ゲート電極 １４ ゲートバスライン
Claims (13)
- 【請求項１】 絶縁性基板の上に配線パターンが形成さ
れた配線パターン基板において、該配線パターンの少な
くとも一部の周辺部が、該周辺部以外の材質よりも樹脂
膜の電着レートが小さい材質で構成され、該配線パター
ンの該周辺部に、該周辺部以外の領域よりも薄い樹脂膜
が形成されていることを特徴とする配線パターン基板。 - 【請求項２】 絶縁性基板の上に、少なくとも画素電
極、該画素電極に接続されたソース電極、該ソース電極
に対向するドレイン電極、該ドレイン電極に接続される
ドレインバスライン、ゲート電極、該ゲート電極に接続
されたゲートバスラインからなる複数の薄膜トランジス
タを有する薄膜トランジスタマトリクス基板において、
該電極及びバスラインの少なくとも一部の周辺部が、該
周辺部以外の材質よりも樹脂膜の電着レートが小さい材
質で構成され、該電極及びバスラインの該周辺部に、該
周辺部以外の領域よりも薄い樹脂膜が形成されているこ
とを特徴とする薄膜トランジスタマトリクス基板。 - 【請求項３】 ドレイン電極及びドレインバスラインの
少なくとも一部の周辺部が、該周辺部以外の材質よりも
樹脂膜の電着レートが小さい材質で構成され、該ドレイ
ン電極及びドレインバスラインの該周辺部に、該周辺部
以外の領域よりも薄い樹脂膜が形成されていることを特
徴とする請求項２に記載された薄膜トランジスタマトリ
クス基板。 - 【請求項４】 ドレイン電極及びドレインバスラインの
少なくとも一部の周辺が、該周辺部以外の材質よりも電
気抵抗が大きい材質で構成され、該ドレイン電極及びド
レインバスラインの該周辺部に、該周辺部以外の領域よ
りも薄い樹脂膜が形成されていることを特徴とする請求
項３に記載された薄膜トランジスタマトリクス基板。 - 【請求項５】 ドレイン電極及びドレインバスラインの
少なくとも一部の周辺が１０Ω／□より高いシート抵抗
を有する材質で構成され、該周辺部以外の領域が１０Ω
／□より低いシート抵抗を有する材質で構成され、該ド
レイン電極及びドレインバスラインの該周辺部に、該周
辺部以外の領域よりも薄い樹脂膜が形成されていること
を特徴とする請求項４に記載された薄膜トランジスタマ
トリクス基板。 - 【請求項６】 ドレイン電極及びドレインバスラインの
少なくとも一部の周辺が導電性酸化物で構成され、該周
辺部以外の領域が金属で構成され、該ドレイン電極及び
ドレインバスラインの該周辺部に、該周辺部以外の領域
よりも薄い樹脂膜が形成されていることを特徴とする請
求項５に記載された薄膜トランジスタマトリクス基板。 - 【請求項７】 ドレイン電極及びドレインバスラインの
少なくとも一部の周辺がＩＴＯで構成され、該周辺部以
外の領域がＣｒで構成され、該ドレイン電極及びドレイ
ンバスラインの該周辺部に、該周辺部以外の領域よりも
薄い樹脂膜が形成されていることを特徴とする請求項６
に記載された薄膜トランジスタマトリクス基板。 - 【請求項８】 絶縁性基板の上に形成された配線パター
ンの少なくとも一部の上に電着によって樹脂膜を形成す
る工程において、該配線パターンの該少なくとも一部の
周辺部を、該周辺部以外の材質よりも樹脂膜の電着レー
トが小さい材質で構成し、該配線パターンに樹脂膜を電
着することによって、該配線パターン該周辺部に、該周
辺部以外の領域よりも薄い樹脂膜を形成することを特徴
とする配線パターン基板の製造方法。 - 【請求項９】 絶縁性基板の上に、少なくとも画素電
極、該画素電極に接続されたソース電極、該ソース電極
に対向するドレイン電極、該ドレイン電極に接続される
ドレインバスライン、該ソース電極とドレイン電極の間
隙に形成されたゲート絶縁膜、該ゲート絶縁膜の上に形
成されたゲート電極、該ゲート電極に接続されたゲート
バスラインからなる複数の薄膜トランジスタを有する薄
膜トランジスタマトリクス基板の電極及びバスラインの
少なくとも一部の上に電着によって樹脂膜を形成する工
程において、該電極及びバスラインの少なくとも一部の
周辺部を、該周辺部以外の材質よりも樹脂膜の電着レー
トが小さい材質で構成し、該薄膜トランジスタマトリク
ス基板に樹脂膜を電着することによって、該電極及びバ
スラインの該周辺部に、該周辺部以外の領域よりも薄い
樹脂膜を形成することを特徴とする薄膜トランジスタマ
トリクス基板の製造方法。 - 【請求項１０】 ドレイン電極及びドレインバスライン
の少なくとも一部の周辺部を、該周辺部以外の材質より
も樹脂膜の電着レートが小さい材質で構成し、該ドレイ
ン電極及びドレインバスラインの該周辺部に、該周辺部
以外の領域よりも薄い樹脂膜を形成することを特徴とす
る請求項９に記載された薄膜トランジスタマトリクス基
板の製造方法。 - 【請求項１１】 ドレイン電極及びドレインバスライン
の少なくとも一部の周辺部を、該周辺部以外の材質より
も電気抵抗の大きい材質で構成し、該ドレイン電極及び
ドレインバスラインの該周辺部に、該周辺部以外の領域
よりも薄い樹脂膜を形成することを特徴とする請求項１
０に記載された薄膜トランジスタマトリクス基板の製造
方法。 - 【請求項１２】 ドレイン電極及びドレインバスライン
の少なくとも一部の周辺部を導電性酸化物で構成し、該
周辺部以外の領域を金属で構成し、該ドレイン電極及び
ドレインバスラインの該周辺部に、該周辺部以外の領域
よりも薄い樹脂膜を形成することを特徴とする請求項１
１に記載された薄膜トランジスタマトリクス基板の製造
方法。 - 【請求項１３】 ドレイン電極及びドレインバスライン
の少なくとも一部の周辺部をＩＴＯで構成し、該周辺部
以外の領域をＣｒで構成し、該ドレイン電極及びドレイ
ンバスラインの該周辺部に、該周辺部以外の領域よりも
薄い樹脂膜を形成することを特徴とする請求項１１に記
載された薄膜トランジスタマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14593194A JP3259119B2 (ja) | 1994-06-28 | 1994-06-28 | 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14593194A JP3259119B2 (ja) | 1994-06-28 | 1994-06-28 | 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0815721A true JPH0815721A (ja) | 1996-01-19 |
| JP3259119B2 JP3259119B2 (ja) | 2002-02-25 |
Family
ID=15396393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14593194A Expired - Fee Related JP3259119B2 (ja) | 1994-06-28 | 1994-06-28 | 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259119B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008535205A (ja) * | 2006-02-02 | 2008-08-28 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
| KR100905475B1 (ko) * | 2003-01-08 | 2009-07-02 | 삼성전자주식회사 | 액정 표시 장치 |
| US8242505B2 (en) | 2007-01-16 | 2012-08-14 | Hitachi I Displays, Ltd. | Display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015023161A (ja) * | 2013-07-19 | 2015-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子機器 |
-
1994
- 1994-06-28 JP JP14593194A patent/JP3259119B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100905475B1 (ko) * | 2003-01-08 | 2009-07-02 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2008535205A (ja) * | 2006-02-02 | 2008-08-28 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
| JP4928464B2 (ja) * | 2006-02-02 | 2012-05-09 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
| US8242505B2 (en) | 2007-01-16 | 2012-08-14 | Hitachi I Displays, Ltd. | Display device |
| US8629451B2 (en) | 2007-01-16 | 2014-01-14 | Japan Display Inc. | Display device |
| US8802511B2 (en) | 2007-01-16 | 2014-08-12 | Japan Display Inc. | Display device |
| US10068932B2 (en) | 2007-01-16 | 2018-09-04 | Japan Display Inc. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3259119B2 (ja) | 2002-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7315344B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101212554B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| JP2575263B2 (ja) | 表示パネルの製造方法 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3259119B2 (ja) | 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN113728442A (zh) | 阵列基板及其制作方法 | |
| EP0570928B1 (en) | Method of manufacturing thin film transistor panel | |
| US10497906B2 (en) | Manufacturing method of thin film transistor array substrate | |
| JPH06230425A (ja) | 液晶表示装置及びその製造方法 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JPH0990415A (ja) | 液晶表示装置およびその製造方法 | |
| KR100867471B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JPS615576A (ja) | 薄膜トランジスタ | |
| CN110634748A (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JP2664128B2 (ja) | 金属メッキマスクパターン | |
| KR20020054848A (ko) | 액정표시장치의 제조방법 | |
| JP3663743B2 (ja) | 液晶表示装置の製造方法 | |
| JPH08110528A (ja) | アクティブマトリックスパネルおよびその製造方法 | |
| KR100580397B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH083562B2 (ja) | カラ−フイルタ−の製造方法 | |
| US20240019744A1 (en) | Display panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011016 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |