JPH08147163A - 演算処理装置及び方法 - Google Patents

Abstract

(57)【要約】 【目的】パイプライン処理を行なうマイクロプロセッサ
で、ステージ単位での無駄な電力消費を廃することでマ
イクロプロセッサ全体の消費電力を低減する。 【構成】命令をパイプライン処理する演算処理装置であ
って、パイプラインの各ステージで命令に対する所定の
データ処理を行なうデータ処理部13，14と、データ処理
部13，14の各ステージに入出力される処理内容を保持す
る複数のレジスタ15，17，19と、このレジスタ15，17，
19をそれぞれバイパスするバイパス路と、動作クロック
の周波数が低クロック周波数モードとなった際、あるい
はデータ処理部13，14の各ステージでのデータ処理の流
れを監視し、分岐命令実行時のようにその時点のレジス
タの保持内容が次の単位処理時間内も安定して保持され
ている際に、これを判定して上記バイパス路により上記
レジスタ15，17，19中の該当レジスタをバイパスさせる
コントローラ21とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、無駄な電力消費を避け
た演算処理装置及び方法に関する。

【０００２】

【従来の技術】従来より、ラップトップあるいはパーム
トップタイプのパーソナルコンピュータやワードプロセ
ッサ、携帯型個人情報機器、携帯電話等の携帯使用を前
提とされる各種電子機器では、電源となるバッテリの稼
働時間をいかに長くするかという点に多くの努力が払わ
れており、この点を解決するべくバッテリの容量を拡大
する方向と消費電力を削減する方向の２つの方向で種々
試みがなされている。

【０００３】このうち、バッテリの容量を拡大する方向
では、バッテリのエネルギ密度を向上させた高性能２次
バッテリの開発の開発が盛んに行なわれており、一般的
に広く普及しているニッケル・カドミウムバッテリの約
１．５倍のエネルギ密度を有するニッケル水素バッテリ
がすでに実用化され、ニッケル・カドミウムバッテリの
約２〜３倍のエネルギ密度を有するリチウム・イオンバ
ッテリも徐々に実用化が始まっている。

【０００４】また、消費電力を削減する方向では、まず
電力供給を制御する手法が考えられる。これは、モジュ
ール毎に細かく電力制御を行ない、使用していないもの
は電力を抑制もしくはクロックの供給を停止するもので
ある。

【０００５】さらに、消費電力は電源電圧の２乗に比例
するため、電源及びこの電源によって動作する回路の低
電圧化も進められており、一般的な５［Ｖ］から３．３
［Ｖ］へ、さらには２［Ｖ］以下へとさまざまな試みが
行なわれている。

【０００６】また、ＣＭＯＳ論理回路の場合、消費電力
は動作クロックの周波数に比例するため、プロセッサの
負荷が軽い時や待ち状態ではクロック周波数を低くして
平均消費電力を節約する手法や、動作周波数を抑える代
わりに処理を並列化させることで処理性能を損なわずに
消費電力を低下させる手法が試みられている。

【０００７】

【発明が解決しようとする課題】しかしながら、特にパ
ーソナルコンピュータ等のデータ処理装置では、プロセ
ッサの有する処理性能が年々著しく向上し、それに伴っ
て要求される消費電力も増加している反面、バッテリは
材料の改良等により徐々に高密度化を図っているために
飛躍的な向上を望むことはできず、結果的に上記バッテ
リの容量を拡大する手法をもってバッテリの稼働時間を
大幅に長くするのは困難となっているのが現状である。

【０００８】一方、消費電力を削減する方向では、上記
低電圧化や動作クロックの周波数を下げる手法も、現状
ではとり得る範囲に限界があり、また処理性能とのトレ
ードオフも存在するために、一概に動作電圧、動作クロ
ックの周波数を低下させる訳にはいかない。

【０００９】また上記電力供給を制御する手法は、単に
使用していないモジュールへの電力供給を抑制するだけ
の制御はすでに考え尽くされており、新たな制御手法が
求められている。

【００１０】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、特にパイプライン
処理を行なうマイクロプロセッサにおいて、ステージ単
位での無駄な電力消費を廃することでマイクロプロセッ
サ全体の消費電力を低減可能とした演算処理装置及び方
法を提供することにある。

【００１１】

【課題を解決するための手段】すなわち本発明は、命令
をパイプライン処理する演算処理装置であって、パイプ
ラインの各ステージで命令に対する所定のデータ処理を
行なうデータ処理部と、上記データ処理部の各ステージ
に入出力される処理内容を保持する複数のレジスタから
なるレジスタ郡と、このレジスタ群の各レジスタをそれ
ぞれバイパスするバイパス路と、上記演算処理装置の動
作クロック周波数が低クロック周波数モードとなった
際、あるいは上記データ処理部の各ステージでのデータ
処理の流れを監視し、分岐命令実行時のようにその時点
のレジスタの保持内容が次の単位処理時間内も安定して
保持されている際に、これを判定して上記バイパス路に
より上記レジスタ群中の該当レジスタをバイパスさせる
コントローラとを備えるようにしたものである。

【００１２】

【作用】上記のような構成とすることにより、処理性能
を低下させることなくプロセッサで無駄に消費される電
力を削減することができると共に、バイパスしたレジス
タのセットアップタイムの分だけ処理速度を向上させる
ことも可能となる。

【００１３】

【実施例】以下図面を参照して本発明の一実施例を説明
する。図１はプロセッサのシステム回路構成を示すもの
で、一点鎖線で示す範囲がパイプライン処理部11であ
り、12はパイプライン処理以外の命令に対応した処理を
行なうプロセッサ本体である。

【００１４】ここでは、パイプライン処理部11の構成を
簡略化して表わすために１つの命令に対する処理を２つ
のステージに分けて行なうものとし、例えば第１データ
処理部13でパイプラインの第１ステージのデータ処理と
して命令のフェッチとデコードを、第２データ処理部14
でパイプラインの第２ステージのデータ処理として命令
の実行と対応するメモリへの結果の書込みを行なうもの
とする。

【００１５】しかるに、プロセッサ本体12より与えられ
た命令はパイプライン処理部11でレジスタ（ｒｅｇ．）
15及びマルチプレクサ（ＭＰＸ）16に供され、レジスタ
15の保持内容がマルチプレクサ16に供される。

【００１６】マルチプレクサ16は、プロセッサ本体12か
ら直接与えられた命令とレジスタ15の保持内容のいずれ
か一方を後述するコントローラ21からのレジスタイネー
ブル信号ＲＥ１に従って選択して上記第１データ処理部
13に送出する。

【００１７】第１データ処理部13は上述したパイプライ
ンの第１ステージのデータ処理を行なうもので、その処
理結果はレジスタ17及びマルチプレクサ18に供され、レ
ジスタ17の保持内容がマルチプレクサ18に供される。

【００１８】マルチプレクサ18は、第１データ処理部13
から直接与えられた処理結果とレジスタ17の保持内容の
いずれか一方を後述するコントローラ21からのレジスタ
イネーブル信号ＲＥ２に従って選択して上記第２データ
処理部14に送出する。

【００１９】第２データ処理部14は上述したパイプライ
ンの第２ステージのデータ処理を行なうもので、その処
理結果はレジスタ19及びマルチプレクサ20に供され、レ
ジスタ19の保持内容がマルチプレクサ20に供される。

【００２０】マルチプレクサ20は、第２データ処理部14
から直接与えられた処理結果とレジスタ19の保持内容の
いずれか一方を後述するコントローラ21からのレジスタ
イネーブル信号ＲＥ３に従って選択して上記プロセッサ
本体12に送出する。

【００２１】コントローラ21は、動作クロックの周波数
とパイプラインの使用状態に応じてパイプライン処理部
11内での無駄な電力消費を抑制すべくレジスタ15，17，
19及びマルチプレクサ16，18，20の動作を制御するもの
で、レジスタ15及びマルチプレクサ16にレジスタイネー
ブル信号ＲＥ１を、レジスタ17及びマルチプレクサ18に
レジスタイネーブル信号ＲＥ２を、そしてレジスタ19及
びマルチプレクサ20にレジスタイネーブル信号ＲＥ３を
それぞれ送出する一方、プロセッサ本体12へもその時点
でのパイプラインの状態を表わす状態表示信号Ｓを送出
する。

【００２２】また、レジスタ17及びプロセッサ本体12に
はクロックドライバ22で増幅された動作クロックφ１
が、レジスタ15，19及びプロセッサ本体12にはクロック
ドライバ23で増幅された動作クロックφ２がそれぞれ動
作クロックとして供給されるもので、動作クロックφ１
と動作クロックφ２とは互いに反転した２相クロックを
構成するものである。

【００２３】さらに、クロックドライバ22，23それぞれ
の入出力端を接続するものとして電荷放電回路（ｅ）24
が設けられる。この電荷放電回路24は、図２に示す如く
構成されている。

【００２４】すなわち図２では、クロックドライバ22の
入力端が抵抗Ｒ１を介してＮＰＮのトランジスタＴＲ２
のベースに接続され、このトランジスタＴＲ２のエミッ
タ及びダイオードＤ１のアノードがクロックドライバ22
の出力端に、トランジスタＴＲ２のコレクタがダイオー
ドＤ２のカソードにそれぞれ接続されている。

【００２５】一方、クロックドライバ23の入力端は抵抗
Ｒ２を介してＮＰＮのトランジスタＴＲ１のベースに接
続され、このトランジスタＴＲ１のエミッタ及びダイオ
ードＤ２のアノードがクロックドライバ23の出力端に、
トランジスタＴＲ１のコレクタがダイオードＤ１のカソ
ードにそれぞれ接続されている。

【００２６】次いで上記実施例の動作について説明す
る。まず図１のプロセッサが通常の周波数で動作する場
合、コントローラ21は図４に示すように低クロックモー
ドであるか否か、処理すべき命令がパイプラインによる
命令の連続状態を断つ分岐命令等であるか否かを続けて
判断し（ステップＳ１，Ｓ２）、これらの状態ではない
ことを確認した上でレジスタ15，17，19及びマルチプレ
クサ16，18，20へのレジスタイネーブル信号ＲＥ１〜Ｒ
Ｅ３をアクティブな状態“Ｈ”とし、同時に通常動作で
あることを表わす状態表示信号Ｓをプロセッサ本体12に
送出する（ステップＳ３）。

【００２７】これに対応してプロセッサ本体12はパイプ
ライン処理部11にデータ処理の実行を依頼すると共にレ
ジスタ15及びマルチプレクサ16に処理すべき命令を与え
る。このときレジスタ15は、クロックドライバ23の出力
する増幅された動作クロックφ２の立上がりで処理すべ
き命令をプロセッサ本体12から受取って保持し、その保
持内容をマルチプレクサ16へ送出する。

【００２８】マルチプレクサ16は、コントローラ21から
のレジスタイネーブル信号ＲＥ１が“Ｈ”であるのでイ
ネーブルであるとしてレジスタ15の保持内容を選択して
第１データ処理部13へ送出する。

【００２９】第１データ処理部13は、マルチプレクサ16
から送られてきた命令に対して上述したパイプラインの
第１ステージのデータ処理を行ない、その処理結果をレ
ジスタ17及びマルチプレクサ18へ送出する。

【００３０】このときレジスタ17は、クロックドライバ
22の出力する増幅された動作クロックφ１の立上がりで
処理すべき命令を第１データ処理部13から受取って保持
し、その保持内容をマルチプレクサ18へ送出する。

【００３１】マルチプレクサ18は、コントローラ21から
のレジスタイネーブル信号ＲＥ２が“Ｈ”であるのでイ
ネーブルであるとしてレジスタ17の保持内容を選択して
第２データ処理部14へ送出する。

【００３２】第２データ処理部14は、マルチプレクサ18
から送られてきた処理内容に対して上述したパイプライ
ンの第２ステージのデータ処理を行ない、その処理結果
をレジスタ19及びマルチプレクサ20へ送出する。

【００３３】このときレジスタ19は、クロックドライバ
23の出力する増幅された動作クロックφ２の立上がりで
処理結果を第２データ処理部14から受取って保持し、そ
の保持内容をマルチプレクサ20へ送出する。

【００３４】マルチプレクサ20は、コントローラ21から
のレジスタイネーブル信号ＲＥ３が“Ｈ”であるのでイ
ネーブルであるとしてレジスタ19の保持内容を選択して
プロセッサ本体12へ送出する。プロセッサ本体12はマル
チプレクサ20からの処理結果を受取り、以上で１つの命
令に対するパイプライン処理部11でのデータ処理を終え
るものである。

【００３５】上記のように通常のクロック周波数で動作
している間の電荷放電回路24内での動作について説明す
る。図３に示すように動作クロックφ１と動作クロック
φ２は２相クロックとなっており、互いに反転してい
る。

【００３６】いま、クロックドライバ22に入力される動
作クロックφ１が“Ｈ”、クロックドライバ22に入力さ
れる動作クロックφ２が“Ｌ”であるとすると、同じく
クロックドライバ22の出力端は“Ｈ”、クロックドライ
バ23の出力端は“Ｌ”となる。

【００３７】そのため、ダイオードＤ２には逆方向電圧
がかかって電流は流れない。一方、ダイオードＤ１には
順方向電圧がかかるが、トランジスタＴＲ１はベースが
動作クロックφ２により“Ｌ”となっているためにオフ
となっており、やはり電流は流れない。この状態でクロ
ックドライバ22の出力端のラインには正の電荷が溜まっ
ており、クロックドライバ23の出力端のラインには負の
電荷が溜まっている。

【００３８】ここでクロックドライバ22に入力される動
作クロックφ１が“Ｈ”から“Ｌ”に、クロックドライ
バ23に入力される動作クロックφ２が“Ｌ”から“Ｈ”
に同時に変化すると、クロックドライバ23の出力端は
“Ｌ”、クロックドライバ23の出力端が“Ｈ”となる。

【００３９】これによりトランジスタＴＲ１がオンとな
り、クロックドライバ22の出力端のラインからクロック
ドライバ23の出力端のラインに向かってダイオードＤ１
を介して電流が流れると、クロックドライバ22の出力端
のライン上の正の電荷はクロックドライバ22に吸い込ま
れると同時に電荷放電回路24を通ってクロックドライバ
23の出力端のラインに吸い込まれる。

【００４０】したがって、クロックドライバ23の出力端
のラインにはクロックドライバ23から正の電荷が流れ込
み、同時にクロックドライバ22の出力端のラインからも
正の電荷が流れ込むこととなるため、電荷放電回路24が
電荷の移動を助けてクロックドライバ22，23で消費され
る電力を節約することができる。

【００４１】電荷の移動が終了すると、クロックドライ
バ22の出力端のラインは“Ｌ”、クロックドライバ23の
出力端のラインは“Ｈ”となって状態は安定する。ま
た、クロックドライバ22に入力される動作クロックφ１
が“Ｌ”から“Ｈ”に、クロックドライバ23に入力され
る動作クロックφ２が“Ｈ”から“Ｌ”に変化する場合
も電荷の移動方向が逆であり、上記それぞれ変化の方向
が逆となるだけで前記と同様の動作を行なうものである
ので、その動作の説明については省略する。

【００４２】次に、図１のプロセッサが消費電力の節約
のために低クロックモードとして動作クロックφ１，φ
２の周波数を低くして動作するか、あるいは分岐命令等
のようにパイプラインによる命令の連続状態を断つ命令
を実行する場合には、コントローラ21が上記図４のフロ
ーチャートでこれを確認し（ステップＳ１，Ｓ２）、こ
れらの状態であることを判断した上で、例えばレジスタ
15，19及びマルチプレクサ16，20へのレジスタイネーブ
ル信号ＲＥ１，ＲＥ３をアクティブな状態“Ｈ”、レジ
スタ17及びマルチプレクサ18へのレジスタイネーブル信
号ＲＥ２をインアクティブな状態“Ｌ”、とし、同時に
１段分パイプラインをバイパスすることを表わす状態表
示信号Ｓをプロセッサ本体12に送出する（ステップＳ
４）。

【００４３】これに対応してプロセッサ本体12はパイプ
ライン処理部11にデータ処理の実行を依頼すると共にレ
ジスタ15及びマルチプレクサ16に処理すべき命令を与え
る。このときレジスタ15は、クロックドライバ23の出力
する増幅された動作クロックφ２の立上がりで処理すべ
き命令をプロセッサ本体12から受取って保持し、その保
持内容をマルチプレクサ16へ送出する。

【００４４】マルチプレクサ16は、コントローラ21から
のレジスタイネーブル信号ＲＥ１が“Ｈ”であるのでイ
ネーブルであるとしてレジスタ15の保持内容を選択して
第１データ処理部13へ送出する。

【００４５】第１データ処理部13は、マルチプレクサ16
から送られてきた命令に対して上述したパイプラインの
第１ステージのデータ処理を行ない、その処理結果をレ
ジスタ17及びマルチプレクサ18へ送出する。

【００４６】このときレジスタ17は、コントローラ21か
らのレジスタイネーブル信号ＲＥ２がインアクティブで
あるため、内部のフリップフロップの動作を停止させ、
保持動作を行なわない。

【００４７】マルチプレクサ18は、コントローラ21から
のレジスタイネーブル信号ＲＥ２が“Ｌ”であるのでデ
ィスネーブルであるとして第１データ処理部13からの処
理結果を直接選択して第２データ処理部14へ送出する。

【００４８】第２データ処理部14は、マルチプレクサ18
から送られてきた処理内容に対して上述したパイプライ
ンの第２ステージのデータ処理を行ない、その処理結果
をレジスタ19及びマルチプレクサ20へ送出する。

【００４９】このときレジスタ19は、クロックドライバ
23の出力する増幅された動作クロックφ２の立上がりで
処理結果を第２データ処理部14から受取って保持し、そ
の保持内容をマルチプレクサ20へ送出する。

【００５０】マルチプレクサ20は、コントローラ21から
のレジスタイネーブル信号ＲＥ３が“Ｈ”であるのでイ
ネーブルであるとしてレジスタ19の保持内容を選択して
プロセッサ本体12へ送出する。プロセッサ本体12はマル
チプレクサ20からの処理結果を受取り、以上で１つの命
令に対するパイプライン処理部11でのデータ処理を終え
るものである。

【００５１】以上の動作により、レジスタ17をバイパス
させ、その動作を一時的に停止させることで、無駄な電
力消費を抑制しながらも処理性能を低下させることな
く、さらにはレジスタ17のセットアップタイムの分だけ
処理速度を向上させることができる。

【００５２】上記低クロックモード時あるいはパイプラ
インによる命令の連続状態を断つ命令の実行時であって
も、電荷放電回路24においては通常の動作時と同様に電
荷の移動を助けてクロックドライバ22，23で消費される
電力を節約するため、より消費電力を低減させることが
できる。

【００５３】なお、上記実施例では２相クロックである
動作クロックφ１，φ２に対して電荷放電回路24に示し
たような構成で電荷の移動を助けてクロックドライバ2
2，23での電力消費を抑制するものとしたがこれに限る
ことなく、より多相のクロックにも適用可能であること
は勿論である。

【００５４】

【発明の効果】以上に述べた如く本発明によれば、処理
性能を低下させることなくプロセッサで無駄に消費され
る電力を削減することができると共に、バイパスしたレ
ジスタのセットアップタイムの分だけ処理速度を向上さ
せることも可能な演算処理装置及び方法を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る回路構成を示すブロッ
ク図。

【図２】図１の電荷放電回路内の詳細な回路構成を示す
図。

【図３】同実施例に係る動作クロックを示す図。

【図４】図１のコントローラによる処理内容を示すフロ
ーチャート。

【符号の説明】

11…パイプライン処理部、12…プロセッサ本体、13…第
１データ処理部、14…第２データ処理部、15，17，19…
レジスタ（ｒｅｇ．）、16，18，20…マルチプレクサ
（ＭＰＸ）、21…コントローラ、22，23…クロックドラ
イバ、24…電荷放電回路（ｅ）。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 命令をパイプライン処理する演算処理装
   置であって、 パイプラインの各ステージで命令に対する所定のデータ
   処理を行なうデータ処理手段と、 上記データ処理手段の各ステージに入出力される処理内
   容を保持する複数のレジスタからなるレジスタ郡と、 このレジスタ群の各レジスタをそれぞれバイパスするバ
   イパス手段と、 上記演算処理装置の動作クロック周波数が低クロック周
   波数モードとなった際にこれを判定して上記バイパス手
   段により上記レジスタ群中の所定のレジスタをバイパス
   させる制御手段とを具備したことを特徴とする演算処理
   装置。
2. 【請求項２】 命令をパイプライン処理する演算処理装
   置であって、 パイプラインの各ステージで命令に対する所定のデータ
   処理を行なうデータ処理手段と、 上記データ処理手段の各ステージに入出力される処理内
   容を保持する複数のレジスタからなるレジスタ郡と、 このレジスタ群の各レジスタをそれぞれバイパスするバ
   イパス手段と、 上記データ処理手段の各ステージでのデータ処理の流れ
   を監視し、その時点のレジスタの保持内容が次の単位処
   理時間内も安定して保持されている際にこれを判定して
   上記バイパス手段により上記レジスタ群中の該当レジス
   タをバイパスさせる制御手段とを具備したことを特徴と
   する演算処理装置。
3. 【請求項３】 上記制御手段はデータ処理手段で処理し
   ている命令が分岐命令であることを判定してレジスタの
   バイパスを行なわせることを特徴とする請求項２記載の
   演算処理装置。
4. 【請求項４】 命令をパイプライン処理する演算処理方
   法であって、 パイプラインの各ステージで命令に対する所定のデータ
   処理を行なうデータ処理部の各ステージで入出力される
   処理内容を複数のレジスタからなるレジスタ郡でそれぞ
   れ保持し、 動作クロック周波数が低クロック周波数モードとなった
   際にこれを判定して上記レジスタ群中の所定のレジスタ
   をバイパスさせることを特徴とする演算処理方法。
5. 【請求項５】 命令をパイプライン処理する演算処理方
   法であって、 パイプラインの各ステージで命令に対する所定のデータ
   処理を行なうデータ処理部の各ステージで入出力される
   処理内容を複数のレジスタからなるレジスタ郡でそれぞ
   れ保持し、 上記データ処理部の各ステージでのデータ処理の流れを
   監視し、その時点のレジスタの保持内容が次の単位処理
   時間内も安定して保持されている際にこれを判定して上
   記レジスタ群中の所定のレジスタをバイパスさせること
   を特徴とする演算処理方法。
6. 【請求項６】 命令をパイプライン処理する演算処理装
   置であって、 各々所定のデータ処理を行なう第１のステージ及び第２
   のステージと、 上記第１のステージの処理結果を導く第１のラインと、 上記第１のラインによって導かれた上記第１のステージ
   の処理結果を保持するレジスタと、 上記レジスタに保持された内容を出力する第２のライン
   と、 上記演算処理の動作クロック周波数が通常のクロック周
   波数モードのときには上記第２のラインを選択し、低ク
   ロック周波数モードのときには上記第１のラインを選択
   し、上記第２のステージへ出力する選択手段とを具備し
   たことを特徴とする演算処理装置。