JPH08147050A - Power circuit - Google Patents
Power circuitInfo
- Publication number
- JPH08147050A JPH08147050A JP28539294A JP28539294A JPH08147050A JP H08147050 A JPH08147050 A JP H08147050A JP 28539294 A JP28539294 A JP 28539294A JP 28539294 A JP28539294 A JP 28539294A JP H08147050 A JPH08147050 A JP H08147050A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- transistor
- power supply
- voltage dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、リップルやノイズを含
んだ電源電圧からこれらリップルやノイズ成分を取り除
いた電源電圧を生成する電源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit for generating a power supply voltage by removing the ripple and noise components from a power supply voltage containing ripples and noises.
【０００２】[0002]
【従来の技術】例えば、図３に示すようないわゆるＣＤ
−ＲＯＭ（コンパクト・ディスク−リード・オンリ・メ
モリ）ディスク１１０を再生する再生装置のようにアナ
ログ回路系１１２とディジタル回路系１１３とを備えて
いるものにおいては、アナログ回路系１１２，ディジタ
ル回路系１１３のそれぞれに対して電源電圧を供給する
ようになされている。2. Description of the Related Art For example, a so-called CD as shown in FIG.
-ROM (Compact Disc-Read Only Memory) In the case where the reproducing apparatus for reproducing the disk 110 is equipped with the analog circuit system 112 and the digital circuit system 113, the analog circuit system 112 and the digital circuit system 113 are used. The power supply voltage is supplied to each of the.
【０００３】上記ディジタル回路系１１３に対しては、
端子１０１を介した＋５Ｖ電源が供給される。これに対
して、アナログ回路系１１２は、電源に含まれるリップ
ルやノイズ等に対して敏感であるため、当該アナログ回
路系１１２に対しては例えば端子１００を介した＋１２
Ｖ電源電圧（端子１０１からの＋５Ｖとは別電源）を、
図４に示すような３端子スイッチングレギュレータ１０
２によって＋５Ｖに変換した安定化電源電圧が供給され
る。For the digital circuit system 113,
+ 5V power is supplied via the terminal 101. On the other hand, since the analog circuit system 112 is sensitive to ripples and noises contained in the power supply, the analog circuit system 112 is +12 via the terminal 100, for example.
V power supply voltage (power supply different from + 5V from terminal 101)
3-terminal switching regulator 10 as shown in FIG.
The stabilized power supply voltage converted to + 5V by 2 is supplied.
【０００４】なお、図３において、ディスク１１０は光
学ピックアップ１１１によってディスク面上の信号が読
み取られ、このピックアップ１１１からの信号はＲＦア
ンプやサーボ回路等からなるアナログ回路系１１２に送
られる。また、このアナログ回路系１１２からの信号は
ディジタル回路系１１３に送られ、このディジタル回路
系１１３でデコード処理やホストコンピュータ１１４と
の間のインタフェースが行われる。In FIG. 3, a signal on the disc surface of the disc 110 is read by an optical pickup 111, and the signal from the pickup 111 is sent to an analog circuit system 112 including an RF amplifier and a servo circuit. A signal from the analog circuit system 112 is sent to the digital circuit system 113, and the digital circuit system 113 performs a decoding process and an interface with the host computer 114.
【０００５】[0005]
【発明が解決しようとする課題】ところで、上記アナロ
グ回路系１１２に電源電圧を供給する３端子スイッチン
グレギュレータ等のシリーズレギュレータは、以下に述
べる２つの欠点がある。A series regulator such as a three-terminal switching regulator that supplies a power supply voltage to the analog circuit system 112 has the following two drawbacks.
【０００６】第１に、３端子スイッチングレギュレータ
においては、その回路構成から直流電圧降下分が最小
１．５Ｖ〜２．０Ｖ必要である。First, in the three-terminal switching regulator, a minimum DC voltage drop of 1.5 V to 2.0 V is required due to its circuit configuration.
【０００７】第２に、ディスクリート部品で構成した
り、又は一部の低電圧降下型の３端子スイッチングレギ
ュレータを使用したとしても、その出力電圧が一定とい
うその性質から、入力電圧のバラツキの最低値よりも常
に（ノイズ，リップル成分）＋α分の電圧降下が必要と
なる。例えば、３端子スイッチングレギュレータにおい
て、 入力電圧＝５±０．２５Ｖ ノイズ＋リップル＋αの電圧＝２５０ｍＶ 出力電圧＝４．５Ｖ一定 であるとき、例えば入力電圧が５．２５Ｖならば、出力
との差は０．７５Ｖとなる。Secondly, even if a low voltage drop type three-terminal switching regulator is used as a discrete component or if a part of the low voltage drop type three-terminal switching regulator is used, the output voltage is constant and the minimum value of the variation of the input voltage is caused. Than the above, a voltage drop of (noise, ripple component) + α is always required. For example, in a three-terminal switching regulator, when the input voltage = 5 ± 0.25 V noise + ripple + α voltage = 250 mV output voltage = 4.5 V constant, for example, if the input voltage is 5.25 V, the difference from the output is It becomes 0.75V.
【０００８】上記３端子スイッチングレギュレータは、
これらの欠点のため、図３のような構成において、例え
ばディジタル回路系１１３における電源電圧よりもアナ
ログ回路系１１２への電源電圧の方が高くなることが発
生することがある。このように、ディジタル回路系１１
３において、電源電圧よりも入力信号（アナログ回路系
１１２からの信号）の振幅の方が高くなるとラッチアッ
プが発生する虞があり、これは許されない。このため、
図３の構成では、アナログ回路系１１２とディジタル回
路系１１３との間の電源電圧差を解消するためにダイオ
ードＤ１，Ｄ２が設けられている。The three-terminal switching regulator is
Due to these drawbacks, in the configuration as shown in FIG. 3, the power supply voltage to the analog circuit system 112 may be higher than the power supply voltage in the digital circuit system 113, for example. In this way, the digital circuit system 11
In No. 3, when the amplitude of the input signal (the signal from the analog circuit system 112) becomes higher than the power supply voltage, latch-up may occur, which is not allowed. For this reason,
In the configuration of FIG. 3, diodes D1 and D2 are provided to eliminate the power supply voltage difference between the analog circuit system 112 and the digital circuit system 113.
【０００９】このように、従来は、アナログ回路系とデ
ィジタル回路系を有する装置においては、アナログ回路
系とディジタル回路系とでそれぞれ別電源が必要である
と共に、アナログ回路系には安定化電源電圧を供給する
ための３端子スイッチングレギュレータ等が必要とな
り、さらにアナログ回路系への電源電圧とディジタル回
路系への電源電圧の差を吸収するための構成も必要にな
っている。As described above, conventionally, in a device having an analog circuit system and a digital circuit system, separate power supplies are required for the analog circuit system and the digital circuit system, and the analog circuit system has a stabilized power supply voltage. A three-terminal switching regulator or the like for supplying the power is required, and a structure for absorbing the difference between the power supply voltage to the analog circuit system and the power supply voltage to the digital circuit system is also required.
【００１０】そこで、本発明は、上述のような実情に鑑
みて提案されたものであり、アナログ回路系とディジタ
ル回路系とで別電源を設ける必要がなく、また、３端子
スイッチングレギュレータ等も不要で、さらにアナログ
回路系とディジタル回路系の電源電圧差を吸収するため
の構成も不要な電源回路を提供することを目的とする。Therefore, the present invention has been proposed in view of the above circumstances, and it is not necessary to provide separate power supplies for an analog circuit system and a digital circuit system, and a 3-terminal switching regulator or the like is not necessary. It is another object of the present invention to provide a power supply circuit that does not require a configuration for absorbing a power supply voltage difference between an analog circuit system and a digital circuit system.
【００１１】[0011]
【課題を解決するための手段】本発明の電源回路は上述
した目的を達成するために提案されたものであり、電圧
入力端子と接地端子との間に設けられる第１，第２の抵
抗からなる第１の分圧抵抗と、上記第１の分圧抵抗の分
圧点と接地端子との間に設けられるコンデンサと、電圧
出力端子と接地端子との間に設けられる第３，第４の抵
抗からなる第２の分圧抵抗と、上記第１の分圧抵抗の分
圧点と上記コンデンサとの接続点がベース端子に接続す
る第１のトランジスタ及び、上記第２の分圧抵抗の分圧
点にベース端子が接続すると共にコレクタ端子が電圧出
力端子と接続する第２のトランジスタとからなり、上記
第１及び第２のトランジスタの各エミッタ端子が共通接
続する差動増幅器と、電圧入力端子と電圧出力端子との
間に設けられると共にベース端子が上記第１のトランジ
スタのコレクタ端子と接続する第３のトランジスタとを
有することを特徴とする。The power supply circuit of the present invention is proposed in order to achieve the above-mentioned object, and includes a first resistor and a second resistor provided between a voltage input terminal and a ground terminal. The first voltage dividing resistor, the capacitor provided between the voltage dividing point of the first voltage dividing resistor and the ground terminal, and the third and fourth voltage dividing terminals provided between the voltage output terminal and the ground terminal. A second voltage dividing resistor formed of a resistor, a first transistor whose connection point between the voltage dividing point of the first voltage dividing resistor and the capacitor is connected to the base terminal, and a second voltage dividing resistor. A differential amplifier in which a base terminal is connected to the pressure point and a collector terminal is connected to the voltage output terminal, and the emitter terminals of the first and second transistors are commonly connected; and a voltage input terminal Between the voltage output terminal and Base terminal is characterized by having a third transistor connected to the collector terminal of the first transistor.
【００１２】さらに、本発明の電源回路は、上記第３の
トランジスタのベース端子と上記差動増幅器の第１のト
ランジスタのコレクタ端子との間に、上記第３のトラン
ジスタのベース端子とエミッタ端子が接続されると共に
ベース端子が上記第１のトランジスタのコレクタ端子と
接続される第４のトランジスタを設けることも可能であ
る。Further, in the power supply circuit of the present invention, a base terminal and an emitter terminal of the third transistor are provided between the base terminal of the third transistor and the collector terminal of the first transistor of the differential amplifier. It is also possible to provide a fourth transistor which is connected and whose base terminal is connected to the collector terminal of the first transistor.
【００１３】[0013]
【作用】本発明によれば、第１の分圧抵抗の第１，第２
の抵抗とコンデンサとでリップルフィルタが構成され、
このリップルフィルタの直流電圧降下は、第１，第２の
抵抗の抵抗値に応じて設定でき、したがって、この直流
電圧降下分を入力電圧のリップルやノイズ成分よりも大
きく設定することもできる。また、これら第１，第２の
抵抗の抵抗値とコンデンサの容量とから、このリップル
フィルタのカットオフ周波数も設定できる。リップルフ
ィルタでは、入力のカットオフ周波数以上の成分につい
ては抑圧するが、カットオフ周波数以下の成分について
はそのまま出力する。これらのことから、リップルフィ
ルタを通過する直流電圧は、常に入力電圧−電圧降下分
となり、入力電圧に追従する。したがって、本発明の電
源回路からは、リップルノイズ成分のＰ−Ｐ（ピーク・
ツー・ピーク）電圧に＋αの余裕電圧を加えただけの電
圧降下で、入力電圧からリップルノイズ成分だけを取り
除いた出力電圧が得られる。According to the present invention, the first and second first voltage dividing resistors are provided.
Ripple filter is composed of
The DC voltage drop of this ripple filter can be set according to the resistance values of the first and second resistors, and therefore, this DC voltage drop can also be set larger than the ripple and noise components of the input voltage. Also, the cutoff frequency of the ripple filter can be set based on the resistance values of the first and second resistors and the capacitance of the capacitor. The ripple filter suppresses components above the cutoff frequency of the input, but outputs components below the cutoff frequency as they are. For these reasons, the DC voltage passing through the ripple filter is always the input voltage minus the voltage drop and follows the input voltage. Therefore, from the power supply circuit of the present invention, the ripple noise component PP (peak
The output voltage obtained by removing only the ripple noise component from the input voltage can be obtained with a voltage drop that is the sum of the two-peak voltage and the margin voltage of + α.
【００１４】[0014]
【実施例】以下、図面を参照し、本発明の実施例につい
て詳述する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００１５】図１には本発明の第１の実施例の電源回路
の要部構成を示す。FIG. 1 shows the configuration of the main part of a power supply circuit according to the first embodiment of the present invention.
【００１６】本発明の第１の実施例の電源回路は、電圧
入力端子１と接地端子（グランド：ＧＮＤ端子）との間
に設けられる第１の抵抗１１及び第２の抵抗１２からな
る第１の分圧抵抗と、上記第１の分圧抵抗の分圧点とＧ
ＮＤ端子との間に設けられるコンデンサ３１と、電圧出
力端子２とＧＮＤ端子との間に設けられる第３の抵抗１
３，１４及び第４の抵抗２０からなる第２の分圧抵抗
と、上記第１の分圧抵抗の分圧点と上記コンデンサ３１
との接続点がベース端子に接続する第１のトランジスタ
ｑb 及び上記第２の分圧抵抗の分圧点にベース端子が接
続すると共にコレクタ端子が電圧出力端子２と接続する
第２のトランジスタｑa からなり、上記第１及び第２の
トランジスタｑb ，ｑa の各エミッタ端子が共通接続す
る差動増幅器Ｑ3 と、電圧入力端子１と電圧出力端子２
との間に設けられると共にベース端子が上記第１のトラ
ンジスタｑb のコレクタ端子と接続する第３のトランジ
スタＱ1 とを有することを特徴とする。The power supply circuit of the first embodiment of the present invention comprises a first resistor 11 and a second resistor 12 provided between a voltage input terminal 1 and a ground terminal (ground: GND terminal). And the voltage dividing point of the first voltage dividing resistor and G
A capacitor 31 provided between the ND terminal and the third resistor 1 provided between the voltage output terminal 2 and the GND terminal.
A second voltage dividing resistor composed of 3, 14 and a fourth resistor 20, a voltage dividing point of the first voltage dividing resistor, and the capacitor 31.
The first transistor q b and a second transistor q collector terminal together with the base terminal to the dividing point of the second dividing resistor is connected is connected to the voltage output terminal 2 to the connection point is connected to the base terminal of the It consists a, a differential amplifier Q 3 of the first and second transistors q b, each emitter terminal of q a common connection, the voltage input terminal 1 and the voltage output terminal 2
And a base terminal of the third transistor Q 1 connected to the collector terminal of the first transistor q b .
【００１７】すなわちこの図１において、例えば＋５Ｖ
±５％の入力電圧Ｖinが供給される電圧入力端子１は、
ＰＮＰ型の第３のトランジスタＱ1 のエミッタ端子と接
続され、また、トランジスタＱ1 のコレクタ端子は、電
圧Ｖout が出力される電圧出力端子２と接続されてい
る。このトランジスタＱ1 のベース端子とコレクタ端子
は、差動増幅器Ｑ3 を構成するＮＰＮ型の２つのトラン
ジスタｑb ，ｑa の各コレクタ端子にそれぞれ接続され
ている。当該差動増幅器Ｑ3 の２つのトランジスタ
ｑb ，ｑa のエミッタ端子は共通接続され、さらにこの
共通接続点が抵抗１５を介してＧＮＤ端子に接続されて
いる。また、第２の分圧抵抗を構成する抵抗１３，１４
及び抵抗２０は、電圧出力端子２とＧＮＤ端子との間で
直列接続され、抵抗１３，１４と抵抗２０との分圧点
が、上記差動増幅器Ｑ3 を構成する一方のトランジスタ
ｑa のベース端子に接続されている。上記差動増幅器Ｑ
3 のもう一方のトランジスタｑb のベース端子は、電圧
入力端子１とＧＮＤ端子間に直列接続された抵抗１１及
び１２の分圧点に接続されている。また、上記抵抗１１
及び１２の分圧点はさらに一端がＧＮＤ端子に接続され
たコンデンサ３１の他端と接続され、これら抵抗１１，
１２及びコンデンサ３１によってリップルフィルタが構
成されている。That is, in FIG. 1, for example, + 5V
Voltage input terminal 1 to ± 5% of the input voltage V in is supplied,
It is connected to the emitter terminal of the PNP-type third transistor Q 1 , and the collector terminal of the transistor Q 1 is connected to the voltage output terminal 2 that outputs the voltage V out . The base terminal and collector terminal of the transistor Q 1 are respectively connected to the collector terminals of two NPN type transistors q b and q a that constitute the differential amplifier Q 3 . The emitter terminals of the two transistors q b and q a of the differential amplifier Q 3 are commonly connected, and this common connection point is further connected to the GND terminal via the resistor 15. In addition, the resistors 13 and 14 forming the second voltage dividing resistor
And the resistor 20 are connected in series between the voltage output terminal 2 and the GND terminal, and the voltage dividing point between the resistors 13 and 14 and the resistor 20 is the base of one transistor q a constituting the differential amplifier Q 3. It is connected to the terminal. The differential amplifier Q
The base terminal of the other transistor q b of 3 is connected to the voltage dividing point of the resistors 11 and 12 connected in series between the voltage input terminal 1 and the GND terminal. In addition, the resistor 11
The voltage dividing points of 12 and 12 are further connected to the other end of the capacitor 31 whose one end is connected to the GND terminal.
A ripple filter is constituted by 12 and the capacitor 31.
【００１８】ここで、上述の図１の電源回路において、
抵抗１１の抵抗値をＲ1 、抵抗１２及び抵抗２０の抵抗
値をＲ2 、抵抗１３の抵抗値をＲ3 、抵抗１４の抵抗値
をＲ4 、抵抗１５の抵抗値をＲ5 、コンデンサ３１の容
量をＣ1 とすると、 直流降下電圧Ｖdp＝｛R1-(R3+R4)｝Ｖin/(R1+R2) リップルフィルタの時定数Ｔrp＝C1・R1R2/(R1+R2) リップルフィルタのカットオフ周波数ｆrp ｆrp＝ 1/2πＴrp＝1/｛２π・C1・R1R2/(R1+R2)｝ 出力電圧Ｖout ＝Ｖin−Ｖdp となる。Here, in the power supply circuit of FIG.
The resistance value of the resistor 11 is R 1 , the resistance values of the resistors 12 and 20 are R 2 , the resistance value of the resistor 13 is R 3 , the resistance value of the resistor 14 is R 4 , the resistance value of the resistor 15 is R 5 , and the capacitor 31. Let C 1 be the capacity of DC drop voltage V dp = {R 1- (R 3 + R 4 )} V in / (R 1 + R 2 ). Time constant of ripple filter T rp = C 1 · R 1 R 2 / (R 1 + R 2 ) Ripple filter cutoff frequency f rp f rp = 1 / 2πT rp = 1 / {2π · C 1 · R 1 R 2 / (R 1 + R 2 )} Output voltage V out = V in −V dp .
【００１９】このように、各抵抗１１，１２，１３，１
４の上記各抵抗値Ｒ1 ，Ｒ2 ，Ｒ3，Ｒ4 とコンデンサ
３１の容量Ｃ1 は、上記直流降下電圧Ｖdp及びカットオ
フ周波数ｆrpの値を決めるためのものであり、抵抗１５
は差動増幅器Ｑ3 の動作電流を決める抵抗である。な
お、第３の抵抗として抵抗１３と抵抗１４を２本シリー
ズに構成しているのは、必要な直流降下電圧Ｖdpを得る
ために、通常の日本工業規格（ＪＩＳ）の固定抵抗値の
規格であるＥ24シリーズ抵抗だけでは不可能な場合が多
いからである。In this way, each resistor 11, 12, 13, 1
The resistance values R 1 , R 2 , R 3 , R 4 and the capacitance C 1 of the capacitor 31 of FIG. 4 are for determining the values of the DC drop voltage V dp and the cutoff frequency f rp , and the resistance 15
Is a resistor that determines the operating current of the differential amplifier Q 3 . It should be noted that the resistor 13 and the resistor 14 are configured as the third resistor in a two-series series in order to obtain a necessary DC drop voltage V dp, which is a standard of a fixed resistance value of a normal Japanese Industrial Standard (JIS). This is because there are many cases where it is impossible to do with E 24 series resistors alone.
【００２０】ここで、例えば、Ｖin＝５Ｖのとき、Ｖdp
＝０．２５Ｖに設定すると、 Ｖdp＝Ｋ・Ｖin 〔Ｋ＝｛R1-(R3+R4)｝/(R1+
R2)〕 0.25 ＝Ｋ・５ ∴ Ｋ＝０．０５ となる。Here, for example, when V in = 5V, V dp
= 0.25V, V dp = K · V in [K = {R 1- (R 3 + R 4 )} / (R 1 +
R 2 )] 0.25 = K · 5∴K = 0.05.
【００２１】また、Ｖinが５±０．２５Ｖにばらついた
時のＶdpとＶout は、 Ｖin Ｖdp Ｖout 5.25 0.2625 4.9875 (V) 5.00 0.25 4.75 (V) 4.75 0.2375 4.5125 (V) となる。When V in varies to 5 ± 0.25 V, V dp and V out are V in V dp V out 5.25 0.2625 4.9875 (V) 5.00 0.25 4.75 (V) 4.75 0.2375 4.5125 (V) Become.
【００２２】上記直流降下電圧Ｖdpは、実際には上述の
ように２５０ｍＶの一定ではなく、±１２．５ｍＶの偏
差を持つが、第１の実施例の電源回路によれば、出力電
圧Ｖout は入力電圧Ｖinに追従することがわかる。Although the DC drop voltage V dp actually has a deviation of ± 12.5 mV instead of being constant at 250 mV as described above, according to the power supply circuit of the first embodiment, the output voltage V out It follows that the input follows the input voltage V in .
【００２３】次に、第２の実施例の電源回路を図２に示
す。なお、図２において、図１と同様の構成要素には同
一の指示符号を付してその説明は省略する。Next, the power supply circuit of the second embodiment is shown in FIG. 2, the same components as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.
【００２４】この図２に示す第２の実施例の電源回路に
おいては、トランジスタＱ1 のベース端子がＰＮＰ型の
第４のトランジスタＱ2 のエミッタ端子と接続されると
共に、トランジスタＱ1 のエミッタ端子とトランジスタ
Ｑ2 のエミッタ端子との間は抵抗値Ｒ8 の抵抗１８を介
して接続されている。また、トランジスタＱ1 のエミッ
タ端子は抵抗値Ｒ7 の抵抗１７を介してトランジスタＱ
2 のベース端子とも接続されている。さらに、このトラ
ンジスタＱ2 のベース端子が差動増幅器Ｑ3 のトランジ
スタｑb のコレクタ端子に接続され、またトランジスタ
Ｑ2 のコレクタ端子は抵抗値Ｒ6 の抵抗１６を介してＧ
ＮＤ端子に接続されている。In the power supply circuit of the second embodiment shown in FIG. 2, the base terminal of the transistor Q 1 is connected to the emitter terminal of the fourth PNP transistor Q 2 and the emitter terminal of the transistor Q 1 is connected. And the emitter terminal of the transistor Q 2 are connected via a resistor 18 having a resistance value R 8 . The emitter terminal of the transistor Q 1 is connected to the transistor Q 1 via the resistor 17 having the resistance value R 7.
It is also connected to the base terminal of 2 . Further, the base terminal of the transistor Q 2 is connected to the collector terminal of the transistor q b of the differential amplifier Q 3 , and the collector terminal of the transistor Q 2 is G via the resistor 16 having the resistance value R 6.
It is connected to the ND terminal.
【００２５】この第２の実施例回路によれば、抵抗１
５，１７，１８は差動増幅器Ｑ3 の各トランジスタ
ｑa ，ｑb と第４のトランジスタＱ2 の動作電流を決め
るための抵抗であり、抵抗１６は電圧出力端子２がショ
ートされた時にトランジスタＱ2 に流れる電流を制限す
るための制限抵抗である。According to the circuit of the second embodiment, the resistance 1
Reference numerals 5, 17 and 18 denote resistors for determining the operating currents of the transistors q a and q b and the fourth transistor Q 2 of the differential amplifier Q 3 , and the resistor 16 is a transistor when the voltage output terminal 2 is short-circuited. A limiting resistor for limiting the current flowing through Q 2 .
【００２６】なお、図２に示す第２の実施例回路は、ト
ランジスタＱ1 ，Ｑ2 で変形のダーリントン回路を形成
しているが、電流が少なければトランジスタＱ2 を省略
して図１のようなシングル回路とすることができる。In the circuit of the second embodiment shown in FIG. 2, transistors Q 1 and Q 2 form a modified Darlington circuit. However, if the current is small, the transistor Q 2 is omitted and the circuit shown in FIG. Can be a single circuit.
【００２７】本実施例の電源回路によれば、リップルフ
ィルタのカットオフ周波数を１Ｈｚに設定すると、入力
電圧を作っているスイッチングレギュレータのスイッチ
ング周波数（通常数１０ｋＨｚ）に対しては、８０ｄＢ
以上のリジェクションレシオ(rejection Ratio) を持つ
ことができる。According to the power supply circuit of this embodiment, when the cutoff frequency of the ripple filter is set to 1 Hz, it is 80 dB with respect to the switching frequency (usually several 10 kHz) of the switching regulator which produces the input voltage.
It is possible to have the above rejection ratio.
【００２８】上述のようなことから、本発明実施例の電
源回路においては、入力電源電圧から、リップルフィル
タによってリップルやノイズ等の除去したい成分のみを
除去でき、また、直流分の電圧降下は（リップル，ノイ
ズ成分のピーク・ツー・ピーク電圧）＋α分で済む。す
なわち、通常のスイッチングレギュレータのリップル，
ノイズ成分の規格は１００ｍＶ〜３００ｍＶ程度であ
り、その場合、リップルフィルタの直流電圧降下は２０
０ｍＶ〜４００ｍＶに設定できる。また、リップルフィ
ルタは、その性質上、カットオフ周波数以上は６ｄＢ／
ｏｃｔで抑圧するが、それ以下の成分はそのまま出力に
現れる。したがって、直流電圧は常に入力電圧−電圧降
下分となって、入力電圧に追従する。そのため、例え
ば、入力電圧側をディジタル系回路に、出力電圧側をア
ナログ系回路に接続したとき、これらアナログ回路系を
構成するＩＣとディジタル回路系を構成するＩＣを各々
直結しても、その電源電圧差は常に２００ｍＶ〜４００
ｍＶになり、アッチアップの虞がない。From the above, in the power supply circuit of the embodiment of the present invention, only the component to be removed such as ripple and noise can be removed from the input power supply voltage by the ripple filter, and the voltage drop of the direct current component is ( Ripple, noise component peak-to-peak voltage) + α minutes. That is, the ripple of a normal switching regulator,
The standard of the noise component is about 100 mV to 300 mV, and in that case, the DC voltage drop of the ripple filter is 20.
It can be set to 0 mV to 400 mV. Also, the ripple filter is 6 dB / above the cutoff frequency due to its nature.
Although it is suppressed by oct, components below it appear in the output as they are. Therefore, the DC voltage is always the input voltage minus the voltage drop and follows the input voltage. Therefore, for example, when the input voltage side is connected to the digital system circuit and the output voltage side is connected to the analog system circuit, even if the ICs forming the analog circuit system and the ICs forming the digital circuit system are directly connected, respectively, the power supply Voltage difference is always 200mV-400
It becomes mV, and there is no fear of being up.
【００２９】これらのことから、本発明実施例電源回路
においては、例えばＣＤ−ＲＯＭディスクの再生装置の
ようなディジタル回路系とアナログ回路系が混在する装
置で、アナログ回路系に供給する電源電圧の５Ｖを、例
えばディジタル回路系に供給する５Ｖ電源から生成する
ことができるため、前述した従来例のようにアナログ回
路系とディジタル回路系とで別々の電源電圧を使用して
例えばアナログ回路系への５Ｖ電源電圧を±１２Ｖから
３端子レギュレータ等によって作る方法に比べ、発熱が
少なく、ラッチアップ発生の心配なしにディジタル回路
系とアナログ回路系のＩＣ間を直結できる。また、電源
電圧として１２Ｖ等を使わないので５Ｖ単一電源化も実
現可能となる。From the above, in the power supply circuit according to the embodiment of the present invention, in a device such as a CD-ROM disc reproducing device in which a digital circuit system and an analog circuit system are mixed, the power supply voltage supplied to the analog circuit system is Since 5V can be generated from, for example, a 5V power supply that is supplied to a digital circuit system, different power supply voltages are used for the analog circuit system and the digital circuit system as in the above-described conventional example. Compared to the method of making a 5V power supply voltage from ± 12V by a three-terminal regulator or the like, less heat is generated, and the ICs of the digital circuit system and the analog circuit system can be directly connected without worrying about the occurrence of latch-up. Further, since 12V or the like is not used as the power supply voltage, it is possible to realize a single 5V power supply.
【００３０】なお、本発明の各実施例回路はＩＣ化する
ことも可能である。例えば、図２の実施例回路をＩＣ化
する場合には、差動増幅器Ｑ3 のトランジスタをダーリ
ントン接続に、トランジスタＱ2 をインバーテッドダー
リントン接続に、また、抵抗１５〜１８を電流源に変え
るだけで、ディスクリート部品で構成した回路と基本的
には同じ動作をするものを実現できる。The circuits of the respective embodiments of the present invention can be integrated into an IC. For example, when the circuit of the embodiment of FIG. 2 is integrated into an IC, the transistors of the differential amplifier Q 3 are changed to Darlington connection, the transistor Q 2 is changed to inverted Darlington connection, and the resistors 15 to 18 are changed to current sources. Thus, it is possible to realize a circuit that basically operates the same as a circuit configured with discrete components.
【００３１】[0031]
【発明の効果】本発明の電源回路においては、入力電源
電圧から、リップルフィルタによってリップルやノイズ
等の除去したい成分のみを除去でき、また、直流分の電
圧降下は（リップル，ノイズ成分のピーク・ツー・ピー
ク電圧）＋α分で済む。そのため、例えば、入力電圧側
をディジタル系回路に、出力電圧側をアナログ系回路に
接続したとしてもアッチアップの虞がなく、さらにアナ
ログ回路系とディジタル回路系の電源電圧差を吸収する
ための構成も不要となる。In the power supply circuit of the present invention, only the component to be removed such as ripple and noise can be removed from the input power supply voltage by the ripple filter, and the voltage drop of the DC component is (peak of ripple and noise component. Two-peak voltage) + α minutes. Therefore, for example, even if the input voltage side is connected to the digital system circuit and the output voltage side is connected to the analog system circuit, there is no fear of up-time, and a configuration for absorbing the power supply voltage difference between the analog circuit system and the digital circuit system. Becomes unnecessary.
【００３２】また、本発明電源回路においては、例えば
ＣＤ−ＲＯＭディスクの再生装置のようなディジタル回
路系とアナログ回路系が混在する装置で、アナログ回路
系に供給する電源電圧の５Ｖを、例えばディジタル回路
系に供給する５Ｖ電源から生成することができるため、
アナログ回路系とディジタル回路系とで別々の電源電圧
を使用する必要がなく、また、発熱も少なく、ラッチア
ップ発生の心配なしにディジタル回路系とアナログ回路
系のＩＣ間を直結できる。さらに、電源電圧を単一電源
化することも可能となる。Further, in the power supply circuit of the present invention, in a device in which a digital circuit system and an analog circuit system coexist, such as a CD-ROM disc reproducing device, the power supply voltage of 5 V supplied to the analog circuit system is, for example, digital. Since it can be generated from the 5V power supply supplied to the circuit system,
It is not necessary to use separate power supply voltages for the analog circuit system and the digital circuit system, less heat is generated, and the ICs of the digital circuit system and the analog circuit system can be directly connected without fear of latch-up. Further, it becomes possible to use a single power supply voltage.
【図１】本発明の第１の実施例の電源回路の回路図であ
る。FIG. 1 is a circuit diagram of a power supply circuit according to a first embodiment of the present invention.
【図２】本発明の第２の実施例の電源回路の回路図であ
る。FIG. 2 is a circuit diagram of a power supply circuit according to a second embodiment of the present invention.
【図３】ＣＤ−ＲＯＭディスクの再生装置と従来の電源
回路の構成を説明するためのブロック回路図である。FIG. 3 is a block circuit diagram for explaining a configuration of a CD-ROM disc reproducing apparatus and a conventional power supply circuit.
【図４】従来の３端子スイッチングレギュレータの概略
構成を示すブロック回路図である。FIG. 4 is a block circuit diagram showing a schematic configuration of a conventional 3-terminal switching regulator.
ｑa 第１のトランジスタ ｑb 第２のトランジスタ Ｑ1 第３のトランジスタ Ｑ2 第４のトランジスタ Ｑ3 差動増幅器 １１〜１８，２０ 抵抗 ３１ コンデンサq a 1st transistor q b 2nd transistor Q 1 3rd transistor Q 2 4th transistor Q 3 Differential amplifier 11-18, 20 Resistor 31 Capacitor
Claims (2)
れる第１，第２の抵抗からなる第１の分圧抵抗と、 上記第１の分圧抵抗の分圧点と接地端子との間に設けら
れるコンデンサと、 電圧出力端子と接地端子との間に設けられる第３，第４
の抵抗からなる第２の分圧抵抗と、 上記第１の分圧抵抗の分圧点と上記コンデンサとの接続
点がベース端子に接続する第１のトランジスタ及び、上
記第２の分圧抵抗の分圧点にベース端子が接続すると共
にコレクタ端子が電圧出力端子と接続する第２のトラン
ジスタとからなり、上記第１及び第２のトランジスタの
各エミッタ端子が共通接続する差動増幅器と、 電圧入力端子と電圧出力端子との間に設けられると共
に、ベース端子が上記第１のトランジスタのコレクタ端
子と接続する第３のトランジスタとを有することを特徴
とする電源回路。1. A first voltage dividing resistor comprising first and second resistors provided between a voltage input terminal and a ground terminal, and a voltage dividing point of the first voltage dividing resistor and a ground terminal. A third capacitor provided between the voltage output terminal and the ground terminal
Of the second voltage dividing resistor, a first transistor whose connecting point between the voltage dividing point of the first voltage dividing resistor and the capacitor is connected to the base terminal, and a second voltage dividing resistor of the second voltage dividing resistor. A differential amplifier in which a base terminal is connected to the voltage dividing point and a collector terminal is connected to a voltage output terminal, and a differential amplifier in which the emitter terminals of the first and second transistors are commonly connected; A power supply circuit comprising: a third transistor provided between the terminal and the voltage output terminal, and having a base terminal connected to the collector terminal of the first transistor.
上記差動増幅器の第１のトランジスタのコレクタ端子と
の間に、上記第３のトランジスタのベース端子とエミッ
タ端子が接続されると共にベース端子が上記第１のトラ
ンジスタのコレクタ端子と接続される第４のトランジス
タを設けることを特徴とする請求項１記載の電源回路。2. The base terminal and the emitter terminal of the third transistor are connected between the base terminal of the third transistor and the collector terminal of the first transistor of the differential amplifier, and the base terminal is The power supply circuit according to claim 1, further comprising a fourth transistor connected to the collector terminal of the first transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28539294A JPH08147050A (en) | 1994-11-18 | 1994-11-18 | Power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28539294A JPH08147050A (en) | 1994-11-18 | 1994-11-18 | Power circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08147050A true JPH08147050A (en) | 1996-06-07 |
Family
ID=17690949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28539294A Pending JPH08147050A (en) | 1994-11-18 | 1994-11-18 | Power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08147050A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128457A (en) * | 2005-11-07 | 2007-05-24 | Freescale Semiconductor Inc | Ripple filter circuit |
| CN103001474A (en) * | 2012-11-29 | 2013-03-27 | 深圳Tcl新技术有限公司 | Active power filter device of power source and filter method thereof |
| CN111697802A (en) * | 2020-06-30 | 2020-09-22 | 钰泰半导体南通有限公司 | Ripple wave eliminating circuit and switching power supply |
-
1994
- 1994-11-18 JP JP28539294A patent/JPH08147050A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128457A (en) * | 2005-11-07 | 2007-05-24 | Freescale Semiconductor Inc | Ripple filter circuit |
| CN103001474A (en) * | 2012-11-29 | 2013-03-27 | 深圳Tcl新技术有限公司 | Active power filter device of power source and filter method thereof |
| CN111697802A (en) * | 2020-06-30 | 2020-09-22 | 钰泰半导体南通有限公司 | Ripple wave eliminating circuit and switching power supply |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08147050A (en) | Power circuit | |
| US4914533A (en) | Differential amplifier with differential outputs | |
| JPS6184913A (en) | High-pass circuit device | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US6472928B1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| JPS5921546Y2 (en) | variable filter circuit | |
| KR0127491B1 (en) | Head amplifier | |
| US7068117B2 (en) | Power supply ripple rejection in tuner oscillator stage | |
| JPH11225244A (en) | Dc recovery circuit for ccd analog signal processing circuit | |
| JP3208915B2 (en) | Reproducing circuit for magnetic head | |
| JPS643363B2 (en) | ||
| JP2557628B2 (en) | Rituple Filter | |
| JPH05150847A (en) | Power supply circuit | |
| JP2793071B2 (en) | Pop noise prevention circuit | |
| JP2538013Y2 (en) | High pass filter circuit | |
| JPH07240666A (en) | Capacitance multiplication circuit | |
| JPS6040730B2 (en) | emitter follower circuit | |
| JPH1131302A (en) | Reed amplifier circuit and semiconductor integrated circuit | |
| JPH0720967Y2 (en) | Ground isolation circuit | |
| JPS58178615A (en) | Recording amplifier circuit provided with alc | |
| JP3128315B2 (en) | Differential amplifier circuit | |
| JP3243888B2 (en) | Semiconductor device | |
| JP2731070B2 (en) | Base current stabilization circuit | |
| JPS626774Y2 (en) | ||
| JPS62111519A (en) | Pwm wave generating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020813 |