JPH08139020A - Method of forming semiconductor device - Google Patents
Method of forming semiconductor deviceInfo
- Publication number
- JPH08139020A JPH08139020A JP13290195A JP13290195A JPH08139020A JP H08139020 A JPH08139020 A JP H08139020A JP 13290195 A JP13290195 A JP 13290195A JP 13290195 A JP13290195 A JP 13290195A JP H08139020 A JPH08139020 A JP H08139020A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- amorphous silicon
- crystal growth
- region
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本明細書で開示する発明は、結晶
性を有する薄膜半導体を用いた半導体装置の作製方法に
関する。特に薄膜トランジスタの作製方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The invention disclosed in this specification relates to a method for manufacturing a semiconductor device using a thin film semiconductor having crystallinity. In particular, it relates to a method for manufacturing a thin film transistor.
【０００２】[0002]
【従来の技術】近年、ガラスや石英基板上に形成された
薄膜半導体を用いたトランジスタ（薄膜トランジスタや
ＴＦＴと称される）が注目されている。これは、ガラス
基板や石英基板の表面に数百〜数千Åの厚さを有する薄
膜半導体を形成し、この薄膜半導体を用いてトランジス
タ（絶縁ゲイト型電界効果トランジスタ）を形成する技
術である。2. Description of the Related Art In recent years, a transistor (referred to as a thin film transistor or a TFT) using a thin film semiconductor formed on a glass or quartz substrate has been receiving attention. This is a technique in which a thin film semiconductor having a thickness of several hundred to several thousand liters is formed on the surface of a glass substrate or a quartz substrate, and a transistor (insulating gate type field effect transistor) is formed using this thin film semiconductor.
【０００３】薄膜トランジスタの応用範囲としては、ア
クティブマトリクス型の液晶表示装置が知られている。
これは、マトリクス状に配置された数十万以上の画素の
それぞれにスイッチング素子として薄膜トランジスタを
配置し、微細で高速度の表示を行わすものである。As an application range of thin film transistors, an active matrix type liquid crystal display device is known.
In this, a thin film transistor is arranged as a switching element in each of hundreds of thousands or more of pixels arranged in a matrix, and fine and high-speed display is performed.
【０００４】このようなアクティブマトリクス型の液晶
表示装置に利用される薄膜トランジスタとしては、非晶
質珪素（アモルファスシリコン）薄膜を用いたものが実
用化されている。As a thin film transistor used in such an active matrix type liquid crystal display device, a thin film transistor using an amorphous silicon thin film has been put into practical use.
【０００５】しかしながら、非晶質珪素薄膜を用いた薄
膜トランジスタは、その特性が低いという問題がある。
例えば、アクティブマトリクス型の液晶表示装置の表示
機能としてより高い機能を求めようとする場合、非晶質
珪素膜を用いた薄膜トランジスタでは、その特性が低す
ぎる。However, a thin film transistor using an amorphous silicon thin film has a problem that its characteristics are low.
For example, when a higher display function of an active matrix liquid crystal display device is desired, the characteristics of a thin film transistor using an amorphous silicon film are too low.
【０００６】また、画素のスイッチングのみではなく、
周辺駆動回路をも薄膜トランジスタで構成することで、
一枚の基板の上に集積化した一体型の液晶表示システム
を構成することが提案されているが、非晶質珪素薄膜を
用いた薄膜トランジスタでは、その動作速度の低さから
周辺駆動回路を構成することができない。特に非晶質珪
素薄膜を用いた薄膜トランジスタでは、Ｐチャネル型を
実用化することが困難であるので（特性が低過ぎ実用に
ならない）ＣＭＯＳ回路が構成できないという基本的な
問題がある。In addition to pixel switching,
By configuring the peripheral drive circuit also with thin film transistors,
Although it has been proposed to construct an integrated liquid crystal display system integrated on a single substrate, a thin film transistor using an amorphous silicon thin film constitutes a peripheral drive circuit due to its low operating speed. Can not do it. Particularly in a thin film transistor using an amorphous silicon thin film, it is difficult to put the P-channel type into practical use, and there is a fundamental problem that a CMOS circuit cannot be constructed (characteristics are too low to be put into practical use).
【０００７】さらに、画像データ等を処理または記憶す
るための集積回路等をも画素領域や周辺駆動回路と同一
の基板上に集積化する技術も提案されているが、非晶質
珪素薄膜を用いた薄膜トランジスタでは、その特性の低
さから画像データを処理できるような集積回路を構成す
ることができない。Further, a technique has been proposed in which an integrated circuit for processing or storing image data and the like is integrated on the same substrate as the pixel region and the peripheral drive circuit, but an amorphous silicon thin film is used. The thin film transistor cannot form an integrated circuit capable of processing image data because of its low characteristics.
【０００８】一方、非晶質珪素薄膜を用いた薄膜トラン
ジスタを大きく上回る特性を有する薄膜トランジスタと
して、結晶性珪素膜を用いて薄膜トランジスタを構成す
る技術が知られている。この技術は、非晶質珪素膜の形
成後に加熱処理やレーザー光の照射を行うことにより、
非晶質珪素膜を結晶性珪素膜に変成する技術を利用した
ものである。非晶質珪素膜を結晶化させることによって
得られる結晶性珪素膜は、一般に多結晶構造あるいは微
結晶構造を有している。On the other hand, as a thin film transistor having characteristics far superior to those of a thin film transistor using an amorphous silicon thin film, a technique of forming a thin film transistor using a crystalline silicon film is known. This technique uses heat treatment and laser light irradiation after the amorphous silicon film is formed,
It utilizes a technique of transforming an amorphous silicon film into a crystalline silicon film. A crystalline silicon film obtained by crystallizing an amorphous silicon film generally has a polycrystalline structure or a microcrystalline structure.
【０００９】結晶性珪素膜を用いて薄膜トランジスタを
構成した場合、非晶質珪素膜を用いた場合に比較して、
はるかに高い特性を得ることができる。例えば、薄膜ト
ランジスタの特性を評価する一つの指標である移動度で
見た場合、非晶質珪素膜を用いた薄膜トランジスタでは
移動度が１〜２ｃｍ2 ／Ｖｓ以下（Ｎチャネル型の場
合）であるが、結晶性珪素膜を用いた薄膜トランジスタ
では、Ｎチャネル型で１００ｃｍ2 ／Ｖｓ程度以上、Ｐ
チャネル型で５０ｃｍ2 ／Ｖｓ程度以上のものを得るこ
とができる。When a thin film transistor is formed by using a crystalline silicon film, compared with the case where an amorphous silicon film is used,
Much higher characteristics can be obtained. For example, in terms of the mobility which is one index for evaluating the characteristics of the thin film transistor, the mobility of the thin film transistor using the amorphous silicon film is 1 to 2 cm 2 / Vs or less (in the case of N channel type). In a thin film transistor using a crystalline silicon film, an N-channel type is about 100 cm 2 / Vs or more, P
It is possible to obtain a channel type having a size of about 50 cm 2 / Vs or more.
【００１０】しかしながら、非晶質珪素膜を結晶化する
ことによって得られた結晶性珪素膜は、多結晶構造を有
しており、結晶粒界に起因する数々の問題があった。例
えば、結晶粒界を経由して移動してしまうキャリアが存
在するために、薄膜トランジスタの耐圧が大きく制限さ
れてしまうという問題である。また、高速動作を行わす
場合に特性の変化や劣化が起こりやすいという問題があ
る。また、結晶粒界を経由して移動してしまうキャリア
が存在するために、薄膜トランジスタがＯＦＦ時におけ
るオフ電流（漏れ電流）が多くなってしまうという問題
がある。However, the crystalline silicon film obtained by crystallizing the amorphous silicon film has a polycrystalline structure, and has various problems due to crystal grain boundaries. For example, there is a problem in that the withstand voltage of the thin film transistor is greatly limited because there are carriers that move through the crystal grain boundaries. In addition, there is a problem that characteristics change or deterioration is likely to occur when high speed operation is performed. In addition, there is a problem that an off current (leakage current) is increased when the thin film transistor is off because there are carriers that move through a crystal grain boundary.
【００１１】またアクティブマトリクス型の液晶表示装
置をより集積化した形で構成しようとする場合、画素領
域のみでなく、周辺回路をも１枚のガラス基板上に形成
してしまうことが望まれる。このような場合、マトリク
ス状に数十万個配置された画素トランジスタを駆動する
ために、周辺回路に配置された薄膜トランジスタには大
電流を扱えることが要求される。Further, when the active matrix type liquid crystal display device is to be constructed in a more integrated form, it is desired to form not only the pixel region but also the peripheral circuit on one glass substrate. In such a case, in order to drive hundreds of thousands of pixel transistors arranged in a matrix, the thin film transistors arranged in the peripheral circuit are required to be able to handle a large current.
【００１２】大電流を取り扱うことのできる薄膜トラン
ジスタを得るには、チャネル幅を大きくした構造を採用
する必要がある。しかしながら、結晶性珪素膜を用いた
薄膜トランジスタでは、そのチャネル幅を広くしても耐
圧の問題から実用にならないという問題があった。また
しきい値の変動等が大きく、実用的ではないという問題
がある。In order to obtain a thin film transistor which can handle a large current, it is necessary to adopt a structure having a large channel width. However, a thin film transistor using a crystalline silicon film has a problem that even if the channel width is widened, it cannot be put to practical use due to the problem of withstand voltage. Further, there is a problem that the fluctuation of the threshold value is large and it is not practical.
【００１３】また画像データを処理するための集積回路
を結晶性珪素膜を用いた薄膜トランジスタで構成しよう
としても、しきい値の変動や特性の経時変化の問題か
ら、実用的な集積回路（従来のＩＣの代わりに用いるこ
とができるような）を得ることができなかった。Even if an integrated circuit for processing image data is made up of a thin film transistor using a crystalline silicon film, a practical integrated circuit (conventional integrated circuit) cannot be used because of the problems of fluctuations in threshold value and changes in characteristics over time. Could not be used instead of IC).
【００１４】[0014]
【発明が解決しようとする課題】本明細書で開示する発
明は、結晶粒界の影響を受けない薄膜トランジスタを提
供することを目的とする。また、本明細書で開示する発
明の他の目的は、耐圧が高く大電流を扱うことのできる
薄膜トランジスタを提供することを目的とする。また、
本明細書で開示する発明の他の目的は、特性の劣化や変
動の無い薄膜トランジスタを提供することを目的とす
る。また、本明細書で開示する発明の他の目的は、単結
晶半導体を用いた場合と同様な特性を有する薄膜トラン
ジスタを提供することを目的とする。SUMMARY OF THE INVENTION An object of the invention disclosed in the present specification is to provide a thin film transistor which is not affected by crystal grain boundaries. Another object of the invention disclosed in this specification is to provide a thin film transistor which has a high withstand voltage and can handle a large current. Also,
Another object of the invention disclosed in this specification is to provide a thin film transistor without deterioration or fluctuation of characteristics. Another object of the invention disclosed in this specification is to provide a thin film transistor having characteristics similar to those of the case of using a single crystal semiconductor.
【００１５】[0015]
【課題を解決するための手段】本明細書で開示する主要
な発明は、絶縁表面を有する基板上に第１の非晶質珪素
膜を形成する工程と、前記第１の非晶質珪素膜に接して
珪素の結晶化を助長する金属元素を接して保持させる工
程と、加熱処理を加え前記第１の非晶質珪素膜を結晶化
させる工程と、該工程において結晶化された珪素膜をパ
ターニングし結晶成長核となる層を形成する工程と、前
記結晶成長核となる層を覆って第２の非晶質珪素膜を形
成する工程と、前記結晶成長核となる層から結晶成長を
行わせ前記第２の非晶質珪素膜中に実質的に結晶粒界の
存在しない領域を形成する工程と、前記結晶成長が行わ
れた実質的に結晶粒界が含まれない領域を用いて活性層
を構成する工程と、を有することを特徴とする。The main invention disclosed in the present specification is to form a first amorphous silicon film on a substrate having an insulating surface, and the first amorphous silicon film. Contacting and holding a metal element that promotes crystallization of silicon, holding a heat treatment to crystallize the first amorphous silicon film, and the silicon film crystallized in the step. Patterning to form a layer serving as a crystal growth nucleus, forming a second amorphous silicon film covering the layer serving as a crystal growth nucleus, and performing crystal growth from the layer serving as a crystal growth nucleus. And forming a region in the second amorphous silicon film having substantially no crystal grain boundaries, and using the region in which the crystal growth is substantially not included to activate the crystal grain boundaries. And a step of forming a layer.
【００１６】上記構成において、絶縁表面を有する基板
としては、ガラス基板、石英基板、絶縁膜が形成さたガ
ラス基板、絶縁膜が形成された石英基板、絶縁膜が形成
された半導体基板、絶縁膜が形成された導体基板を挙げ
ることができる。In the above structure, the substrate having an insulating surface is a glass substrate, a quartz substrate, a glass substrate having an insulating film formed thereon, a quartz substrate having an insulating film formed thereon, a semiconductor substrate having an insulating film formed thereon, an insulating film. An example of the conductive substrate is formed.
【００１７】上記構成における「第１の非晶質珪素膜に
接して珪素の結晶化を助長する金属元素を接して保持さ
せる工程」の具体的な例としては、図１（Ａ）に示す工
程を挙げることができる。図１（Ａ）においては、絶縁
膜（酸化珪素膜）１０２が形成されたガラス基板１０１
上に形成された非晶質珪素膜１０３の表面に珪素の結晶
化を助長する金属元素であるニッケルを含有した溶液
（酢酸ニッケル塩溶液）１０４を塗布した状態が示され
ている。As a specific example of the "step of contacting and holding a metal element that promotes crystallization of silicon in contact with the first amorphous silicon film" in the above structure, the step shown in FIG. Can be mentioned. In FIG. 1A, a glass substrate 101 on which an insulating film (silicon oxide film) 102 is formed
A state in which a solution (nickel acetate salt solution) 104 containing nickel, which is a metal element that promotes crystallization of silicon, is applied to the surface of the amorphous silicon film 103 formed above is shown.
【００１８】図１（Ａ）に示すのは、溶液を用いて、非
晶質珪素膜の表面に珪素の結晶化を助長する金属元素で
あるニッケルを接して保持させた例であるが、非晶質珪
素膜の表面にスパッタ法やＣＶＤ法、さらには蒸着法を
用いてニッケルの層またはニッケルを含有する層を形成
する方法を採用するのでもよい。FIG. 1A shows an example in which nickel, which is a metal element that promotes crystallization of silicon, is held in contact with the surface of an amorphous silicon film using a solution. A method of forming a nickel layer or a nickel-containing layer on the surface of the crystalline silicon film by using a sputtering method, a CVD method, or a vapor deposition method may be adopted.
【００１９】上記構成において、「結晶化された珪素膜
をパターニングし結晶成長核となる層を形成する工程」
としては、図１（Ｃ）に示す工程を挙げることができ
る。In the above structure, "a step of patterning a crystallized silicon film to form a layer serving as a crystal growth nucleus"
Can include the step shown in FIG.
【００２０】上記構成において、「前記結晶成長核とな
る層を覆って第２の非晶質珪素膜を形成する工程」とし
ては、図１（Ｄ）に示す工程を挙げることができる。In the above structure, as the "step of forming the second amorphous silicon film to cover the layer which becomes the crystal growth nuclei", the step shown in FIG. 1D can be mentioned.
【００２１】上記構成において、「結晶成長核となる層
から結晶成長を行わせ前記第２の非晶質珪素膜中に実質
的に結晶粒界の存在しない領域を形成する工程」として
は、図１（Ｅ）、図１（Ｆ）に示す工程を挙げることが
できる。In the above structure, the "step of performing crystal growth from a layer which becomes a crystal growth nucleus to form a region in which a crystal grain boundary does not substantially exist in the second amorphous silicon film" is 1 (E) and FIG. 1 (F).
【００２２】本明細書で開示する発明においては、珪素
を結晶化するための金属元素として、Ｆｅ、Ｃｏ、Ｎ
ｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
から選ばれた一種または複数種類の元素が用いる。In the invention disclosed in this specification, Fe, Co, N are used as the metal elements for crystallizing silicon.
i, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au
One or more elements selected from are used.
【００２３】結晶成長を行わした結果得られる実質的に
結晶粒界の存在しない領域は、モノドメイン領域と称す
ることができる。このモノデメイン領域には、珪素の結
晶化を助長する金属元素であるＦｅ、Ｃｏ、Ｎｉ、Ｒ
ｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選
ばれた一種または複数種類の元素が１×１０14ｃｍ-3〜
１×１０19ｃｍ-3の濃度で含まれていることが重要であ
る。A region obtained by performing crystal growth and having substantially no grain boundaries can be referred to as a monodomain region. In the monodomain region, Fe, Co, Ni, R, which are metal elements that promote crystallization of silicon, are included.
One or more kinds of elements selected from u, Rh, Pd, Os, Ir, Pt, Cu, and Au are 1 × 10 14 cm −3 to.
It is important that it is contained at a concentration of 1 × 10 19 cm −3 .
【００２４】またモノドメイン領域は、結晶粒界となる
点欠陥や面欠陥は有していないが、中和されるべき点欠
陥を有している。従って、点欠陥を中和するための水素
またはハロゲン水素が０．００１原子％〜５原子％の濃
度で含まれている。The monodomain region does not have a point defect or a plane defect which becomes a grain boundary, but has a point defect to be neutralized. Therefore, hydrogen or halogen hydrogen for neutralizing the point defects is contained at a concentration of 0.001 atom% to 5 atom%.
【００２５】またこのモドメイン領域には、珪素の結晶
化を助長する金属元素が１×１０14〜１×１０19原子ｃ
ｍ-3の濃度で含まれている。これらの濃度は、ＳＩＭＳ
（２次イオン分析方法）によって得られるデータに基づ
く最小値として定義される。Further, in this mododomain region, a metal element for promoting crystallization of silicon is 1 × 10 14 to 1 × 10 19 atoms c.
It is contained at a concentration of m -3 . These concentrations are SIMS
It is defined as the minimum value based on the data obtained by the (secondary ion analysis method).
【００２６】なお、ＳＩＭＳによって、金属元素の濃度
を１×１０16原子ｃｍ-3以下の濃度で計測することは、
現状では困難である。しかし、当該金属元素を導入する
際に利用する溶液中での当該金属元素の濃度から概算す
ることが可能である。即ち、溶液中の金属元素の濃度
と、ＳＩＭＳで計測される最終的に珪素膜中に残留する
金属元素濃度との関係より、ＳＩＭＳで計測されない濃
度を概算することができる。It should be noted that the measurement of the metal element concentration by SIMS at a concentration of 1 × 10 16 atoms cm −3 or less is
Currently it is difficult. However, it can be roughly estimated from the concentration of the metal element in the solution used when introducing the metal element. That is, the concentration not measured by SIMS can be roughly estimated from the relationship between the concentration of the metal element in the solution and the concentration of the metal element finally remaining in the silicon film measured by SIMS.
【００２７】結晶化助長用の金属元素を用いて固相結晶
化を行うに当たり、金属元素を導入する方法として、大
別して２つの方法がある。In carrying out solid phase crystallization using a metal element for promoting crystallization, there are roughly two methods for introducing the metal element.
【００２８】その一つは、金属元素を、スパッタ法、電
子ビーム蒸着法等の「物理的形成」を用いて、極薄い膜
として非晶質珪素膜の表面（または非晶質珪素膜の下地
膜の表面に）に成膜する方法である。これらの方法は、
非晶質珪素膜に接して、当該金属元素の膜を形成するこ
とによって、非晶質珪素膜中に当該金属元素を導入する
ものである。One of them is that the metal element is formed on the surface of the amorphous silicon film (or under the amorphous silicon film) as an extremely thin film by using "physical formation" such as the sputtering method and the electron beam evaporation method. (On the surface of the formation). These methods are
The metal element is introduced into the amorphous silicon film by forming a film of the metal element in contact with the amorphous silicon film.
【００２９】この方法を用いた場合、膜中に導入される
当該金属元素の濃度を精密に制御することが困難である
という問題がある。When this method is used, there is a problem that it is difficult to precisely control the concentration of the metal element introduced into the film.
【００３０】また、導入量を制限するために、その膜厚
を数十Å程度以下の極薄い薄膜として形成する場合、完
全な膜状として形成することが困難となる問題がある。Further, in order to limit the introduction amount, when forming the film as an extremely thin thin film having a thickness of several tens of liters or less, there is a problem that it is difficult to form a perfect film.
【００３１】このような場合、金属元素の膜が島状に被
形成面上に形成されることとなる。すなわち、不均質層
（discontinuous layer)が形成されることとなる。この
問題を解決するには、例えば分子エピタキシー法（ＭＢ
Ｅ法）等を用いることにより、解決することができる。
しかし、それは限られた面積において実現されるに過ぎ
ないのが現状である。In such a case, the film of the metal element is formed in an island shape on the formation surface. That is, a discontinuous layer will be formed. To solve this problem, for example, the molecular epitaxy method (MB
This can be solved by using the E method).
However, at present, it is only realized in a limited area.
【００３２】上記のような不均一層からを形成した後に
結晶化を行わした場合、この不均一層を形成する島状の
領域のそれぞれが、結晶化の核（nuclious) となり結晶
化が進行する。When crystallization is performed after forming the above-mentioned non-uniform layer, each of the island-like regions forming the non-uniform layer becomes nuclei of crystallization and the crystallization progresses. .
【００３３】このような状況からの結晶化が進行した結
晶性珪素膜を注意深く観察すると、非晶質成分が非常に
多く残ってしまう。このことは、光学顕微鏡や電子顕微
鏡写真での観察、さらにはラマン分光法による計測によ
って確認することができる。また、金属成分が部分的に
凝集して存在してしまっていることも確認されている。
これは、結晶の核となった金属成分が核の領域にそのま
ま残ってしまうためであると考えられる。If the crystalline silicon film which has been crystallized under such a condition is carefully observed, an extremely large amount of amorphous component remains. This can be confirmed by observation with an optical microscope or an electron micrograph, and measurement by Raman spectroscopy. It has also been confirmed that the metal components are partially aggregated and exist.
It is considered that this is because the metal component that became the nucleus of the crystal remains in the region of the nucleus as it is.
【００３４】この金属成分が部分的に凝集して存在して
いる領域は、結晶化した半導体領域中では、電子および
ホールの再結合中心として働く。このような再結合中心
は、例えば薄膜トランジスタのリーク電流の増加とい
う、極めて悪質な特性の要因となる。The region in which the metal components are present in a partially aggregated state serves as a recombination center of electrons and holes in the crystallized semiconductor region. Such recombination centers cause an extremely bad characteristic, for example, an increase in the leak current of the thin film transistor.
【００３５】一方、珪素の結晶化を助長する金属元素を
含む溶液を用いる方法がある。この方法は、溶液中に当
該金属元素を含ませ、その溶液を非晶質珪素膜の表面や
非晶質珪素膜が形成される下地膜の表面にスピンコート
法等により、塗布するのである。On the other hand, there is a method of using a solution containing a metal element that promotes crystallization of silicon. In this method, the metal element is contained in a solution, and the solution is applied to the surface of an amorphous silicon film or the surface of a base film on which the amorphous silicon film is formed by spin coating or the like.
【００３６】このような溶液としては、用いる金属元素
によって、幾つかの種類のものを用いることができる。
代表的には、溶液の形態を有する金属化合物を用いるこ
とができる。以下に、この溶液を用いる方法に利用でき
る金属化合物の例を示す。As such a solution, several kinds of solutions can be used depending on the metal element used.
Typically, a metal compound having a solution form can be used. Below, the example of the metal compound which can be utilized for the method using this solution is shown.
【００３７】（１）金属元素としてＮｉを利用する場合 ニッケル化合物として、臭化ニッケル、酢酸ニッケル、
蓚酸ニッケル、炭酸ニッケル、塩化ニッケル、沃化ニッ
ケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッケル、酸
化ニッケル、水酸化ニッケル、ニッケルアセチルアセト
ネート、４−シクロへキシル酪酸ニッケル、２−エチル
ヘキサン酸ニッケルから選ばれた、少なくとも１種類を
用いることができる。また、Ｎｉを、無極性溶媒であ
る、ベンゼン、トルエンキシレン、四塩化炭素、クロロ
ホルム、エーテル、トリクロロエチレン、フロンから選
ばれた少なくとも１つと、混合してもよい。(1) When Ni is used as a metal element As a nickel compound, nickel bromide, nickel acetate,
Nickel oxalate, nickel carbonate, nickel chloride, nickel iodide, nickel nitrate, nickel sulfate, nickel formate, nickel oxide, nickel hydroxide, nickel acetylacetonate, 4-cyclohexyl butyrate nickel, 2-ethylhexanoate nickel It is possible to use at least one kind. Further, Ni may be mixed with at least one selected from benzene, toluene xylene, carbon tetrachloride, chloroform, ether, trichloroethylene, and chlorofluorocarbon which is a nonpolar solvent.
【００３８】（２）触媒元素としてＦｅ（鉄）を用いる
場合 鉄塩として知られている材料、例えば臭化第１鉄（Ｆｅ
Ｂｒ2 ６Ｈ2 Ｏ）、臭化第２鉄（ＦｅＢｒ3 ６Ｈ2
Ｏ）、酢酸第２鉄（Ｆｅ（Ｃ2 Ｈ3 Ｏ2)3xＨ2 Ｏ）、塩
化第１鉄（ＦｅＣｌ2 ４Ｈ2 Ｏ）、塩化第２鉄（ＦｅＣ
ｌ3 ６Ｈ2 Ｏ）、フッ化第２鉄（ＦｅＦ3 ３Ｈ2 Ｏ）、
硝酸第２鉄（Ｆｅ（ＮＯ3)3 ９Ｈ2 Ｏ）、リン酸第１鉄
（Ｆｅ3 （ＰＯ4)2 ８Ｈ2 Ｏ）、リン酸第２鉄（ＦｅＰ
Ｏ4 ２Ｈ2 Ｏ）から選ばれたものを用いることができ
る。(2) When Fe (iron) is used as a catalyst element A material known as an iron salt, for example, ferrous bromide (Fe)
Br 2 6H 2 O), ferric bromide (FeBr 3 6H 2
O), ferric acetate (Fe (C 2 H 3 O 2 ) 3 xH 2 O), ferrous chloride (FeCl 2 4H 2 O), ferric chloride (FeC
l 3 6H 2 O), ferric fluoride (FeF 3 3H 2 O),
Ferric nitrate (Fe (NO 3 ) 3 9H 2 O), ferrous phosphate (Fe 3 (PO 4 ) 2 8H 2 O), ferric phosphate (FeP
One selected from O 4 2H 2 O) can be used.
【００３９】（３）触媒元素としてＣｏ（コバルト）を
用いる場合 その化合物としてコバルト塩として知られている材料、
例えば臭化コバルト（ＣｏＢｒ６Ｈ2 Ｏ）、酢酸コバル
ト（Ｃｏ（Ｃ2 Ｈ3 Ｏ2)2 ４Ｈ2 Ｏ）、塩化コバルト
（ＣｏＣｌ2 ６Ｈ2 Ｏ）、フッ化コバルト（ＣｏＦ2 x
Ｈ2 Ｏ）、硝酸コバルト（Ｃｏ（Ｎｏ3)2 ６Ｈ2 Ｏ）か
ら選ばれたものを用いることができる。(3) When Co (cobalt) is used as a catalyst element A material known as a cobalt salt as its compound,
For example cobalt bromide (CoBr6H 2 O), cobalt acetate (Co (C 2 H 3 O 2) 2 4H 2 O), cobalt chloride (CoCl 2 6H 2 O), cobalt fluoride (CoF 2 x
H 2 O) and cobalt nitrate (Co (No 3 ) 2 6H 2 O) may be used.
【００４０】（４）触媒元素としてＲｕ（ルテニウム）
を用いる場合 その化合物としてルテニウム塩として知られている材
料、例えば塩化ルテニウム（ＲｕＣｌ3 Ｈ2 Ｏ）を用い
ることができる。(4) Ru (ruthenium) as a catalytic element
In the case of using, a material known as a ruthenium salt, for example, ruthenium chloride (RuCl 3 H 2 O) can be used as the compound.
【００４１】（５）触媒元素してＲｈ（ロジウム）を用
いる場合 その化合物としてロジウム塩として知られている材料、
例えば塩化ロジウム（ＲｈＣｌ3 ３Ｈ2 Ｏ）を用いるこ
とができる。(5) When Rh (rhodium) is used as the catalytic element A material known as a rhodium salt as its compound,
For example, rhodium chloride (RhCl 3 3H 2 O) can be used.
【００４２】（６）触媒元素としてＰｄ（パラジウム）
を用いる場合 その化合物としてパラジウム塩として知られている材
料、例えば塩化パラジウム（ＰｄＣｌ2 ２Ｈ2 Ｏ）を用
いることができる。(6) Pd (palladium) as a catalytic element
In the case of using, a material known as a palladium salt such as palladium chloride (PdCl 2 2H 2 O) can be used as the compound.
【００４３】（７）触媒元素としてＯｓ（オスニウム）
を用いる場合 その化合物としてオスニウム塩として知られている材
料、例えば塩化オスニウム（ＯｓＣｌ3 ）を用いること
ができる。(7) Os (osmium) as a catalytic element
In the case of using, a material known as an osnium salt, for example, osnium chloride (OsCl 3 ) can be used as the compound.
【００４４】（８）触媒元素としてＩｒ（イリジウム）
を用いる場合 その化合物としてイリジウム塩として知られている材
料、例えば三塩化イリジウム（ＩｒＣｌ3 ３Ｈ2 Ｏ）、
四塩化イリジウム（ＩｒＣｌ4 ）から選ばれた材料を用
いることができる。(8) Ir (iridium) as a catalytic element
In the case of using a material known as an iridium salt as its compound, for example, iridium trichloride (IrCl 3 3H 2 O),
A material selected from iridium tetrachloride (IrCl 4 ) can be used.
【００４５】（９）触媒元素としてＰｔ（白金）を用い
る場合 その化合物として白金塩として知られている材料、例え
ば塩化第二白金（ＰｔＣｌ4 ５Ｈ2 Ｏ）を用いることが
できる。(9) When Pt (platinum) is used as the catalyst element As the compound, a material known as a platinum salt, for example, platinum chloride (PtCl 4 5H 2 O) can be used.
【００４６】（１０）触媒元素としてＣｕ（銅）を用い
る場合 その化合物として酢酸第二銅（Ｃｕ（ＣＨ3 ＣＯＯ）
2 ）、塩化第二銅（ＣｕＣｌ2 ２Ｈ2 Ｏ）、硝酸第二銅
（Ｃｕ（ＮＯ3)2 ３Ｈ2 Ｏ）から選ばれた材料を用いる
ことができる。(10) When Cu (copper) is used as the catalytic element As the compound, cupric acetate (Cu (CH 3 COO)) is used.
2 ), cupric chloride (CuCl 2 2H 2 O), cupric nitrate (Cu (NO 3 ) 2 3H 2 O) can be used.
【００４７】（１１）触媒元素として金を用いる場合 その化合物として三塩化金（ＡｕＣｌ3 xＨ2 Ｏ）、塩
化金塩（ＡｕＨＣｌ4４Ｈ2 Ｏ）、テトラクロロ金ナト
リウム（ＡｕＮａＣｌ4 ２Ｈ2 Ｏ）から選ばれた材料を
用いることができる。(11) When gold is used as a catalytic element As the compound, gold trichloride (AuCl 3 xH 2 O), gold chloride salt (AuHCl 4 4H 2 O) and sodium tetrachloroaurate (AuNaCl 4 2H 2 O) are used. Selected materials can be used.
【００４８】これらは、溶液中では十分にそれぞれを単
分子に分散させることができる。この溶液を、触媒が添
加される被形成面上に滴下し、５０〜５００回転／分
（ＲＰＭ）の回転速度で回転させてスピンコートする
と、この溶液を被形成面全体に広げることができる。These can be sufficiently dispersed in a single molecule in a solution. The solution can be spread on the entire surface to be formed by dropping the solution on the surface to be formed with the catalyst and spin-coating the solution at a rotation speed of 50 to 500 rpm.
【００４９】この時、シリコン半導体の被形成表面との
均一な濡れ性を助長させるため、シリコン半導体表面に
５〜１００Åの厚さの酸化珪素膜を形成しておくと、液
体の表面張力によって、溶液が被形成面上に斑状に点在
してしまうことを十分に防ぐことができる。At this time, if a silicon oxide film having a thickness of 5 to 100 Å is formed on the surface of the silicon semiconductor in order to promote uniform wettability with the surface on which the silicon semiconductor is formed, the surface tension of the liquid causes It is possible to sufficiently prevent the solution from being scattered in spots on the formation surface.
【００５０】また、液体に海面活性剤を添加すると、酸
化珪素膜のないシリコン半導体上でも均一な濡れのよい
状態を呈することができる。Further, when a surface active agent is added to the liquid, a uniform wet state can be exhibited even on a silicon semiconductor without a silicon oxide film.
【００５１】この溶液を用いた方法は、被形成面上に当
該金属元素を含んだ有機金属化合物を膜を形成する方法
ということができる。The method using this solution can be said to be a method of forming a film of an organometallic compound containing the metal element on the surface to be formed.
【００５２】珪素の結晶化を助長する金属元素を酸化膜
を通じて半導体中へ原子状に拡散させることができる。
そして、結晶核（粒状）を積極的に作らずに拡散させ、
全体を均一に結晶化をさせることができる。この結果、
部分的に金属元素が集中したり、非晶質成分が多く残存
したりすることのないものとすることができる。The metal element that promotes crystallization of silicon can be atomically diffused into the semiconductor through the oxide film.
Then, the crystal nuclei (granular) are diffused without being made positively,
The whole can be crystallized uniformly. As a result,
It is possible to prevent metal elements from partially concentrating or leaving a large amount of amorphous components.
【００５３】また、有機金属化合物を均一にコートし、
それに対し、オゾン（酸素中での紫外線（ＵＶ）の照射
による）処理をしてもよい。この場合、金属の酸化膜が
形成され、この金属酸化膜から結晶化が進行することな
る。かくすると、有機物は酸化して、炭酸ガスとして気
化除去できるため、さらに均一な固相成長をさせること
ができる。Further, the organic metal compound is uniformly coated,
On the other hand, ozone treatment (by irradiation with ultraviolet rays (UV) in oxygen) may be performed. In this case, a metal oxide film is formed, and crystallization proceeds from this metal oxide film. By doing so, the organic substance can be oxidized and vaporized and removed as carbon dioxide gas, so that more uniform solid phase growth can be performed.
【００５４】また、溶液をスピンコートする際に、低速
回転のみでスピンコートをすると、その表面に存在する
溶液中の金属成分は、固相成長にとって必要以上の量が
半導体膜上に供給されやすい。このため、この低速回転
の後、１０００〜１００００回転／分、代表的には２０
００〜５０００回転／分で基板を回転させる。すると、
過剰な有機金属はすべて基板表面の外に吹き飛ばされ、
適性な量の金属成分を供給することができる。Further, when the solution is spin-coated by spin-coating only at low speed, the amount of the metal component in the solution existing on the surface is likely to be supplied to the semiconductor film in an amount more than necessary for solid phase growth. . Therefore, after this low speed rotation, 1,000 to 10,000 rotations / minute, typically 20
Rotate the substrate at 00-5000 rpm. Then
All excess metal is blown off the surface of the substrate,
A suitable amount of metal component can be supplied.
【００５５】導入される金属成分の量を制御するには、
溶液中の金属元素の濃度を制御すればよい。この方法
は、最終的に珪素膜中に導入される当該金属元素の濃度
を正確に制御できるので、非常に有用である。To control the amount of metal component introduced,
The concentration of the metal element in the solution may be controlled. This method is very useful because the concentration of the metal element finally introduced into the silicon film can be accurately controlled.
【００５６】このような溶液を用いて当該金属元素を導
入する方法は、半導体表面（またはその下地膜の表面）
上に結晶化のための金属粒子による島状の領域を作らず
に、均一な層（continuous layer) を形成させることが
できる。The method of introducing the metal element by using such a solution is a semiconductor surface (or the surface of the underlying film).
It is possible to form a continuous layer without forming island regions of metal particles for crystallization.
【００５７】そして、加熱やレーザー光の照射による結
晶化工程において、一様で緻密な結晶成長を行うことが
できる。In addition, uniform and dense crystal growth can be performed in the crystallization step by heating or laser light irradiation.
【００５８】ここでは、溶液を用いる例を示したが、溶
液を用いる場合と同様な効果を得ることができる方法と
して、金属化合物、特に有機金属化合物の気体をＣＶＤ
法で被形成面上に形成する方法もある。Here, an example using a solution is shown, but as a method capable of obtaining the same effect as in the case of using a solution, a gas of a metal compound, particularly an organometallic compound, is CVD.
There is also a method of forming on the surface to be formed by a method.
【００５９】このような溶液を用いた方法は、化学的な
形成方法であるといえる。また、前述のスパッタ法等に
よる形成方法は、物理的形成方法であるといえる。そし
て、物理的形成方法が、金属核を用いた不均一な「非等
方結晶成長方法」ということができるが、化学的形成方
法は、均一な金属触媒を用いた「等方性成長」の均一な
結晶成長ということができる。It can be said that the method using such a solution is a chemical forming method. Further, it can be said that the above-mentioned forming method such as the sputtering method is a physical forming method. And the physical formation method can be said to be a non-uniform “anisotropic crystal growth method” using metal nuclei, but the chemical formation method is a “isotropic growth” method using a uniform metal catalyst. It can be said that the crystal growth is uniform.
【００６０】[0060]
〔実施例１〕本実施例は、絶縁表面を有する基板上に珪
素の結晶成長を助長する金属元素の作用によって結晶化
された珪素膜よりなる結晶核を選択的に形成し、しかる
後に非晶質珪素膜を形成し、さらにレーザー光の照射に
より結晶成長を行わすことにより、選択的にモノドメイ
ン領域を形成する技術に関する。[Embodiment 1] In this embodiment, a crystal nucleus made of a silicon film crystallized by the action of a metal element that promotes the crystal growth of silicon is selectively formed on a substrate having an insulating surface, and then an amorphous phase is formed. The present invention relates to a technique of selectively forming a monodomain region by forming a silicon film and then performing crystal growth by laser light irradiation.
【００６１】図１に本実施例の作製工程を示す。まずガ
ラス基板１０１上に下地膜１０２として酸化珪素膜を３
０００Åの厚さにスパッタ法によって成膜する。この下
地膜１０２は、ガラス基板１０１側からアルカリイオン
や不純物が拡散しないようするするためのバリア層とし
て機能する。この下地膜としては、絶縁膜であって、バ
リア効果のある材料であれば用いることができる。例え
ば窒化珪素膜を用いることができる。FIG. 1 shows the manufacturing process of this embodiment. First, a silicon oxide film is formed as a base film 102 on the glass substrate 101.
A film is formed to a thickness of 000Å by a sputtering method. The base film 102 functions as a barrier layer for preventing alkali ions and impurities from diffusing from the glass substrate 101 side. As the base film, any material that is an insulating film and has a barrier effect can be used. For example, a silicon nitride film can be used.
【００６２】下地膜１０２を形成したら、非晶質珪素膜
１０３をプラズマＣＶＤ法または減圧熱ＣＶＤ法によっ
て、２００Åの厚さに成膜する。この非晶質珪素膜は、
後に結晶核を構成するのに用いられるものである。この
非晶質珪素膜１０３は、５０Å〜５００Åの厚さに成膜
すればよい。After forming the base film 102, an amorphous silicon film 103 is formed to a thickness of 200 Å by plasma CVD method or low pressure thermal CVD method. This amorphous silicon film is
It is used later to form crystal nuclei. The amorphous silicon film 103 may be formed to a thickness of 50Å to 500Å.
【００６３】次に珪素の結晶化を助長する金属元素であ
るニッケルを含有した溶液１０４をスピナー１００を用
いて塗布（スピンコート）する。ニッケル元素の導入量
（添加量）は、溶液１０４中のニッケル濃度を制御する
ことで調整することができる。ここでは、ニッケルを含
有した溶液１０３として、ニッケル酢酸塩溶液を用い
る。このようにして、非晶質珪素膜１０３の表面全体に
ニッケルが導入された状態、言い換えるならば、非晶質
珪素悪１０３の表面全体に接してニッケルが存在してい
る状態を実現する。（図１（Ａ））Next, a solution 104 containing nickel, which is a metal element that promotes crystallization of silicon, is applied (spin coating) using a spinner 100. The introduction amount (addition amount) of the nickel element can be adjusted by controlling the nickel concentration in the solution 104. Here, a nickel acetate solution is used as the solution 103 containing nickel. In this manner, a state where nickel is introduced into the entire surface of the amorphous silicon film 103, in other words, a state where nickel exists in contact with the entire surface of the amorphous silicon film 103 is realized. (Fig. 1 (A))
【００６４】ここでは、ニッケルの導入方法として、溶
液を用いる方法を示したが、スパッタ法やＣＶＤ法また
は蒸着法によって、非晶質珪素膜１０３の表面にニッケ
ルの層またはニッケルを含有した層を形成するのでもよ
い。Although a method of using a solution has been shown as a method of introducing nickel here, a nickel layer or a nickel-containing layer is formed on the surface of the amorphous silicon film 103 by a sputtering method, a CVD method or an evaporation method. It may be formed.
【００６５】次に４５０℃〜６００℃、ここでは５５０
℃の温度で４時間の加熱処理を施すことにより、非晶質
珪素膜１０３を結晶化させて結晶性珪素膜１０５を得
る。この結晶性珪素膜１０５は、多結晶または微結晶状
態を有している。（図１（Ｂ））Next, 450 ° C. to 600 ° C., 550 in this case.
The amorphous silicon film 103 is crystallized by performing heat treatment for 4 hours at a temperature of ° C to obtain a crystalline silicon film 105. The crystalline silicon film 105 has a polycrystalline or microcrystalline state. (Fig. 1 (B))
【００６６】次に非晶質珪素膜１０５をパターニングす
ることにより、後の工程で結晶核となる１０６と１０７
の層を形成する。（図１（Ｃ））Next, the amorphous silicon film 105 is patterned to form crystal nuclei 106 and 107 in later steps.
To form a layer of. (Fig. 1 (C))
【００６７】次に非晶質珪素膜１０８をプラズマＣＶＤ
法または減圧熱ＣＶＤ法によって５００Åの厚さに成膜
する。この非晶質珪素膜は後に半導体装置（例えば薄膜
トランジスタ）の活性層を構成することになる。（図１
（Ｄ））Next, the amorphous silicon film 108 is subjected to plasma CVD.
Method or low pressure thermal CVD method to form a film with a thickness of 500 Å. This amorphous silicon film will later form an active layer of a semiconductor device (for example, a thin film transistor). (Figure 1
(D))
【００６８】次に試料を４５０℃〜６００℃（この温度
の上限は基板の耐熱温度によって決まる）の温度に加熱
した状態でレーザー光の照射を行う。この工程におい
て、結晶成長の核となる部分１０６、１０７から結晶成
長が１０９、１１０に示されるように行われる。（図１
（Ｅ））Next, the sample is heated to a temperature of 450 ° C. to 600 ° C. (the upper limit of this temperature is determined by the heat resistant temperature of the substrate), and laser light irradiation is performed. In this step, crystal growth is performed from the portions 106 and 107, which are the cores of crystal growth, as indicated by 109 and 110. (Figure 1
(E))
【００６９】こうして、図１（Ｆ）に示されるような単
結晶とみなせるモノドメイン領域１１０、１１２を得
る。図１（Ｆ）において、１１１で示されるのは、非晶
質領域として残存した領域である。Thus, the monodomain regions 110 and 112 which can be regarded as a single crystal as shown in FIG. 1F are obtained. In FIG. 1F, a region denoted by 111 is a region remaining as an amorphous region.
【００７０】〔実施例２〕本実施例は、実施例１に示し
たモノドメイン領域の形成方法を応用して、Ｎチャネル
型とＰチャネル型の一対の薄膜トランジスタを形成する
例に関する。本実施例では、一対の薄膜トランジスタを
ガラス基板上に形成する例を示すが、同様な作製方法に
より、複数の薄膜トランジスタを形成することが可能で
ある。[Embodiment 2] This embodiment relates to an example of forming a pair of N-channel type and P-channel type thin film transistors by applying the method of forming a monodomain region shown in the first example. In this embodiment, an example in which a pair of thin film transistors is formed over a glass substrate is shown; however, a plurality of thin film transistors can be formed by a similar manufacturing method.
【００７１】まず、下地膜３０２として酸化珪素膜が３
０００Åの厚さに成膜されたガラス基板３０１上に実施
例１に示した方法により、モノドメイン領域３０３と３
０５を有する状態を得る。（図２（Ａ））First, a silicon oxide film is formed as the base film 302.
The monodomain regions 303 and 3 were formed on the glass substrate 301 having a thickness of 000Å by the method shown in Example 1.
Get the state with 05. (Fig. 2 (A))
【００７２】次にパターニングを施すことにより、２つ
の薄膜トランジスタの活性層３０６と３０７とを形成す
る。図において、３０６で示される活性層がＮチャネル
型を有する薄膜トランジスタの活性層であり、３０７で
示される活性層がＰチャネル型を有する薄膜トランジス
タの活性層である。（図２（Ｂ））Next, patterning is performed to form active layers 306 and 307 of the two thin film transistors. In the figure, an active layer indicated by 306 is an active layer of an N-channel type thin film transistor, and an active layer indicated by 307 is an active layer of a P-channel type thin film transistor. (FIG. 2 (B))
【００７３】ここでは、活性層の全体はモノドメイン領
域内に形成されるようにするが、少なくともチャネル形
成領域がモノドメイン領域内に形成されるようにする必
要がある。Here, the entire active layer is formed in the mono domain region, but at least the channel forming region needs to be formed in the mono domain region.
【００７４】次にスカンジウムを含有したアルミニウム
を主成分とする層を６０００Åの厚さに成膜し、パター
ニングを施すことにより、ゲイト電極３０９と３１０と
を形成する。さらに電解溶液中において、ゲイト電極３
０９と３１０とを陽極として陽極酸化を行うことによ
り、酸化物層３１１と３１２とを形成する。酸化物層３
１１と３１２の厚さは２０００Å程度の厚さとする。こ
の酸化物層３１１と３１１２の厚さで後の不純物イオン
の注入工程において、オフセット領域を形成することが
できる。Next, a layer containing scandium and containing aluminum as a main component is formed to a thickness of 6000 Å and patterned to form gate electrodes 309 and 310. Further, in the electrolytic solution, the gate electrode 3
Oxide layers 311 and 312 are formed by performing anodization using 09 and 310 as anodes. Oxide layer 3
The thickness of 11 and 312 is about 2000Å. With the thickness of the oxide layers 311 and 3112, an offset region can be formed in a subsequent impurity ion implantation step.
【００７５】さらに不純物イオンの注入を行う。この工
程は、まず右側の薄膜トランジスタの領域をレジストで
マスクして、リンイオンの注入を行い。さらに左側の薄
膜トランジスタの領域をマスクしてボロンイオンの注入
を行う。こうしてＮチャネル型の薄膜トランジスタのソ
ース領域３１３、チャネル形成領域３１５、ドレイン領
域３１６が自己整合的に形成される。また３１４がオフ
セット領域としてやはり自己整合的に形成される。また
Ｐチャネル型の薄膜トランジスタのソース領域３１７、
チャネル形成領域３１９、ドレイン領域３１９が自己整
合的に形成される。また３１８がオフセット領域として
やはり自己整合的に形成される。（図２（Ｃ））Further, impurity ions are implanted. In this step, first, the region of the thin film transistor on the right side is masked with a resist, and phosphorus ions are implanted. Further, the region of the thin film transistor on the left side is masked and boron ions are implanted. Thus, the source region 313, the channel formation region 315, and the drain region 316 of the N-channel thin film transistor are formed in a self-aligned manner. Further, 314 is also formed as an offset region in a self-aligned manner. In addition, the source region 317 of the P-channel thin film transistor,
The channel forming region 319 and the drain region 319 are formed in a self-aligned manner. Further, 318 is also formed as an offset region in a self-aligned manner. (Fig. 2 (C))
【００７６】さらにレーザー光または強光の照射を行う
ことにより、不純物イオンの注入時における活性層の損
傷のアニールと注入された不純物イオンの活性化とを行
う。この工程は、試料を４５０℃〜６００℃の温度で加
熱した状態で行うことが効果的である。Further, irradiation with laser light or intense light is performed to anneal damage to the active layer at the time of implanting the impurity ions and to activate the implanted impurity ions. It is effective to perform this step in a state where the sample is heated at a temperature of 450 ° C to 600 ° C.
【００７７】次に層間絶縁膜として酸化珪素膜３２０を
プラズマＣＶＤ法で６０００Åの厚さに形成し、コンタ
クトホールの形成後にアルミニウムを用いてＮチャネル
型薄膜トランジスタのソース電極３２１とドレイン電極
３２２、Ｐチャネル型の薄膜トランジスタのソース電極
３２３とドレイン電極３２４とを形成する。さらに３５
０℃の水素雰囲気中において、加熱処理を行うことによ
り、Ｎチャネル型の薄膜トランジスタとＰチャネル型の
薄膜トランジスタとを完成させる。（図２（Ｄ））Next, a silicon oxide film 320 is formed as an interlayer insulating film by plasma CVD to a thickness of 6000 Å, and after forming a contact hole, aluminum is used to form the source electrode 321 and the drain electrode 322 of the N-channel thin film transistor, and the P-channel. A source electrode 323 and a drain electrode 324 of the thin film transistor are formed. 35 more
By performing heat treatment in a hydrogen atmosphere at 0 ° C., an N-channel thin film transistor and a P-channel thin film transistor are completed. (Fig. 2 (D))
【００７８】本実施例に示した薄膜トランジスタは、各
薄膜トランジスタの活性層を単結晶と見なせる領域、即
ちモノドメイン領域を用いて構成してあるので、しきい
値の変動や特性の経時変化といった問題がないものとす
ることができる。また、本実施例で示した薄膜トランジ
スタは、高速動作が可能であるので、各種薄膜集積回路
を構成することが可能となる。In the thin film transistor shown in this embodiment, since the active layer of each thin film transistor is formed by using a region that can be regarded as a single crystal, that is, a monodomain region, there are problems such as a change in threshold value and a change in characteristics over time. It can be none. Further, since the thin film transistor described in this embodiment can operate at high speed, various thin film integrated circuits can be formed.
【００７９】〔実施例３〕本実施例は、アクティブマト
リクス型の液晶表示装置の各画素に配置される薄膜トラ
ンジスタの構成に関する。図３に本実施例に示す薄膜ト
ランジスタの作製工程を示す。まず下地膜３０２が形成
されたガラス基板３０１上に実施例１に示した方法によ
り、モノドメイン領域３０３を有する珪素膜を形成す
る。（図３（Ａ））[Embodiment 3] This embodiment relates to a structure of a thin film transistor arranged in each pixel of an active matrix type liquid crystal display device. FIG. 3 shows a manufacturing process of the thin film transistor shown in this embodiment. First, a silicon film having a monodomain region 303 is formed on the glass substrate 301 on which the base film 302 is formed by the method described in the first embodiment. (Fig. 3 (A))
【００８０】そしてモノドメイン領域３０３を利用して
Ｎチャネル型の薄膜トランジスタの活性層３０６をパタ
ーニングによって形成する。（図３（Ｂ））Then, the active layer 306 of the N-channel type thin film transistor is formed by patterning using the mono domain region 303. (FIG. 3 (B))
【００８１】つぎにゲイト絶縁膜となる酸化珪素膜３０
８を１０００Åの厚さにプラズマＣＶＤ法で形成する。
さらにスカンジウムを含有したアルミニウムを主成分と
する膜を６０００Åの厚さに電子ピーム蒸着法で成膜
し、パターニングを施すことにより、ゲイト電極３０９
を形成する。さらに電解溶液中において、ゲイト電極３
０９を陽極として陽極酸化を行うことにより、酸化物層
３１１をゲイト電極３０９の周囲に形成する。この酸化
物層３１１は、後の不純物イオンの注入工程において、
マスクとして作用し、オフセット領域を形成するために
利用される。なお、酸化物層３１１の厚さは２０００Å
程度とする。Next, a silicon oxide film 30 to be a gate insulating film is formed.
8 is formed to a thickness of 1000Å by the plasma CVD method.
Further, a film containing scandium containing aluminum as a main component is formed to a thickness of 6000 Å by an electron beam evaporation method, and is patterned to form a gate electrode 309.
To form. Further, in the electrolytic solution, the gate electrode 3
An oxide layer 311 is formed around the gate electrode 309 by performing anodization using 09 as an anode. This oxide layer 311 is formed in a later impurity ion implantation step.
It acts as a mask and is used to form offset regions. Note that the oxide layer 311 has a thickness of 2000 Å
The degree.
【００８２】次に不純物イオンの注入を行う。ここで
は、リンイオンの注入をイオンドーピング法で行うこと
で、３１３と３１６の領域にリンイオンの注入を行う。
この工程で、ソース領域３１３とドレイン領域３１６と
が自己整合的に形成される。また、チャネル形成領域３
１５とオフセット領域３１４も同時に自己整合的に形成
される。（図３（Ｃ））Then, impurity ions are implanted. Here, phosphorus ions are implanted into the regions 313 and 316 by implanting phosphorus ions by an ion doping method.
In this step, the source region 313 and the drain region 316 are formed in a self-aligned manner. In addition, the channel formation region 3
15 and the offset region 314 are simultaneously formed in a self-aligned manner. (Fig. 3 (C))
【００８３】さらにレーザー光または強光の照射による
アニールを行う。そして層間絶縁膜として酸化珪素膜３
２０を６０００Åの厚さに成膜する。さらに画素電極と
なるＩＴＯ電極４００を形成する。次にコンタクトホー
ルを形成し、アルミニウムでなるソース電極３２１とド
レイン電極３２２を形成する。ドレイン電極３２２は画
素電極であるＩＴＯ電極４００に接続されている。（図
３（Ｄ））Further, annealing is performed by irradiation with laser light or strong light. The silicon oxide film 3 is used as an interlayer insulating film.
20 is deposited to a thickness of 6000Å. Further, an ITO electrode 400 serving as a pixel electrode is formed. Next, contact holes are formed, and a source electrode 321 and a drain electrode 322 made of aluminum are formed. The drain electrode 322 is connected to the ITO electrode 400 which is a pixel electrode. (Fig. 3 (D))
【００８４】本実施例で示す薄膜トランジスタは、実質
的に結晶粒界の存在しないモノドメイン領域を用いて活
性層を構成しているので、結晶粒界が存在することに起
因するＯＦＦ電流の存在を大きく低減したものとするこ
とができる。従って、アクティブマトリクス型の液晶表
示装置の画素電極に適用する構成として最適なものの一
つとなる。In the thin film transistor shown in this embodiment, since the active layer is formed by using the monodomain region in which the crystal grain boundaries do not substantially exist, the presence of the OFF current due to the existence of the crystal grain boundaries is prevented. It can be greatly reduced. Therefore, it is one of the most suitable configurations as applied to the pixel electrode of the active matrix type liquid crystal display device.
【００８５】〔実施例４〕本明細書に開示する発明を用
いて、より高度なアクティブマトリクス型液晶ディスプ
レーシステムを構築する例を図４に示す。現状において
は、一対の基板間に液晶を挟持した構成を有する液晶デ
ィスプレーの少なくとも一方の基板上に、通常のコンピ
ュータのメインボードに取り付けられている半導体チッ
プ（ＩＣ）を固定することによって、小型化、軽量化、
薄型化を行っている。これは、ガラス等の絶縁表面を有
する基板上に形成された薄膜トランジスタでは、公知の
ＩＣチップに取って代わるような特性を有する集積回路
を構成できないからである。[Embodiment 4] An example of constructing a more advanced active matrix type liquid crystal display system using the invention disclosed in this specification is shown in FIG. In the present situation, a semiconductor chip (IC) mounted on a main board of a normal computer is fixed on at least one substrate of a liquid crystal display having a structure in which a liquid crystal is sandwiched between a pair of substrates to reduce the size. ,Weight saving,
We are making it thinner. This is because a thin film transistor formed on a substrate having an insulating surface such as glass cannot form an integrated circuit having characteristics that can replace a known IC chip.
【００８６】しかしながら、本明細書で開示するような
結晶粒界の影響を事実上無視できるモノドメイン領域を
用いた薄膜トランジスタを用いた場合には、その高い特
性と安定性とから、従来よりのＩＣチップに匹敵する集
積回路を構成することができる。However, when a thin film transistor using a mono-domain region in which the influence of crystal grain boundaries can be practically ignored as disclosed in the present specification is used, its high characteristics and stability make it possible to use a conventional IC. An integrated circuit comparable to a chip can be constructed.
【００８７】以下、図４について説明する。基板１５は
液晶ディスプレーの基板でもあり、その上には薄膜トラ
ンジスタ１１、画素電極１２、補助容量１３を具備する
画素が多数形成されたアクティブマトリクス回路と、そ
れを駆動するためのＸデコーダー／ドライバー、Ｙデコ
ーダー／ドライバー、ＸＹ分岐回路が薄膜トランジスタ
によって形成されている。Hereinafter, FIG. 4 will be described. The substrate 15 is also a substrate for a liquid crystal display, on which an active matrix circuit in which a large number of pixels each having a thin film transistor 11, a pixel electrode 12, and an auxiliary capacitor 13 are formed, an X decoder / driver for driving the active matrix circuit, and a Y The decoder / driver and the XY branch circuit are formed by thin film transistors.
【００８８】アクティブマトリクス回路を駆動するため
には、低出力インピーダンスを有するバッファー回路を
周辺回路に配置する必要がある。図４に示す構成におい
ては、このバッファー回路を本明細書で開示する発明を
用いて形成されたモノドメイン領域で活性層を構成した
薄膜トランジスタで構成する。こうすることによって、
大電流を流すことができ、また耐圧の高い構成とするこ
とができる。In order to drive the active matrix circuit, it is necessary to dispose a buffer circuit having a low output impedance in the peripheral circuit. In the structure shown in FIG. 4, this buffer circuit is composed of a thin film transistor in which an active layer is composed of a monodomain region formed by using the invention disclosed in this specification. By doing this,
A large current can be passed, and a high breakdown voltage can be obtained.
【００８９】そして基板１５上には、本明細書で開示す
る発明を利用して構成された薄膜トランジスタを利用し
た薄膜集積回路が形成されている。また薄膜集積回路で
構成することが不可能な部分は従来より公知の集積回路
チップを取り付けてある。勿論全ての集積回路を薄膜集
積回路（ここでいう薄膜集積回路とは、基板１５の表面
に成膜された薄膜半導体を用いて形成されたものをい
う）で構成してもよい。On the substrate 15, there is formed a thin film integrated circuit using a thin film transistor configured by using the invention disclosed in this specification. Further, a conventionally known integrated circuit chip is attached to a portion that cannot be formed by a thin film integrated circuit. Of course, all the integrated circuits may be configured by thin film integrated circuits (the thin film integrated circuit here is formed by using a thin film semiconductor formed on the surface of the substrate 15).
【００９０】各集積回路や半導体チップは、配線パター
ン、ワイヤボンディング法、ＣＯＧ（チップ・オン・グ
ラス）法等の手段によって、基板１５上の回路に接続さ
れる。Each integrated circuit or semiconductor chip is connected to a circuit on the substrate 15 by means of a wiring pattern, a wire bonding method, a COG (chip on glass) method or the like.
【００９１】図４において、入力ポートとは、外部から
入力された信号を読み取り、画像用信号に変換する回路
である。補正メモリーは、アクティブマトリクスパネル
の特性に合わせて入力信号等を補正するためのパネルに
固有のメモリーのことである。特に、この補正メモリー
は、各画素固有の情報を不揮発性メモリーとして有し、
個別に補正するためのものである。すなわち、電気光学
装置の画素に点欠陥のある場合には、その点の周囲の画
素にそれに合わせて補正した信号を送り、点欠陥をカバ
ーし、欠陥を目立たなくする。または、画素が周囲の画
素に比べて暗い場合には、その画素により大きな信号を
送って、周囲の画素と同じ明るさとなるようにするもの
である。画素の欠陥情報はパネルごとに異なるので、補
正メモリーに蓄積されている情報はパネルごとに異な
る。In FIG. 4, the input port is a circuit for reading a signal input from the outside and converting it into an image signal. The correction memory is a memory unique to the panel for correcting an input signal and the like according to the characteristics of the active matrix panel. In particular, this correction memory has information unique to each pixel as a non-volatile memory,
It is for individual correction. That is, when a pixel of the electro-optical device has a point defect, a signal corrected accordingly is sent to the pixels around the point to cover the point defect and make the defect inconspicuous. Alternatively, when the pixel is darker than the surrounding pixels, a larger signal is sent to the pixel so that the pixel has the same brightness as the surrounding pixels. Since the pixel defect information is different for each panel, the information stored in the correction memory is different for each panel.
【００９２】ＣＰＵとメモリーは通常のコンピュータの
ものとその機能は同様で、特にメモリーは各画素に対応
した画像メモリーをＲＡＭとして持っている。これらの
チップはいずれもＣＭＯＳ型のものである。The CPU and the memory have the same functions as those of an ordinary computer, and in particular, the memory has an image memory corresponding to each pixel as a RAM. All of these chips are CMOS type.
【００９３】以上のように、液晶ディスプレー基板にＣ
ＰＵ、メモリーまでもが形成され、１枚の基板で簡単な
パーソナルコンピュータのような電子装置を構成するこ
とは、液晶表示システムを小型化し、その応用範囲を広
げるために非常に有用である。そしてそれらの集積回路
の一部または全てを基板上に形成され薄膜半導体を用い
た薄膜集積回路とすることは、液晶ディスプレー装置を
さらに小型化させ、その応用性を高める上で非常に有用
である。As described above, C is applied to the liquid crystal display substrate.
It is very useful to form an electronic device such as a simple personal computer with a single substrate on which a PU and a memory are formed, in order to downsize the liquid crystal display system and expand its application range. It is very useful to form a part or all of these integrated circuits on a substrate to form a thin film integrated circuit using a thin film semiconductor in order to further miniaturize the liquid crystal display device and enhance its applicability. .
【００９４】モノドメイン領域を用いて構成された薄膜
トランジスタは、単結晶シリコンウエハー上に集積化さ
れたＩＣに匹敵する集積回路を構成することができる。
従って、本実施例に示すようにシステム化された液晶デ
ィスプレーの必要とする回路に本明細書で開示する発明
を用いて作製した薄膜トランジスタを利用することがで
きる。特に、単結晶と見なせる領域（モノドメイン領
域）を用いて作製された薄膜トランジスタをアナログバ
ッファー回路やその他必要とする回路に利用することは
極めて有用である。The thin film transistor formed by using the mono-domain region can form an integrated circuit comparable to an IC integrated on a single crystal silicon wafer.
Therefore, a thin film transistor manufactured by using the invention disclosed in this specification can be used for a circuit required for a systematic liquid crystal display as shown in this embodiment. In particular, it is extremely useful to use a thin film transistor manufactured using a region that can be regarded as a single crystal (a monodomain region) in an analog buffer circuit or other necessary circuits.
【００９５】〔実施例５〕本実施例は、モノドメイン領
域の形成に際して、結晶核となるニッケルシリサイドの
領域を避けて薄膜トランジスタの活性層を形成すること
で、ニッケル元素の影響を受けにくい薄膜トランジスタ
を提供する例に関する。[Embodiment 5] In this embodiment, in forming a monodomain region, an active layer of a thin film transistor is formed so as to avoid a region of nickel silicide serving as a crystal nucleus, so that a thin film transistor which is not easily influenced by nickel element can be formed. Regarding the example provided.
【００９６】図５と図６に本実施例に示す薄膜トランジ
スタの作製工程を示す。まず下地膜１０２が形成された
ガラス基板１０１上に非晶質珪素膜をプラズマＣＶＤ法
または減圧熱ＣＶＤ法を用いて２００Åの厚さに成膜す
る。そして、実施例１に示した方法により、ニッケル酢
酸塩溶液１０４を塗布する。（図５（Ａ））5 and 6 show a manufacturing process of the thin film transistor shown in this embodiment. First, an amorphous silicon film is formed to a thickness of 200Å on the glass substrate 101 on which the base film 102 is formed by using a plasma CVD method or a low pressure thermal CVD method. Then, the nickel acetate solution 104 is applied by the method shown in the first embodiment. (Figure 5 (A))
【００９７】次に４００℃、１時間の加熱処理を加える
ことにより、ニッケルシリサイドの層１０５を形成す
る。（図５（Ｂ））Next, a heat treatment is performed at 400 ° C. for 1 hour to form a nickel silicide layer 105. (Fig. 5 (B))
【００９８】そしてパターニングを施すことにより、結
晶核となるニッケルシリサイドの層１０７を選択的に残
存させる。（図５（Ｃ））Then, by patterning, the nickel silicide layer 107 which becomes the crystal nucleus is selectively left. (Fig. 5 (C))
【００９９】次に非晶質珪素膜１０８を５００Åの厚さ
にプラズマＣＶＤ法または減圧熱ＣＶＤ法によって成膜
する。（図５（Ｄ））Next, an amorphous silicon film 108 is formed to a thickness of 500 Å by plasma CVD or low pressure thermal CVD. (FIG. 5 (D))
【０１００】次に５５０℃の温度に加熱した状態におい
て、レーザー光を照射し、１１０で示されるような結晶
成長を行わす。（図５（Ｅ））Next, while being heated to a temperature of 550 ° C., laser light is irradiated to cause crystal growth as indicated by 110. (Fig. 5 (E))
【０１０１】こうして、１１３で示されるモノドメイン
領域が形成される。（図５（Ｆ））In this way, the monodomain region denoted by 113 is formed. (Fig. 5 (F))
【０１０２】そしてニッケルシリサイドの層１０７が形
成されていた領域を避けて、パターニングにより活性層
６０１を形成する。（図６（Ａ））Then, the active layer 601 is formed by patterning while avoiding the region where the nickel silicide layer 107 was formed. (Fig. 6 (A))
【０１０３】この状態で、ニッケルの濃度の高いニッケ
ルシリサイド直下の領域が除去されるので、活性層中の
ニッケル濃度を低くすることができる。In this state, the region directly under the nickel silicide having a high nickel concentration is removed, so that the nickel concentration in the active layer can be lowered.
【０１０４】つぎにゲイト絶縁膜となる酸化珪素膜６０
３を１０００Åの厚さにプラズマＣＶＤ法で形成する。
さらにスカンジウムを含有したアルミニウムを主成分と
する膜を６０００Åの厚さに電子ピーム蒸着法で成膜
し、パターニングを施すことにより、ゲイト電極６０４
を形成する。さらに電解溶液中において、ゲイト電極６
０４を陽極として陽極酸化を行うことにより、酸化物層
６０５をゲイト電極６０４の周囲に形成する。この酸化
物層６０５は、後の不純物イオンの注入工程において、
マスクとして作用し、オフセット領域を形成するために
利用される。なお、酸化物層６０５の厚さは２０００Å
程度とする。（図６（Ｂ））Then, a silicon oxide film 60 to be a gate insulating film is formed.
3 is formed to a thickness of 1000Å by the plasma CVD method.
Further, a film containing scandium containing aluminum as a main component is formed to a thickness of 6000 Å by an electron beam vapor deposition method and patterned to form a gate electrode 604.
To form. Further, in the electrolytic solution, the gate electrode 6
An oxide layer 605 is formed around the gate electrode 604 by performing anodization with 04 as an anode. This oxide layer 605 is formed in a later impurity ion implantation step.
It acts as a mask and is used to form offset regions. The thickness of the oxide layer 605 is 2000Å
The degree. (Fig. 6 (B))
【０１０５】次に不純物イオンの注入を行う。ここで
は、リンイオンの注入をイオンドーピング法で行うこと
で、６０６と６０９の領域にリンイオンの注入を行う。
この工程で、ソース領域６０６とドレイン領域６０９と
が自己整合的に形成される。また、チャネル形成領域６
０８とオフセット領域６０７も同時に自己整合的に形成
される。（図６（Ｃ））Next, impurity ions are implanted. Here, phosphorus ions are implanted into the regions 606 and 609 by implanting phosphorus ions by an ion doping method.
In this step, the source region 606 and the drain region 609 are formed in a self-aligned manner. In addition, the channel formation region 6
08 and the offset region 607 are simultaneously formed in a self-aligned manner. (Fig. 6 (C))
【０１０６】さらにレーザー光または強光の照射による
アニールを行う。そして層間絶縁膜として酸化珪素膜６
０３を６０００Åの厚さに成膜する。次にコンタクトホ
ールを形成し、アルミニウムでなるソース電極６１１と
ドレイン電極６１２を形成する。Further, annealing is performed by irradiation with laser light or strong light. Then, a silicon oxide film 6 is formed as an interlayer insulating film.
03 is deposited to a thickness of 6000Å. Next, contact holes are formed, and a source electrode 611 and a drain electrode 612 made of aluminum are formed.
【０１０７】本実施例で示す薄膜トランジスタは、珪素
の結晶化を助長する金属元素が導入された領域を避けて
活性層を形成するために、薄膜トランジスタの動作が、
金属元素の影響を受けにくい構成とすることができる。
即ち、結晶成長の際の結晶核となる結晶化を助長する金
属のシリサイド層が形成された領域を避けて、活性層を
形成することで、活性層中に金属元素の濃度が高い領域
が存在しない構成とすることができる。In the thin film transistor described in this embodiment, the operation of the thin film transistor is performed in order to form the active layer while avoiding the region into which the metal element that promotes crystallization of silicon is introduced.
The structure can be made less susceptible to the influence of the metal element.
That is, the active layer is formed by avoiding the region where the metal silicide layer that promotes crystallization, which becomes a crystal nucleus during crystal growth, is formed, and thus the region where the concentration of the metal element is high exists in the active layer. It can be configured not to.
【０１０８】〔実施例６〕本実施例に示すのは、非晶質
珪素膜に対してプラズマ処理を行うことによって、非晶
質珪素膜中からの脱水素化（水素の離脱）を促進させ、
そのことにより、非晶質珪素膜の結晶化を促進させるこ
とを特徴とする。[Embodiment 6] In this embodiment, plasma treatment is performed on an amorphous silicon film to accelerate dehydrogenation (desorption of hydrogen) from the amorphous silicon film. ,
This is characterized by promoting crystallization of the amorphous silicon film.
【０１０９】ここでは、図１（Ｄ）に工程において、水
素プラズマによるプラズマ処理を非晶質珪素膜１０８に
対して行うものである。このプラズマは、ＥＣＲ条件を
利用することによって、減圧状態におえる水素ガスをプ
ラズマ化させ、この水素プラズマに非晶質珪素膜を曝す
ことによって行う。Here, in the step shown in FIG. 1D, plasma treatment with hydrogen plasma is performed on the amorphous silicon film 108. This plasma is generated by utilizing ECR conditions to convert hydrogen gas in a reduced pressure into plasma and exposing the amorphous silicon film to this hydrogen plasma.
【０１１０】また、この水素プラズマ処理の最中におい
て、非晶質珪素膜をその結晶化温度以下の温度で加熱す
ることは重要である。非晶質珪素膜の結晶化温度は、非
晶質珪素膜の成膜法や成膜条件によって異なるのとな
る。一般的には、６００℃〜６５０℃の範囲と見なすの
が妥当である。またその下限は、４００℃程度である。
従って、この加熱の温度範囲は、４００〜６００℃とす
ることが好ましい。During the hydrogen plasma treatment, it is important to heat the amorphous silicon film at a temperature below its crystallization temperature. The crystallization temperature of the amorphous silicon film varies depending on the method of forming the amorphous silicon film and the film forming conditions. Generally, it is appropriate to consider the range of 600 ° C to 650 ° C. The lower limit is about 400 ° C.
Therefore, the heating temperature range is preferably 400 to 600 ° C.
【０１１１】また、この加熱の温度の上限を決める目安
として、用いるガラス基板の歪点を用いることも有用で
ある。即ち、用いるガラス基板の歪点を上限として、可
能な限りの高い温度で加熱を行うのである。この方法を
採用すれば、ガラス基板の変形や縮の影響を抑制して、
所定の効果を得ることができる。It is also useful to use the strain point of the glass substrate used as a standard for determining the upper limit of the heating temperature. That is, heating is performed at the highest possible temperature, with the strain point of the glass substrate used as the upper limit. If this method is adopted, the influence of deformation and shrinkage of the glass substrate can be suppressed,
It is possible to obtain a predetermined effect.
【０１１２】水素プラズマによる処理を行うと、非晶質
珪素膜中の水素がプラズマ中の水素イオンと結合して、
水素ガスとなり、結果として膜中からの水素の離脱が促
進される。そして、珪素原子同士の結合が促進され、原
子の配列の秩序性が高くなる状態とすることができる。
この状態は、準結晶状態ともいえるもので、極めて結晶
化し易い状態となる。When the treatment with hydrogen plasma is performed, hydrogen in the amorphous silicon film is combined with hydrogen ions in the plasma,
It becomes hydrogen gas, and as a result, the desorption of hydrogen from the film is promoted. Then, the bond between silicon atoms is promoted, and the order of the arrangement of atoms can be increased.
This state can be said to be a quasi-crystalline state, and is a state in which it is extremely easy to crystallize.
【０１１３】このプラズマ処理を施した状態において、
加熱やレーザー光の照射によるエネルギーを与えること
によって、非晶質珪素膜の結晶化を行うことができる。
この結晶化は、非晶質珪素膜がプラズマ処理の効果によ
り非常に結晶化し易い状態となっているので、非常に再
現性よく行うことができ、しかもその結晶性を極めて高
いものとすることができる。In this plasma-treated state,
The amorphous silicon film can be crystallized by applying energy by heating or laser light irradiation.
This crystallization can be performed with extremely high reproducibility because the amorphous silicon film is in a state of being easily crystallized by the effect of the plasma treatment, and the crystallinity can be extremely high. it can.
【０１１４】[0114]
【発明の効果】絶縁表面を有する基板上に形成された非
晶質珪素膜を珪素の結晶化を助長する金属元素の作用に
よって結晶化させ、この結晶化した珪素膜をパターニン
グすることによって後の結晶成長の際の結晶核を形成
し、さらにこの結晶核を覆って非晶質珪素膜を形成し、
先の結晶核を核として結晶成長を行わすことにより、モ
ノドメイン領域を形成する。そしてこのモノドメイン領
域を用いて薄膜トランジスタを構成することで、高い特
性を有する薄膜トランジスタを得ることができる。According to the present invention, an amorphous silicon film formed on a substrate having an insulating surface is crystallized by the action of a metal element that promotes crystallization of silicon, and the crystallized silicon film is then patterned. A crystal nucleus is formed during crystal growth, and an amorphous silicon film is formed to cover the crystal nucleus,
A monodomain region is formed by performing crystal growth using the above crystal nuclei as nuclei. By forming a thin film transistor using this monodomain region, a thin film transistor having high characteristics can be obtained.
【０１１５】具体的には、安定して高速動作を行わすこ
とができ、しきい値の変動や特性の経時変化が無く、ま
たＯＦＦ電流が小さく、さらに大きなＯＮ電流を扱うこ
とができる薄膜トランジスタを得ることができる。Specifically, a thin film transistor capable of stably performing a high-speed operation, having no change in threshold value and a change in characteristics with time, having a small OFF current and being capable of handling a larger ON current is provided. Obtainable.
【図１】 モノドメイン領域を有する薄膜珪素半導体膜
の作製工程を示す。FIG. 1 shows a manufacturing process of a thin silicon semiconductor film having a monodomain region.
【図２】 薄膜トランジスタの作製工程を示す。2A to 2C show a manufacturing process of a thin film transistor.
【図３】 薄膜トランジスタの作製工程を示す。FIG. 3 shows a manufacturing process of a thin film transistor.
【図４】 液晶ディスプレーの構成の概略を示す。FIG. 4 shows a schematic configuration of a liquid crystal display.
【図５】 薄膜トランジスタの作製工程を示す。FIG. 5 shows a manufacturing process of a thin film transistor.
【図６】 薄膜トランジスタの作製工程を示す。FIG. 6 shows a manufacturing process of a thin film transistor.
１００ スピナー １０１、３０１ ガラス基板 １０２、３０２ 下地膜（酸化珪素膜） １０３、 非晶質珪素膜 １０４ ニッケルを含有した溶
液 １０５ 結晶性珪素膜 １０６、１０７、３００ 選択的に形成されたニ
ッケルの層またはニッケルを含んだ層 １０８ 非晶質珪素膜 １１１、１１３ モノドメイン領域 ３０３、３０５ モノドメイン領域 ３０６、３０７、６０１ 活性層 ３０８、６０３ ゲイト絶縁膜 １１１、３０４、 非晶質領域 ３０９、３１０、６０４ アルミニウムを主成分
とするゲイト電極 ３１１、３１２、６０５ 酸化物層 ３１３、３１７、６１１ ソース電極 ３１５、３１９、６０８ チャネル形成領域 ３１６、３１９、６０６ ドレイン領域 ３１４、３１８、６０７ オフセット領域 ３２０、６１０ 層間絶縁膜 ３２１、３２３、６１１ ソース電極 ３２２、３２４、６１２ ドレイン電極 ４００ 画素電極（ＩＴＯ）電
極100 Spinner 101, 301 Glass Substrate 102, 302 Base Film (Silicon Oxide Film) 103, Amorphous Silicon Film 104 Solution Containing Nickel 105 Crystalline Silicon Film 106, 107, 300 Selectively Formed Nickel Layer or Layer containing nickel 108 Amorphous silicon film 111, 113 Mono domain region 303, 305 Mono domain region 306, 307, 601 Active layer 308, 603 Gate insulating film 111, 304, Amorphous region 309, 310, 604 Aluminum Gate electrode 311, 312, 605 Oxide layer 313, 317, 611 Source electrode 315, 319, 608 Channel forming region 316, 319, 606 Drain region 314, 318, 607 Offset region 320, 610 Interlayer insulating film 321, 323, 611 source electrode 322, 324, 612 drain electrode 400 pixel electrode (ITO) electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/336
Claims (6)
素膜を形成する工程と、 前記第１の非晶質珪素膜に接して珪素の結晶化を助長す
る金属元素を接して保持させる工程と、 加熱処理を加え前記第１の非晶質珪素膜を結晶化させる
工程と、 該工程において結晶化された珪素膜をパターニングし結
晶成長核となる層を形成する工程と、 前記結晶成長核となる層を覆って第２の非晶質珪素膜を
形成する工程と、 前記結晶成長核となる層から結晶成長を行わせ前記第２
の非晶質珪素膜中に実質的に結晶粒界の存在しない領域
を形成する工程と、 前記結晶成長が行われた実質的に結晶粒界が含まれない
領域を用いて活性層を構成する工程と、 を有することを特徴とする半導体装置の作製方法。1. A step of forming a first amorphous silicon film on a substrate having an insulating surface, and a step of contacting the first amorphous silicon film with a metal element which promotes crystallization of silicon. A step of holding, a step of applying a heat treatment to crystallize the first amorphous silicon film, a step of patterning the silicon film crystallized in the step to form a layer serving as a crystal growth nucleus, A step of forming a second amorphous silicon film so as to cover a layer serving as a crystal growth nucleus, and crystal growth is performed from the layer serving as a crystal growth nucleus.
Forming a region in which substantially no crystal grain boundaries exist in the amorphous silicon film, and forming an active layer using the region in which the crystal growth is substantially not included A method for manufacturing a semiconductor device, comprising:
素膜を形成する工程と、 前記第１の非晶質珪素膜に接して珪素の結晶化を助長す
る金属元素を接して保持させる工程と、 加熱処理を加え前記第１の非晶質珪素膜を結晶化させる
工程と、 該工程において結晶化された珪素膜をパターニングし結
晶成長核となる層を形成する工程と、 前記結晶成長核となる層を覆って第２の非晶質珪素膜を
形成する工程と、 前記第２の非晶質珪素膜に対して加熱した状態でレーザ
ー光または強光を照射し前記結晶成長核となる層から結
晶成長を行わせ、前記第２の非晶質珪素膜中に実質的に
結晶粒界の存在しない領域を形成する工程と、 前記結晶成長が行われた実質的に結晶粒界が含まれない
領域を用いて活性層を構成する工程と、 を有することを特徴とする半導体装置の作製方法。2. A step of forming a first amorphous silicon film on a substrate having an insulating surface, and a step of contacting the first amorphous silicon film with a metal element which promotes crystallization of silicon. A step of holding, a step of applying a heat treatment to crystallize the first amorphous silicon film, a step of patterning the silicon film crystallized in the step to form a layer serving as a crystal growth nucleus, A step of forming a second amorphous silicon film so as to cover a layer serving as a crystal growth nucleus; and the crystal growth by irradiating the second amorphous silicon film with laser light or strong light in a heated state. Crystal growth from a layer serving as a nucleus to form a region in the second amorphous silicon film substantially free of crystal grain boundaries; and A step of forming an active layer using a region not including a boundary, And a method for manufacturing a semiconductor device.
素膜を形成する工程と、 前記第１の非晶質珪素膜に接して珪素の結晶化を助長す
る金属元素を接して保持させる工程と、 加熱処理を加え前記第１の非晶質珪素膜を結晶化させる
工程と、 該工程において結晶化された珪素膜をパターニングし結
晶成長核となる層を形成する工程と、 前記結晶成長核となる層を覆って第２の非晶質珪素膜を
形成する工程と、 前記第２の非晶質珪素膜に対して４５０℃〜６００℃の
温度で加熱した状態でレーザー光または強光を照射し前
記結晶成長核となる層から結晶成長を行わせ、前記第２
の非晶質珪素膜中に実質的に結晶粒界の存在しない領域
を形成する工程と、 前記結晶成長が行われた実質的に結晶粒界が含まれない
領域を用いて活性層を構成する工程と、 を有することを特徴とする半導体装置の作製方法。3. A step of forming a first amorphous silicon film on a substrate having an insulating surface, and a step of contacting the first amorphous silicon film with a metal element for promoting crystallization of silicon. A step of holding, a step of applying a heat treatment to crystallize the first amorphous silicon film, a step of patterning the silicon film crystallized in the step to form a layer serving as a crystal growth nucleus, A step of forming a second amorphous silicon film so as to cover a layer serving as a crystal growth nucleus, and laser light or a laser beam in a state where the second amorphous silicon film is heated at a temperature of 450 ° C. to 600 ° C. The second layer is irradiated with strong light to cause crystal growth from the layer serving as the crystal growth nuclei.
Forming a region in which substantially no crystal grain boundaries exist in the amorphous silicon film, and forming an active layer using the region in which the crystal growth is substantially not included A method for manufacturing a semiconductor device, comprising:
として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、
Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種
類の元素が用いられることを特徴とする半導体装置の作
製方法。4. The metal element according to claim 1, wherein Fe, Co, Ni, Ru, Rh, Pd, Os, and
A method for manufacturing a semiconductor device, wherein one or more kinds of elements selected from Ir, Pt, Cu, and Au are used.
として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、
Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種
類の元素が用いられ、結晶成長が行われた領域中の前記
金属元素の濃度が１×１０14原子ｃｍ-3〜１×１０19原
子ｃｍ-3であることを特徴とする半導体装置の作製方
法。5. The metal element according to claim 1, wherein the metal elements are Fe, Co, Ni, Ru, Rh, Pd, Os,
One or more kinds of elements selected from Ir, Pt, Cu and Au are used, and the concentration of the metal element in the region where the crystal growth is performed is 1 × 10 14 atoms cm −3 to 1 × 10 19 atoms. A method for manufacturing a semiconductor device, wherein the method is cm -3 .
が行われた領域には、水素またはハロゲン元素が０．０
０１原子％〜５原子％の濃度で含まれていることを特徴
とする半導体装置の作製方法。6. The method according to claim 1, wherein hydrogen or a halogen element is 0.0
A method for manufacturing a semiconductor device, characterized in that it is contained at a concentration of 01 atom% to 5 atom%.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13290195A JP4144907B2 (en) | 1994-09-15 | 1995-05-06 | Method for manufacturing semiconductor device |
| TW084109419A TW374247B (en) | 1994-09-15 | 1995-09-08 | Method of fabricating semiconductor device |
| US08/528,407 US5972105A (en) | 1994-09-15 | 1995-09-14 | Method of fabricating semiconductor device |
| KR1019950030190A KR100270368B1 (en) | 1994-09-15 | 1995-09-15 | Method of fabricating semiconductor device |
| CN95115160A CN1078384C (en) | 1994-09-15 | 1995-09-15 | Method of fabricating semiconductor device |
| US09/327,473 US6670640B1 (en) | 1994-09-15 | 1999-06-08 | Method for producing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24879194 | 1994-09-15 | ||
| JP6-248791 | 1994-09-15 | ||
| JP13290195A JP4144907B2 (en) | 1994-09-15 | 1995-05-06 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139020A true JPH08139020A (en) | 1996-05-31 |
| JP4144907B2 JP4144907B2 (en) | 2008-09-03 |
Family
ID=26467361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13290195A Expired - Lifetime JP4144907B2 (en) | 1994-09-15 | 1995-05-06 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4144907B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030008752A (en) * | 2001-07-20 | 2003-01-29 | 학교법인 경희대학교 | The method of crystallization of amorphous silicon for liquid-crystal display |
| KR100560047B1 (en) * | 1997-02-24 | 2006-05-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor thin film and semiconductor device |
| KR100612853B1 (en) * | 2004-07-21 | 2006-08-14 | 삼성전자주식회사 | Si based material layer having wire type silicide and method of forming the same |
| WO2010016113A1 (en) | 2008-08-06 | 2010-02-11 | 三菱電機株式会社 | Plant monitoring control system |
-
1995
- 1995-05-06 JP JP13290195A patent/JP4144907B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560047B1 (en) * | 1997-02-24 | 2006-05-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor thin film and semiconductor device |
| KR20030008752A (en) * | 2001-07-20 | 2003-01-29 | 학교법인 경희대학교 | The method of crystallization of amorphous silicon for liquid-crystal display |
| KR100612853B1 (en) * | 2004-07-21 | 2006-08-14 | 삼성전자주식회사 | Si based material layer having wire type silicide and method of forming the same |
| WO2010016113A1 (en) | 2008-08-06 | 2010-02-11 | 三菱電機株式会社 | Plant monitoring control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4144907B2 (en) | 2008-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083821B2 (en) | Method for manufacturing semiconductor device | |
| KR100270368B1 (en) | Method of fabricating semiconductor device | |
| US5937282A (en) | Method for producing semiconductor device | |
| US7229861B2 (en) | Method for producing semiconductor device | |
| US5612250A (en) | Method for manufacturing a semiconductor device using a catalyst | |
| US5923962A (en) | Method for manufacturing a semiconductor device | |
| JP3621151B2 (en) | Method for manufacturing semiconductor device | |
| JPH07161634A (en) | Semiconductor device and its manufacture | |
| JPH07130652A (en) | Manufacture of semiconductor | |
| JPH0864834A (en) | Semiconductor device and method of fabrication thereof | |
| JPH08321466A (en) | Semiconductor device, and manufacture of semiconductor, and manufacture of semiconductor device | |
| JPH07161635A (en) | Semiconductor device and its manufacture | |
| JP3919838B2 (en) | Method for manufacturing semiconductor device | |
| KR100433359B1 (en) | Method of manufacturing a semiconductor device | |
| US6670640B1 (en) | Method for producing semiconductor device | |
| JPH07231100A (en) | Semiconductor device and its manufacturing method | |
| JP2791635B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH08139020A (en) | Method of forming semiconductor device | |
| JPH08139021A (en) | Forming method of semiconductor device | |
| JPH07135174A (en) | Semiconductor device | |
| JP3973960B2 (en) | Method for manufacturing semiconductor device | |
| JPH11214308A (en) | Manufacture of semiconductor device | |
| JP3920179B2 (en) | Method for manufacturing semiconductor device | |
| JP3529586B2 (en) | Method for manufacturing semiconductor device | |
| JP3529726B2 (en) | Manufacturing method of semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080617 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |