JPH08138879A - 低電圧点灯回路 - Google Patents
低電圧点灯回路Info
- Publication number
- JPH08138879A JPH08138879A JP6293796A JP29379694A JPH08138879A JP H08138879 A JPH08138879 A JP H08138879A JP 6293796 A JP6293796 A JP 6293796A JP 29379694 A JP29379694 A JP 29379694A JP H08138879 A JPH08138879 A JP H08138879A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- oscillation
- resistor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 負荷側短絡時には、発振トランジスタを確実
に発振停止状態にする保護手段を具備し、信頼性に優れ
て安価な低電圧点灯回路を提供する。 【構成】 トランスＴ１１に設けた巻線Ｌ２の端末Ｐを
トランジスタＱ２のベースに，端末ＯをグランドＧに接
続し、巻線Ｌ３の端末ＲをトランジスタＱ１のベース
に，端末Ｊを巻線Ｌ１の端末Ｅと接続点Ｄに接続し、巻
線Ｌ４の端末ＮをグランドＧに，端末Ｍを端子Ｔ２，ゲ
ート間に抵抗器Ｒ７を接続した双方向サイリスタＱ４の
端子Ｔ２に接続し、サイリスタＱ４の端子Ｔ１をトラン
ジスタＱ２のベースに接続し、抵抗器Ｒ４とトリガー素
子Ｑ３の直列回路を抵抗器３とコンデンサＣ４の接続点
ＱとトランジスタＱ２のベース間に接続せしめ、負荷側
短絡時に巻線Ｌ４，Ｌ２間に誘起する電圧でサイリスタ
Ｑ４を導通させてトランジスタＱ１，Ｑ２を発振停止さ
せ、コンデンサＣ３の充電電圧でトリガー素子Ｑ３を導
通させてトランジスタＱ２を発振停止状態に保持するよ
う構成する。
に発振停止状態にする保護手段を具備し、信頼性に優れ
て安価な低電圧点灯回路を提供する。 【構成】 トランスＴ１１に設けた巻線Ｌ２の端末Ｐを
トランジスタＱ２のベースに，端末ＯをグランドＧに接
続し、巻線Ｌ３の端末ＲをトランジスタＱ１のベース
に，端末Ｊを巻線Ｌ１の端末Ｅと接続点Ｄに接続し、巻
線Ｌ４の端末ＮをグランドＧに，端末Ｍを端子Ｔ２，ゲ
ート間に抵抗器Ｒ７を接続した双方向サイリスタＱ４の
端子Ｔ２に接続し、サイリスタＱ４の端子Ｔ１をトラン
ジスタＱ２のベースに接続し、抵抗器Ｒ４とトリガー素
子Ｑ３の直列回路を抵抗器３とコンデンサＣ４の接続点
ＱとトランジスタＱ２のベース間に接続せしめ、負荷側
短絡時に巻線Ｌ４，Ｌ２間に誘起する電圧でサイリスタ
Ｑ４を導通させてトランジスタＱ１，Ｑ２を発振停止さ
せ、コンデンサＣ３の充電電圧でトリガー素子Ｑ３を導
通させてトランジスタＱ２を発振停止状態に保持するよ
う構成する。
Description
【０００１】
【産業上の利用分野】本発明は、自励発振式の低電圧点
灯回路に係わり、特には負荷側短絡時に回路構成素子を
確実に保護できる低電圧点灯回路に関するものである。
灯回路に係わり、特には負荷側短絡時に回路構成素子を
確実に保護できる低電圧点灯回路に関するものである。
【０００２】
【従来の技術】図２は、従来より多用されている自励発
振式の低電圧点灯回路の要部回路図である。図におい
て、Ｒ，Ｒ４，Ｒ５はそれぞれ抵抗器、Ｔ１１は１次巻
線がＬ１，２次巻線がＬ２，Ｌ３の発振トランスで、Ｔ
１２は１次巻線がＬ５，２次巻線がＬ６の出力トランス
である。Ｑ１，Ｑ２はそれぞれ発振トランジスタで、Ｑ
３，Ｑ６はそれぞれトリガー素子、Ｑ５はサイリスタで
ある。
振式の低電圧点灯回路の要部回路図である。図におい
て、Ｒ，Ｒ４，Ｒ５はそれぞれ抵抗器、Ｔ１１は１次巻
線がＬ１，２次巻線がＬ２，Ｌ３の発振トランスで、Ｔ
１２は１次巻線がＬ５，２次巻線がＬ６の出力トランス
である。Ｑ１，Ｑ２はそれぞれ発振トランジスタで、Ｑ
３，Ｑ６はそれぞれトリガー素子、Ｑ５はサイリスタで
ある。
【０００３】そして、電源端子＋，−間にはトランジス
タＱ１と抵抗器Ｒ５およびトランジスタＱ２と抵抗器Ｒ
からなる直列回路が接続されている。また、発振トラン
スＴ１１の１次巻線Ｌ１の一端末は抵抗器Ｒ５とトラン
ジスタＱ２の接続点Ｄに，他端末は出力トランスＴ１２
の１次巻線Ｌ５の一端末にそれぞれ接続されている。さ
らに、発振トランスＴ１１の２次巻線Ｌ２の一端末がト
ランジスタＱ２のベースに，他端末がグランドＧにそれ
ぞれ接続されている。また、２次巻線Ｌ３の一端末がト
ランジスタＱ１のベースに，他端末が前記接続点Ｄにそ
れぞれ接続されており、トランジスタＱ２のベースには
抵抗器Ｒ４とトリガー素子Ｑ６の直列回路が接続されて
自励発振式の低電圧点灯回路を形成している。
タＱ１と抵抗器Ｒ５およびトランジスタＱ２と抵抗器Ｒ
からなる直列回路が接続されている。また、発振トラン
スＴ１１の１次巻線Ｌ１の一端末は抵抗器Ｒ５とトラン
ジスタＱ２の接続点Ｄに，他端末は出力トランスＴ１２
の１次巻線Ｌ５の一端末にそれぞれ接続されている。さ
らに、発振トランスＴ１１の２次巻線Ｌ２の一端末がト
ランジスタＱ２のベースに，他端末がグランドＧにそれ
ぞれ接続されている。また、２次巻線Ｌ３の一端末がト
ランジスタＱ１のベースに，他端末が前記接続点Ｄにそ
れぞれ接続されており、トランジスタＱ２のベースには
抵抗器Ｒ４とトリガー素子Ｑ６の直列回路が接続されて
自励発振式の低電圧点灯回路を形成している。
【０００４】一方、トランジスタＱ２のベースとグラン
ドＧ間にはアノードをベースに，カソードをグランドＧ
に接続したサイリスタＱ５が接続され、サイリスタＱ５
のゲートにはトランジスタＱ２のエミッタと抵抗Ｒの接
続点に一方の端末を接続したトリガー素子Ｑ３の他方の
端末が接続されている。なお、トリガー素子Ｑ３とサイ
リスタＱ５とは負荷側短絡時の保護手段を形成してい
る。そして、出力トランスＴ１２の２次巻線Ｌ６側に接
続した負荷のランプＬに、例えば、フィラメント短絡等
の異常が発生した場合、この保護手段は各回路構成素子
を過電圧や過電流による破壊から保護するよう機能す
る。
ドＧ間にはアノードをベースに，カソードをグランドＧ
に接続したサイリスタＱ５が接続され、サイリスタＱ５
のゲートにはトランジスタＱ２のエミッタと抵抗Ｒの接
続点に一方の端末を接続したトリガー素子Ｑ３の他方の
端末が接続されている。なお、トリガー素子Ｑ３とサイ
リスタＱ５とは負荷側短絡時の保護手段を形成してい
る。そして、出力トランスＴ１２の２次巻線Ｌ６側に接
続した負荷のランプＬに、例えば、フィラメント短絡等
の異常が発生した場合、この保護手段は各回路構成素子
を過電圧や過電流による破壊から保護するよう機能す
る。
【０００５】即ち、トランジスタＱ２に流れる電流はト
ランジスタＱ２に直列接続した過電流検出用の抵抗器Ｒ
の両端に発生した電圧として検出されるとともに、トリ
ガー素子Ｑ３に印加されるよう構成されている。そし
て、負荷側短絡等の異常時には、トランジスタＱ２に流
れる電流が負荷側正常時に比べて増加するために抵抗器
Ｒ両端の電圧が予め定められた電圧値を越えてしまう。
すると、トリガー素子Ｑ３がパルス信号を発生するよう
動作する。そして、トリガー素子Ｑ３のパルス信号がサ
イリスタＱ５のゲートに印加されるとサイリスタＱ５が
導通し、トランジスタＱ２のベース電位を強制的にエミ
ッター電位より低くなるよう設定する。この結果、トラ
ンジスタＱ２，Ｑ１は発振停止状態になるので、各回路
構成素子には過電圧や過電流が印加されなくなり、回路
構成素子が破壊から保護される。
ランジスタＱ２に直列接続した過電流検出用の抵抗器Ｒ
の両端に発生した電圧として検出されるとともに、トリ
ガー素子Ｑ３に印加されるよう構成されている。そし
て、負荷側短絡等の異常時には、トランジスタＱ２に流
れる電流が負荷側正常時に比べて増加するために抵抗器
Ｒ両端の電圧が予め定められた電圧値を越えてしまう。
すると、トリガー素子Ｑ３がパルス信号を発生するよう
動作する。そして、トリガー素子Ｑ３のパルス信号がサ
イリスタＱ５のゲートに印加されるとサイリスタＱ５が
導通し、トランジスタＱ２のベース電位を強制的にエミ
ッター電位より低くなるよう設定する。この結果、トラ
ンジスタＱ２，Ｑ１は発振停止状態になるので、各回路
構成素子には過電圧や過電流が印加されなくなり、回路
構成素子が破壊から保護される。
【０００６】なお、発振トランスＴ１１の２次巻線Ｌ２
とＬ３の巻方向および巻数は、負荷側短絡時にトランジ
スタＱ２を動作不能にするベース電位になるよう予め設
定されている。
とＬ３の巻方向および巻数は、負荷側短絡時にトランジ
スタＱ２を動作不能にするベース電位になるよう予め設
定されている。
【０００７】
【発明が解決しようとする課題】前述したように、従来
回路では負荷側異常時には、トリガー素子Ｑ３とサイリ
スタＱ５の２つの能動素子を動作させ、発振トランジス
タＱ２を発振停止状態にするよう機能する保護手段によ
り回路構成素子を保護していた。しかし、このように構
成された保護手段では、過電流検出用の抵抗器Ｒ自身に
抵抗値のバラツキがあって発振波形に歪みが生じ易かっ
た。また、負荷側異常時に保護手段を確実に機能させる
ためには抵抗器Ｒの定数を大きくする必要があるが、抵
抗器Ｒには主電流も流れるために抵抗器Ｒの定数を大き
くすると抵抗器Ｒでの熱損失が大きくなる難点があっ
た。このため、抵抗器Ｒの抵抗値をバランスのとれた値
に選定する必要があるが、このための作業は極めて煩雑
であった。
回路では負荷側異常時には、トリガー素子Ｑ３とサイリ
スタＱ５の２つの能動素子を動作させ、発振トランジス
タＱ２を発振停止状態にするよう機能する保護手段によ
り回路構成素子を保護していた。しかし、このように構
成された保護手段では、過電流検出用の抵抗器Ｒ自身に
抵抗値のバラツキがあって発振波形に歪みが生じ易かっ
た。また、負荷側異常時に保護手段を確実に機能させる
ためには抵抗器Ｒの定数を大きくする必要があるが、抵
抗器Ｒには主電流も流れるために抵抗器Ｒの定数を大き
くすると抵抗器Ｒでの熱損失が大きくなる難点があっ
た。このため、抵抗器Ｒの抵抗値をバランスのとれた値
に選定する必要があるが、このための作業は極めて煩雑
であった。
【０００８】本発明の目的は、前記難点を解消し、簡便
な手段で信頼性の高い保護手段が得られる低電圧点灯回
路の提供にある。
な手段で信頼性の高い保護手段が得られる低電圧点灯回
路の提供にある。
【０００９】
【課題を解決するための手段】電源スイッチＳＷをオン
して供給した商用電源ＡＣを高周波電源に変換して負荷
Ｌに供給する自励発振式の低電圧点灯回路であって、１
次巻線Ｌ１と２次巻線Ｌ２，Ｌ３，Ｌ４を設けた発振ト
ランスＴ１１と、１次巻線Ｌ５と負荷Ｌを接続する２次
巻線Ｌ６を設けた出力トランスＴ１２を具備してなり、
全波整流器ＤＢの出力端子＋，−間にコンデンサＣ２，
Ｃ３の直列回路、抵抗器Ｒ１，Ｒ２，Ｒ３の直列回路、
発振トランジスタＱ１と抵抗器Ｒ５および発振トランジ
スタＱ２と抵抗器Ｒ６からなる直列回路、ダイオードＤ
１，Ｄ２の直列回路をそれぞれ接続するとともに、抵抗
器Ｒ３にはコンデンサＣ４を並列接続し、コンデンサＣ
２，Ｃ３の接続点Ａおよび抵抗器Ｒ１，Ｒ２の接続点Ｂ
を発振トランスＴ１２の１次巻線Ｌ５の端末Ｈに接続
し、ダイオードＤ１，Ｄ２の接続点Ｃおよび抵抗器Ｒ５
とトランジスタＱ２の接続点Ｄを発振トランスＴ１１の
１次巻線Ｌ１の端末Ｅおよび２次巻線Ｌ３の端末Ｊに接
続し、２次巻線Ｌ３の端末ＲをトランジスタＱ１のベー
スに，２次巻線Ｌ２の端末ＰをトランジスタＱ２のベー
スにそれぞれ接続し、２次巻線Ｌ２の端末Ｏ，２次巻線
Ｌ４の端末ＮをそれぞれグランドＧに接続し、かつ端子
Ｔ２，ゲート間に抵抗器Ｒ７を接続した双方向サイリス
タＱ４の端子Ｔ１をトランジスタＱ２のベースに、端子
Ｔ２を２次巻線Ｌ４の端末Ｍに接続するとともに抵抗器
Ｒ４とトリガー素子Ｑ３の直列回路を抵抗器３とコンデ
ンサＣ４の接続点ＱとトランジスタＱ２のベース間に接
続せしめ、負荷側の短絡時には発振トランスＴ１１の２
次巻線Ｌ４，Ｌ２間に誘起する電圧でサイリスタＱ４を
導通させてトランジスタＱ１，Ｑ２を発振停止させると
ともに、コンデンサＣ３の充電電圧を抵抗器Ｒ２，Ｒ４
を介してトリガー素子Ｑ３に印加してトリガー素子Ｑ３
を導通せしめ、トランジスタＱ２を発振停止状態に保持
せしめるよう構成する。
して供給した商用電源ＡＣを高周波電源に変換して負荷
Ｌに供給する自励発振式の低電圧点灯回路であって、１
次巻線Ｌ１と２次巻線Ｌ２，Ｌ３，Ｌ４を設けた発振ト
ランスＴ１１と、１次巻線Ｌ５と負荷Ｌを接続する２次
巻線Ｌ６を設けた出力トランスＴ１２を具備してなり、
全波整流器ＤＢの出力端子＋，−間にコンデンサＣ２，
Ｃ３の直列回路、抵抗器Ｒ１，Ｒ２，Ｒ３の直列回路、
発振トランジスタＱ１と抵抗器Ｒ５および発振トランジ
スタＱ２と抵抗器Ｒ６からなる直列回路、ダイオードＤ
１，Ｄ２の直列回路をそれぞれ接続するとともに、抵抗
器Ｒ３にはコンデンサＣ４を並列接続し、コンデンサＣ
２，Ｃ３の接続点Ａおよび抵抗器Ｒ１，Ｒ２の接続点Ｂ
を発振トランスＴ１２の１次巻線Ｌ５の端末Ｈに接続
し、ダイオードＤ１，Ｄ２の接続点Ｃおよび抵抗器Ｒ５
とトランジスタＱ２の接続点Ｄを発振トランスＴ１１の
１次巻線Ｌ１の端末Ｅおよび２次巻線Ｌ３の端末Ｊに接
続し、２次巻線Ｌ３の端末ＲをトランジスタＱ１のベー
スに，２次巻線Ｌ２の端末ＰをトランジスタＱ２のベー
スにそれぞれ接続し、２次巻線Ｌ２の端末Ｏ，２次巻線
Ｌ４の端末ＮをそれぞれグランドＧに接続し、かつ端子
Ｔ２，ゲート間に抵抗器Ｒ７を接続した双方向サイリス
タＱ４の端子Ｔ１をトランジスタＱ２のベースに、端子
Ｔ２を２次巻線Ｌ４の端末Ｍに接続するとともに抵抗器
Ｒ４とトリガー素子Ｑ３の直列回路を抵抗器３とコンデ
ンサＣ４の接続点ＱとトランジスタＱ２のベース間に接
続せしめ、負荷側の短絡時には発振トランスＴ１１の２
次巻線Ｌ４，Ｌ２間に誘起する電圧でサイリスタＱ４を
導通させてトランジスタＱ１，Ｑ２を発振停止させると
ともに、コンデンサＣ３の充電電圧を抵抗器Ｒ２，Ｒ４
を介してトリガー素子Ｑ３に印加してトリガー素子Ｑ３
を導通せしめ、トランジスタＱ２を発振停止状態に保持
せしめるよう構成する。
【００１０】
【作用】負荷側短絡時には２次巻線Ｌ２とＬ４間に発生
する大きな誘起電圧によりスイッチング素子の双方向サ
イリスタＱ４が導通し、発振トランジスタＱ２のベース
電位がエミッタ電位より低くなるよう強制的に設定さ
れ、発振トランジスタＱ２，Ｑ１が発振停止状態にな
る。また、トランジスタＱ２のベース電位が低く設定さ
れることで、コンデンサＣ３に充電された高い充電電圧
がトリガー素子Ｑ３に供給されてもトリガー素子Ｑ３は
トリガー信号を発生することなく導通状態になるので、
トランジスタＱ２の発振停止状態が保持される。
する大きな誘起電圧によりスイッチング素子の双方向サ
イリスタＱ４が導通し、発振トランジスタＱ２のベース
電位がエミッタ電位より低くなるよう強制的に設定さ
れ、発振トランジスタＱ２，Ｑ１が発振停止状態にな
る。また、トランジスタＱ２のベース電位が低く設定さ
れることで、コンデンサＣ３に充電された高い充電電圧
がトリガー素子Ｑ３に供給されてもトリガー素子Ｑ３は
トリガー信号を発生することなく導通状態になるので、
トランジスタＱ２の発振停止状態が保持される。
【００１１】一方、異常状態を除去してから電源スイッ
チＳＷを再度オンすると、コンデンサＣ４に充電された
小さな充電電圧が抵抗器Ｒ４を介してトリガー素子Ｑ３
に供給され、トリガー素子Ｑ３がトリガー信号を発生す
る。ここで、ベースにトリガー素子Ｑ３が発生したトリ
ガー信号を印加されたトランジスタＱ２が再度発振状態
になる。
チＳＷを再度オンすると、コンデンサＣ４に充電された
小さな充電電圧が抵抗器Ｒ４を介してトリガー素子Ｑ３
に供給され、トリガー素子Ｑ３がトリガー信号を発生す
る。ここで、ベースにトリガー素子Ｑ３が発生したトリ
ガー信号を印加されたトランジスタＱ２が再度発振状態
になる。
【００１２】
【実施例】以下、本発明を図１の一実施例の回路図に沿
って説明する。図において、全波整流器ＤＢの出力端子
＋，−間にはコンデンサＣ２，Ｃ３の直列回路と、抵抗
器Ｒ１，Ｒ２，Ｒ３の直列回路と、発振トランジスタＱ
１と抵抗器Ｒ５および発振トランジスタＱ２と抵抗器Ｒ
６の直列回路と、ダイオードＤ１，Ｄ２の直列回路がそ
れぞれ並列接続されている。また、ダイオードＤ１，Ｄ
２の接続点Ｃと抵抗器Ｒ５と発振トランジスタＱ２の接
続点Ｄとが接続され、抵抗器Ｒ３にはコンデンサＣ４が
並列接続されている。また、コンデンサＣ２，Ｃ３の接
続点Ａと抵抗器Ｒ１，Ｒ２の接続点Ｂとが接続されてい
る。なお、ダイオードＤ１，Ｄ２はそれぞれ発振トラン
ジスタＱ１，Ｑ２の保護用素子である。
って説明する。図において、全波整流器ＤＢの出力端子
＋，−間にはコンデンサＣ２，Ｃ３の直列回路と、抵抗
器Ｒ１，Ｒ２，Ｒ３の直列回路と、発振トランジスタＱ
１と抵抗器Ｒ５および発振トランジスタＱ２と抵抗器Ｒ
６の直列回路と、ダイオードＤ１，Ｄ２の直列回路がそ
れぞれ並列接続されている。また、ダイオードＤ１，Ｄ
２の接続点Ｃと抵抗器Ｒ５と発振トランジスタＱ２の接
続点Ｄとが接続され、抵抗器Ｒ３にはコンデンサＣ４が
並列接続されている。また、コンデンサＣ２，Ｃ３の接
続点Ａと抵抗器Ｒ１，Ｒ２の接続点Ｂとが接続されてい
る。なお、ダイオードＤ１，Ｄ２はそれぞれ発振トラン
ジスタＱ１，Ｑ２の保護用素子である。
【００１３】Ｔ１１とＴ１２はそれぞれ発振トランスと
出力トランスであり、出力トランスＴ１２の１次巻線Ｌ
５の端末Ｈは接続点Ｂに接続され、２次巻線Ｌ６側には
負荷Ｌが直列接続されている。また、発振トランスＴ１
１の１次巻線Ｌ１の端末Ｅは接続点Ｄに接続され、端末
Ｆは出力トランスＴ１２の１次巻線Ｌ５の端末Ｉに接続
されている。
出力トランスであり、出力トランスＴ１２の１次巻線Ｌ
５の端末Ｈは接続点Ｂに接続され、２次巻線Ｌ６側には
負荷Ｌが直列接続されている。また、発振トランスＴ１
１の１次巻線Ｌ１の端末Ｅは接続点Ｄに接続され、端末
Ｆは出力トランスＴ１２の１次巻線Ｌ５の端末Ｉに接続
されている。
【００１４】一方、発振トランスＴ１１には２次巻線Ｌ
２，Ｌ３，Ｌ４が設けられていて、２次巻線Ｌ２の端末
ＰはトランジスタＱ２のベースに，端末ＯはグランドＧ
にそれぞれ接続されている。また、２次巻線Ｌ４の端末
ＮはグランドＧに，端末Ｍは双方向サイリスタＱ４の端
子Ｔ２に接続されており、サイリスタＱ４の端子Ｔ２，
ゲート間には抵抗器Ｒ７が接続され、サイリスタＱ４の
端子Ｔ１はトランジスタＱ２のベースに接続されてい
る。また、２次巻線Ｌ３の端末ＲはトランジスタＱ１の
ベースに接続され、端末Ｊは接続点Ｄに接続されてい
る。さらに、抵抗器Ｒ３とコンデンサＣ４の接続点Ｑと
トランジスタＱ２のベース間には抵抗器Ｒ４とトリガー
素子Ｑ３の直列回路が接続されている。
２，Ｌ３，Ｌ４が設けられていて、２次巻線Ｌ２の端末
ＰはトランジスタＱ２のベースに，端末ＯはグランドＧ
にそれぞれ接続されている。また、２次巻線Ｌ４の端末
ＮはグランドＧに，端末Ｍは双方向サイリスタＱ４の端
子Ｔ２に接続されており、サイリスタＱ４の端子Ｔ２，
ゲート間には抵抗器Ｒ７が接続され、サイリスタＱ４の
端子Ｔ１はトランジスタＱ２のベースに接続されてい
る。また、２次巻線Ｌ３の端末ＲはトランジスタＱ１の
ベースに接続され、端末Ｊは接続点Ｄに接続されてい
る。さらに、抵抗器Ｒ３とコンデンサＣ４の接続点Ｑと
トランジスタＱ２のベース間には抵抗器Ｒ４とトリガー
素子Ｑ３の直列回路が接続されている。
【００１５】なお、発振トランスＴ１１の２次巻線Ｌ
２，Ｌ４の巻数と巻き方向は、負荷側短絡時の誘起電圧
が双方向サイリスタＱ４を導通せしめるためのゲート電
圧になるよう予め設定されている。また、黒丸印は２次
巻線Ｌ２，Ｌ４の各巻始め側を示している。
２，Ｌ４の巻数と巻き方向は、負荷側短絡時の誘起電圧
が双方向サイリスタＱ４を導通せしめるためのゲート電
圧になるよう予め設定されている。また、黒丸印は２次
巻線Ｌ２，Ｌ４の各巻始め側を示している。
【００１６】このように構成された低電圧点灯回路で
は、電源スイッチＳＷをオンすることにより外部から供
給される商用電源ＡＣがコンデンサＣ１とチョークコイ
ルＣＨ１で構成されるフィルター回路を介して全波整流
器ＤＢに供給される。そして、負荷側に直流電源を供給
するが、負荷側に短絡等の異常が発生した場合には、以
下具体的に説明される本発明の保護手段を構成する双方
向サイリスタＱ４によりトランジスタＱ２の発振を停止
するよう保護手段が機能し、各回路構成素子には過電圧
や過電流が印加されなくなり、各素子が破壊から保護さ
れる。
は、電源スイッチＳＷをオンすることにより外部から供
給される商用電源ＡＣがコンデンサＣ１とチョークコイ
ルＣＨ１で構成されるフィルター回路を介して全波整流
器ＤＢに供給される。そして、負荷側に直流電源を供給
するが、負荷側に短絡等の異常が発生した場合には、以
下具体的に説明される本発明の保護手段を構成する双方
向サイリスタＱ４によりトランジスタＱ２の発振を停止
するよう保護手段が機能し、各回路構成素子には過電圧
や過電流が印加されなくなり、各素子が破壊から保護さ
れる。
【００１７】即ち、負荷側が短絡すると出力トランスＴ
１２の１次巻線Ｌ５に大きな電流が流れるので、発振ト
ランスＴ１１の１次巻線Ｌ１にも同時に大きな電流が流
れる。この結果、発振トランスＴ１１の各２次巻線Ｌ
２，Ｌ３，Ｌ４それぞれには大きな電圧が誘起される。
ここで、２次巻線Ｌ４，Ｌ２間に誘起された電圧はサイ
リスタＱ４のゲートに印加されるが、２次巻線Ｌ４，Ｌ
２間の電圧値が所定の値を越えるとサイリスタＱ４が導
通し、トランジスタＱ２のベース電位を強制的にトラン
ジスタＱ２の動作不能電位になるよう設定する。この結
果、発振トランジスタＱ２が発振を停止する。
１２の１次巻線Ｌ５に大きな電流が流れるので、発振ト
ランスＴ１１の１次巻線Ｌ１にも同時に大きな電流が流
れる。この結果、発振トランスＴ１１の各２次巻線Ｌ
２，Ｌ３，Ｌ４それぞれには大きな電圧が誘起される。
ここで、２次巻線Ｌ４，Ｌ２間に誘起された電圧はサイ
リスタＱ４のゲートに印加されるが、２次巻線Ｌ４，Ｌ
２間の電圧値が所定の値を越えるとサイリスタＱ４が導
通し、トランジスタＱ２のベース電位を強制的にトラン
ジスタＱ２の動作不能電位になるよう設定する。この結
果、発振トランジスタＱ２が発振を停止する。
【００１８】トランジスタＱ２の発振が停止すると、コ
ンデンサＣ３に充電された電荷が抵抗器Ｒ２，Ｒ４を介
してトリガー素子Ｑ３に印加されながら放電される。し
かし、コンデンサＣ３の充電電圧は予め大きくなるよう
設定されているため、トリガー素子Ｑ３はトリガー信号
を出力することなく導通状態になってしまう。従って、
トリガー素子Ｑ３からはトランジスタＱ２を発振させる
のに必要なトリガー信号は発生されず、トランジスタＱ
２は発振停止状態を保持している。
ンデンサＣ３に充電された電荷が抵抗器Ｒ２，Ｒ４を介
してトリガー素子Ｑ３に印加されながら放電される。し
かし、コンデンサＣ３の充電電圧は予め大きくなるよう
設定されているため、トリガー素子Ｑ３はトリガー信号
を出力することなく導通状態になってしまう。従って、
トリガー素子Ｑ３からはトランジスタＱ２を発振させる
のに必要なトリガー信号は発生されず、トランジスタＱ
２は発振停止状態を保持している。
【００１９】一方、トランジスタＱ２を再度発振状態に
するには、負荷側の異常原因を除去してから電源スイッ
チＳＷを再度オンさせるだけで簡単に行うことができ
る。この場合には、予め小さくなるよう設定されコンデ
ンサＣ４の充電電圧が抵抗器Ｒ４を介してトリガー素子
Ｑ３に印加されるので、トリガー素子Ｑ３がトリガー信
号を出力してトランジスタＱ２を再度発振状態にする。
するには、負荷側の異常原因を除去してから電源スイッ
チＳＷを再度オンさせるだけで簡単に行うことができ
る。この場合には、予め小さくなるよう設定されコンデ
ンサＣ４の充電電圧が抵抗器Ｒ４を介してトリガー素子
Ｑ３に印加されるので、トリガー素子Ｑ３がトリガー信
号を出力してトランジスタＱ２を再度発振状態にする。
【００２０】
【発明の効果】本発明によれば、負荷側に短絡等の異常
が発生した場合でも発振トランジスタの発振を簡便な手
段で確実に停止させることができるほか、発振停止状態
を保持することも可能となり、異常原因を除去するだけ
で簡単に発振状態に戻すことができる。この結果、回路
構成素子を過電圧や過電流による破壊から保護すること
ができ、信頼性に優れた低電圧点灯回路が得られる。ま
た、抵抗器の定数を選定するなどの煩雑な作業が不要と
なり、安価な低電圧点灯回路が得られる。等その実用上
の効果は大きい。
が発生した場合でも発振トランジスタの発振を簡便な手
段で確実に停止させることができるほか、発振停止状態
を保持することも可能となり、異常原因を除去するだけ
で簡単に発振状態に戻すことができる。この結果、回路
構成素子を過電圧や過電流による破壊から保護すること
ができ、信頼性に優れた低電圧点灯回路が得られる。ま
た、抵抗器の定数を選定するなどの煩雑な作業が不要と
なり、安価な低電圧点灯回路が得られる。等その実用上
の効果は大きい。
【図１】本発明の一実施例を示す回路図である。
【図２】従来例を示す回路図である。
Ｌ 負荷 ＳＷ 電源スイッチ Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ ＣＨ１ チョークコイル Ｄ１，Ｄ２ ダイオード Ｒ，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７ 抵抗
器 Ｑ１，Ｑ２ 発振トランジスタ Ｑ３，Ｑ６ トリガー素子 Ｑ４ 双方向サイリスタ Ｑ５ サイリスタ Ｔ１１ 発振トランス Ｔ１２ 出力トランス Ｌ１，Ｌ５ １次巻線 Ｌ２，Ｌ３，Ｌ４，Ｌ６ ２次巻線 ＤＢ 全波整流回路 ＋，− 全波整流回路の出力端子 Ａ，Ｂ，Ｃ，Ｄ，Ｑ 接続点 Ｇ グランド Ｈ，Ｉ 出力トランスの１次巻線端末 Ｅ，Ｆ 発振トランスの１次巻線端末 Ｊ，Ｍ，Ｎ，Ｏ，Ｐ，Ｒ 発振トランスの２次巻線端末
器 Ｑ１，Ｑ２ 発振トランジスタ Ｑ３，Ｑ６ トリガー素子 Ｑ４ 双方向サイリスタ Ｑ５ サイリスタ Ｔ１１ 発振トランス Ｔ１２ 出力トランス Ｌ１，Ｌ５ １次巻線 Ｌ２，Ｌ３，Ｌ４，Ｌ６ ２次巻線 ＤＢ 全波整流回路 ＋，− 全波整流回路の出力端子 Ａ，Ｂ，Ｃ，Ｄ，Ｑ 接続点 Ｇ グランド Ｈ，Ｉ 出力トランスの１次巻線端末 Ｅ，Ｆ 発振トランスの１次巻線端末 Ｊ，Ｍ，Ｎ，Ｏ，Ｐ，Ｒ 発振トランスの２次巻線端末
Claims (1)
- 【請求項１】 電源スイッチＳＷをオンして供給した商
用電源ＡＣを高周波電源に変換して負荷Ｌに供給する自
励発振式の低電圧点灯回路であって、１次巻線Ｌ１と２
次巻線Ｌ２，Ｌ３，Ｌ４を設けた発振トランスＴ１１
と、１次巻線Ｌ５と負荷Ｌを接続する２次巻線Ｌ６を設
けた出力トランスＴ１２を具備してなり、全波整流器Ｄ
Ｂの出力端子＋，−間にコンデンサＣ２，Ｃ３の直列回
路、抵抗器Ｒ１，Ｒ２，Ｒ３の直列回路、発振トランジ
スタＱ１と抵抗器Ｒ５および発振トランジスタＱ２と抵
抗器Ｒ６からなる直列回路、ダイオードＤ１，Ｄ２の直
列回路をそれぞれ接続するとともに、抵抗器Ｒ３にはコ
ンデンサＣ４を並列接続し、コンデンサＣ２，Ｃ３の接
続点Ａおよび抵抗器Ｒ１，Ｒ２の接続点Ｂを発振トラン
スＴ１２の１次巻線Ｌ５の端末Ｈに接続し、ダイオード
Ｄ１，Ｄ２の接続点Ｃおよび抵抗器Ｒ５とトランジスタ
Ｑ２の接続点Ｄを発振トランスＴ１１の１次巻線Ｌ１の
端末Ｅおよび２次巻線Ｌ３の端末Ｊに接続し、２次巻線
Ｌ３の端末ＲをトランジスタＱ１のベースに，２次巻線
Ｌ２の端末ＰをトランジスタＱ２のベースにそれぞれ接
続し、２次巻線Ｌ２の端末Ｏ，２次巻線Ｌ４の端末Ｎを
それぞれグランドＧに接続し、かつ端子Ｔ２，ゲート間
に抵抗器Ｒ７を接続した双方向サイリスタＱ４の端子Ｔ
１をトランジスタＱ２のベースに，端子Ｔ２を２次巻線
Ｌ４の端末Ｍに接続するとともに抵抗器Ｒ４とトリガー
素子Ｑ３の直列回路を抵抗器３とコンデンサＣ４の接続
点ＱとトランジスタＱ２のベース間に接続せしめ、負荷
側の短絡時には発振トランスＴ１１の２次巻線Ｌ４，Ｌ
２間に誘起する電圧でサイリスタＱ４を導通させてトラ
ンジスタＱ１，Ｑ２を発振停止させるとともに、コンデ
ンサＣ３の充電電圧を抵抗器Ｒ２，Ｒ４を介してトリガ
ー素子Ｑ３に印加してトリガー素子Ｑ３を導通せしめ、
トランジスタＱ２を発振停止状態に保持せしめるよう構
成したことを特徴とする低電圧点灯回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06293796A JP3081478B2 (ja) | 1994-11-02 | 1994-11-02 | 低電圧点灯回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06293796A JP3081478B2 (ja) | 1994-11-02 | 1994-11-02 | 低電圧点灯回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08138879A true JPH08138879A (ja) | 1996-05-31 |
| JP3081478B2 JP3081478B2 (ja) | 2000-08-28 |
Family
ID=17799274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06293796A Expired - Fee Related JP3081478B2 (ja) | 1994-11-02 | 1994-11-02 | 低電圧点灯回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081478B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020032499A (ko) * | 2002-04-12 | 2002-05-03 | (주)넥세스 정보통신 | 고압방전등용 전자식 점등장치 |
| CN105050302A (zh) * | 2015-07-30 | 2015-11-11 | 王侃 | 一种高频发生器电路 |
-
1994
- 1994-11-02 JP JP06293796A patent/JP3081478B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020032499A (ko) * | 2002-04-12 | 2002-05-03 | (주)넥세스 정보통신 | 고압방전등용 전자식 점등장치 |
| CN105050302A (zh) * | 2015-07-30 | 2015-11-11 | 王侃 | 一种高频发生器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3081478B2 (ja) | 2000-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004312954A (ja) | スイッチング式ａｃアダプタ回路 | |
| US6738247B2 (en) | DC-DC converter | |
| CA1231131A (en) | Disabled diac start-up technique | |
| JPS6024664B2 (ja) | スイツチング形電源回路 | |
| JP3081478B2 (ja) | 低電圧点灯回路 | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| US4755923A (en) | Regulated high-voltage power supply | |
| JPH06153382A (ja) | スイッチング電源の保護回路 | |
| JPS6216019A (ja) | スイツチング電源出力短絡保護回路 | |
| JPS60194757A (ja) | スイツチング電源装置 | |
| JP3395530B2 (ja) | 漏電ブレーカの漏電検出装置 | |
| JPS6349100Y2 (ja) | ||
| JPH05316719A (ja) | 高圧保護回路 | |
| JPH02179219A (ja) | 電源装置 | |
| JPH07163044A (ja) | スイッチング電源の過電圧保護回路 | |
| JPH09285114A (ja) | 過電圧保護回路 | |
| JPS6125354Y2 (ja) | ||
| JPH0318699Y2 (ja) | ||
| JPH0624439B2 (ja) | スイツチングレギユレ−タ | |
| RU1484240C (ru) | Устройство дл защитного отключени в сети переменного тока | |
| JP2001145339A (ja) | スイッチング電源装置 | |
| JPH04109864A (ja) | スイッチング電源装置 | |
| SU864470A1 (ru) | Преобразователь посто нного напр жени в переменное | |
| KR0111711Y1 (ko) | 과전류 차단회로 | |
| SU1686571A1 (ru) | Устройство дл защиты нагрузки от перенапр жений |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |