JPH08138879A - 低電圧点灯回路 - Google Patents
低電圧点灯回路Info
- Publication number
- JPH08138879A JPH08138879A JP6293796A JP29379694A JPH08138879A JP H08138879 A JPH08138879 A JP H08138879A JP 6293796 A JP6293796 A JP 6293796A JP 29379694 A JP29379694 A JP 29379694A JP H08138879 A JPH08138879 A JP H08138879A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- oscillation
- resistor
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 負荷側短絡時には、発振トランジスタを確実
に発振停止状態にする保護手段を具備し、信頼性に優れ
て安価な低電圧点灯回路を提供する。 【構成】 トランスT11に設けた巻線L2の端末Pを
トランジスタQ2のベースに,端末OをグランドGに接
続し、巻線L3の端末RをトランジスタQ1のベース
に,端末Jを巻線L1の端末Eと接続点Dに接続し、巻
線L4の端末NをグランドGに,端末Mを端子T2,ゲ
ート間に抵抗器R7を接続した双方向サイリスタQ4の
端子T2に接続し、サイリスタQ4の端子T1をトラン
ジスタQ2のベースに接続し、抵抗器R4とトリガー素
子Q3の直列回路を抵抗器3とコンデンサC4の接続点
QとトランジスタQ2のベース間に接続せしめ、負荷側
短絡時に巻線L4,L2間に誘起する電圧でサイリスタ
Q4を導通させてトランジスタQ1,Q2を発振停止さ
せ、コンデンサC3の充電電圧でトリガー素子Q3を導
通させてトランジスタQ2を発振停止状態に保持するよ
う構成する。
に発振停止状態にする保護手段を具備し、信頼性に優れ
て安価な低電圧点灯回路を提供する。 【構成】 トランスT11に設けた巻線L2の端末Pを
トランジスタQ2のベースに,端末OをグランドGに接
続し、巻線L3の端末RをトランジスタQ1のベース
に,端末Jを巻線L1の端末Eと接続点Dに接続し、巻
線L4の端末NをグランドGに,端末Mを端子T2,ゲ
ート間に抵抗器R7を接続した双方向サイリスタQ4の
端子T2に接続し、サイリスタQ4の端子T1をトラン
ジスタQ2のベースに接続し、抵抗器R4とトリガー素
子Q3の直列回路を抵抗器3とコンデンサC4の接続点
QとトランジスタQ2のベース間に接続せしめ、負荷側
短絡時に巻線L4,L2間に誘起する電圧でサイリスタ
Q4を導通させてトランジスタQ1,Q2を発振停止さ
せ、コンデンサC3の充電電圧でトリガー素子Q3を導
通させてトランジスタQ2を発振停止状態に保持するよ
う構成する。
Description
【0001】
【産業上の利用分野】本発明は、自励発振式の低電圧点
灯回路に係わり、特には負荷側短絡時に回路構成素子を
確実に保護できる低電圧点灯回路に関するものである。
灯回路に係わり、特には負荷側短絡時に回路構成素子を
確実に保護できる低電圧点灯回路に関するものである。
【0002】
【従来の技術】図2は、従来より多用されている自励発
振式の低電圧点灯回路の要部回路図である。図におい
て、R,R4,R5はそれぞれ抵抗器、T11は1次巻
線がL1,2次巻線がL2,L3の発振トランスで、T
12は1次巻線がL5,2次巻線がL6の出力トランス
である。Q1,Q2はそれぞれ発振トランジスタで、Q
3,Q6はそれぞれトリガー素子、Q5はサイリスタで
ある。
振式の低電圧点灯回路の要部回路図である。図におい
て、R,R4,R5はそれぞれ抵抗器、T11は1次巻
線がL1,2次巻線がL2,L3の発振トランスで、T
12は1次巻線がL5,2次巻線がL6の出力トランス
である。Q1,Q2はそれぞれ発振トランジスタで、Q
3,Q6はそれぞれトリガー素子、Q5はサイリスタで
ある。
【0003】そして、電源端子+,−間にはトランジス
タQ1と抵抗器R5およびトランジスタQ2と抵抗器R
からなる直列回路が接続されている。また、発振トラン
スT11の1次巻線L1の一端末は抵抗器R5とトラン
ジスタQ2の接続点Dに,他端末は出力トランスT12
の1次巻線L5の一端末にそれぞれ接続されている。さ
らに、発振トランスT11の2次巻線L2の一端末がト
ランジスタQ2のベースに,他端末がグランドGにそれ
ぞれ接続されている。また、2次巻線L3の一端末がト
ランジスタQ1のベースに,他端末が前記接続点Dにそ
れぞれ接続されており、トランジスタQ2のベースには
抵抗器R4とトリガー素子Q6の直列回路が接続されて
自励発振式の低電圧点灯回路を形成している。
タQ1と抵抗器R5およびトランジスタQ2と抵抗器R
からなる直列回路が接続されている。また、発振トラン
スT11の1次巻線L1の一端末は抵抗器R5とトラン
ジスタQ2の接続点Dに,他端末は出力トランスT12
の1次巻線L5の一端末にそれぞれ接続されている。さ
らに、発振トランスT11の2次巻線L2の一端末がト
ランジスタQ2のベースに,他端末がグランドGにそれ
ぞれ接続されている。また、2次巻線L3の一端末がト
ランジスタQ1のベースに,他端末が前記接続点Dにそ
れぞれ接続されており、トランジスタQ2のベースには
抵抗器R4とトリガー素子Q6の直列回路が接続されて
自励発振式の低電圧点灯回路を形成している。
【0004】一方、トランジスタQ2のベースとグラン
ドG間にはアノードをベースに,カソードをグランドG
に接続したサイリスタQ5が接続され、サイリスタQ5
のゲートにはトランジスタQ2のエミッタと抵抗Rの接
続点に一方の端末を接続したトリガー素子Q3の他方の
端末が接続されている。なお、トリガー素子Q3とサイ
リスタQ5とは負荷側短絡時の保護手段を形成してい
る。そして、出力トランスT12の2次巻線L6側に接
続した負荷のランプLに、例えば、フィラメント短絡等
の異常が発生した場合、この保護手段は各回路構成素子
を過電圧や過電流による破壊から保護するよう機能す
る。
ドG間にはアノードをベースに,カソードをグランドG
に接続したサイリスタQ5が接続され、サイリスタQ5
のゲートにはトランジスタQ2のエミッタと抵抗Rの接
続点に一方の端末を接続したトリガー素子Q3の他方の
端末が接続されている。なお、トリガー素子Q3とサイ
リスタQ5とは負荷側短絡時の保護手段を形成してい
る。そして、出力トランスT12の2次巻線L6側に接
続した負荷のランプLに、例えば、フィラメント短絡等
の異常が発生した場合、この保護手段は各回路構成素子
を過電圧や過電流による破壊から保護するよう機能す
る。
【0005】即ち、トランジスタQ2に流れる電流はト
ランジスタQ2に直列接続した過電流検出用の抵抗器R
の両端に発生した電圧として検出されるとともに、トリ
ガー素子Q3に印加されるよう構成されている。そし
て、負荷側短絡等の異常時には、トランジスタQ2に流
れる電流が負荷側正常時に比べて増加するために抵抗器
R両端の電圧が予め定められた電圧値を越えてしまう。
すると、トリガー素子Q3がパルス信号を発生するよう
動作する。そして、トリガー素子Q3のパルス信号がサ
イリスタQ5のゲートに印加されるとサイリスタQ5が
導通し、トランジスタQ2のベース電位を強制的にエミ
ッター電位より低くなるよう設定する。この結果、トラ
ンジスタQ2,Q1は発振停止状態になるので、各回路
構成素子には過電圧や過電流が印加されなくなり、回路
構成素子が破壊から保護される。
ランジスタQ2に直列接続した過電流検出用の抵抗器R
の両端に発生した電圧として検出されるとともに、トリ
ガー素子Q3に印加されるよう構成されている。そし
て、負荷側短絡等の異常時には、トランジスタQ2に流
れる電流が負荷側正常時に比べて増加するために抵抗器
R両端の電圧が予め定められた電圧値を越えてしまう。
すると、トリガー素子Q3がパルス信号を発生するよう
動作する。そして、トリガー素子Q3のパルス信号がサ
イリスタQ5のゲートに印加されるとサイリスタQ5が
導通し、トランジスタQ2のベース電位を強制的にエミ
ッター電位より低くなるよう設定する。この結果、トラ
ンジスタQ2,Q1は発振停止状態になるので、各回路
構成素子には過電圧や過電流が印加されなくなり、回路
構成素子が破壊から保護される。
【0006】なお、発振トランスT11の2次巻線L2
とL3の巻方向および巻数は、負荷側短絡時にトランジ
スタQ2を動作不能にするベース電位になるよう予め設
定されている。
とL3の巻方向および巻数は、負荷側短絡時にトランジ
スタQ2を動作不能にするベース電位になるよう予め設
定されている。
【0007】
【発明が解決しようとする課題】前述したように、従来
回路では負荷側異常時には、トリガー素子Q3とサイリ
スタQ5の2つの能動素子を動作させ、発振トランジス
タQ2を発振停止状態にするよう機能する保護手段によ
り回路構成素子を保護していた。しかし、このように構
成された保護手段では、過電流検出用の抵抗器R自身に
抵抗値のバラツキがあって発振波形に歪みが生じ易かっ
た。また、負荷側異常時に保護手段を確実に機能させる
ためには抵抗器Rの定数を大きくする必要があるが、抵
抗器Rには主電流も流れるために抵抗器Rの定数を大き
くすると抵抗器Rでの熱損失が大きくなる難点があっ
た。このため、抵抗器Rの抵抗値をバランスのとれた値
に選定する必要があるが、このための作業は極めて煩雑
であった。
回路では負荷側異常時には、トリガー素子Q3とサイリ
スタQ5の2つの能動素子を動作させ、発振トランジス
タQ2を発振停止状態にするよう機能する保護手段によ
り回路構成素子を保護していた。しかし、このように構
成された保護手段では、過電流検出用の抵抗器R自身に
抵抗値のバラツキがあって発振波形に歪みが生じ易かっ
た。また、負荷側異常時に保護手段を確実に機能させる
ためには抵抗器Rの定数を大きくする必要があるが、抵
抗器Rには主電流も流れるために抵抗器Rの定数を大き
くすると抵抗器Rでの熱損失が大きくなる難点があっ
た。このため、抵抗器Rの抵抗値をバランスのとれた値
に選定する必要があるが、このための作業は極めて煩雑
であった。
【0008】本発明の目的は、前記難点を解消し、簡便
な手段で信頼性の高い保護手段が得られる低電圧点灯回
路の提供にある。
な手段で信頼性の高い保護手段が得られる低電圧点灯回
路の提供にある。
【0009】
【課題を解決するための手段】電源スイッチSWをオン
して供給した商用電源ACを高周波電源に変換して負荷
Lに供給する自励発振式の低電圧点灯回路であって、1
次巻線L1と2次巻線L2,L3,L4を設けた発振ト
ランスT11と、1次巻線L5と負荷Lを接続する2次
巻線L6を設けた出力トランスT12を具備してなり、
全波整流器DBの出力端子+,−間にコンデンサC2,
C3の直列回路、抵抗器R1,R2,R3の直列回路、
発振トランジスタQ1と抵抗器R5および発振トランジ
スタQ2と抵抗器R6からなる直列回路、ダイオードD
1,D2の直列回路をそれぞれ接続するとともに、抵抗
器R3にはコンデンサC4を並列接続し、コンデンサC
2,C3の接続点Aおよび抵抗器R1,R2の接続点B
を発振トランスT12の1次巻線L5の端末Hに接続
し、ダイオードD1,D2の接続点Cおよび抵抗器R5
とトランジスタQ2の接続点Dを発振トランスT11の
1次巻線L1の端末Eおよび2次巻線L3の端末Jに接
続し、2次巻線L3の端末RをトランジスタQ1のベー
スに,2次巻線L2の端末PをトランジスタQ2のベー
スにそれぞれ接続し、2次巻線L2の端末O,2次巻線
L4の端末NをそれぞれグランドGに接続し、かつ端子
T2,ゲート間に抵抗器R7を接続した双方向サイリス
タQ4の端子T1をトランジスタQ2のベースに、端子
T2を2次巻線L4の端末Mに接続するとともに抵抗器
R4とトリガー素子Q3の直列回路を抵抗器3とコンデ
ンサC4の接続点QとトランジスタQ2のベース間に接
続せしめ、負荷側の短絡時には発振トランスT11の2
次巻線L4,L2間に誘起する電圧でサイリスタQ4を
導通させてトランジスタQ1,Q2を発振停止させると
ともに、コンデンサC3の充電電圧を抵抗器R2,R4
を介してトリガー素子Q3に印加してトリガー素子Q3
を導通せしめ、トランジスタQ2を発振停止状態に保持
せしめるよう構成する。
して供給した商用電源ACを高周波電源に変換して負荷
Lに供給する自励発振式の低電圧点灯回路であって、1
次巻線L1と2次巻線L2,L3,L4を設けた発振ト
ランスT11と、1次巻線L5と負荷Lを接続する2次
巻線L6を設けた出力トランスT12を具備してなり、
全波整流器DBの出力端子+,−間にコンデンサC2,
C3の直列回路、抵抗器R1,R2,R3の直列回路、
発振トランジスタQ1と抵抗器R5および発振トランジ
スタQ2と抵抗器R6からなる直列回路、ダイオードD
1,D2の直列回路をそれぞれ接続するとともに、抵抗
器R3にはコンデンサC4を並列接続し、コンデンサC
2,C3の接続点Aおよび抵抗器R1,R2の接続点B
を発振トランスT12の1次巻線L5の端末Hに接続
し、ダイオードD1,D2の接続点Cおよび抵抗器R5
とトランジスタQ2の接続点Dを発振トランスT11の
1次巻線L1の端末Eおよび2次巻線L3の端末Jに接
続し、2次巻線L3の端末RをトランジスタQ1のベー
スに,2次巻線L2の端末PをトランジスタQ2のベー
スにそれぞれ接続し、2次巻線L2の端末O,2次巻線
L4の端末NをそれぞれグランドGに接続し、かつ端子
T2,ゲート間に抵抗器R7を接続した双方向サイリス
タQ4の端子T1をトランジスタQ2のベースに、端子
T2を2次巻線L4の端末Mに接続するとともに抵抗器
R4とトリガー素子Q3の直列回路を抵抗器3とコンデ
ンサC4の接続点QとトランジスタQ2のベース間に接
続せしめ、負荷側の短絡時には発振トランスT11の2
次巻線L4,L2間に誘起する電圧でサイリスタQ4を
導通させてトランジスタQ1,Q2を発振停止させると
ともに、コンデンサC3の充電電圧を抵抗器R2,R4
を介してトリガー素子Q3に印加してトリガー素子Q3
を導通せしめ、トランジスタQ2を発振停止状態に保持
せしめるよう構成する。
【0010】
【作用】負荷側短絡時には2次巻線L2とL4間に発生
する大きな誘起電圧によりスイッチング素子の双方向サ
イリスタQ4が導通し、発振トランジスタQ2のベース
電位がエミッタ電位より低くなるよう強制的に設定さ
れ、発振トランジスタQ2,Q1が発振停止状態にな
る。また、トランジスタQ2のベース電位が低く設定さ
れることで、コンデンサC3に充電された高い充電電圧
がトリガー素子Q3に供給されてもトリガー素子Q3は
トリガー信号を発生することなく導通状態になるので、
トランジスタQ2の発振停止状態が保持される。
する大きな誘起電圧によりスイッチング素子の双方向サ
イリスタQ4が導通し、発振トランジスタQ2のベース
電位がエミッタ電位より低くなるよう強制的に設定さ
れ、発振トランジスタQ2,Q1が発振停止状態にな
る。また、トランジスタQ2のベース電位が低く設定さ
れることで、コンデンサC3に充電された高い充電電圧
がトリガー素子Q3に供給されてもトリガー素子Q3は
トリガー信号を発生することなく導通状態になるので、
トランジスタQ2の発振停止状態が保持される。
【0011】一方、異常状態を除去してから電源スイッ
チSWを再度オンすると、コンデンサC4に充電された
小さな充電電圧が抵抗器R4を介してトリガー素子Q3
に供給され、トリガー素子Q3がトリガー信号を発生す
る。ここで、ベースにトリガー素子Q3が発生したトリ
ガー信号を印加されたトランジスタQ2が再度発振状態
になる。
チSWを再度オンすると、コンデンサC4に充電された
小さな充電電圧が抵抗器R4を介してトリガー素子Q3
に供給され、トリガー素子Q3がトリガー信号を発生す
る。ここで、ベースにトリガー素子Q3が発生したトリ
ガー信号を印加されたトランジスタQ2が再度発振状態
になる。
【0012】
【実施例】以下、本発明を図1の一実施例の回路図に沿
って説明する。図において、全波整流器DBの出力端子
+,−間にはコンデンサC2,C3の直列回路と、抵抗
器R1,R2,R3の直列回路と、発振トランジスタQ
1と抵抗器R5および発振トランジスタQ2と抵抗器R
6の直列回路と、ダイオードD1,D2の直列回路がそ
れぞれ並列接続されている。また、ダイオードD1,D
2の接続点Cと抵抗器R5と発振トランジスタQ2の接
続点Dとが接続され、抵抗器R3にはコンデンサC4が
並列接続されている。また、コンデンサC2,C3の接
続点Aと抵抗器R1,R2の接続点Bとが接続されてい
る。なお、ダイオードD1,D2はそれぞれ発振トラン
ジスタQ1,Q2の保護用素子である。
って説明する。図において、全波整流器DBの出力端子
+,−間にはコンデンサC2,C3の直列回路と、抵抗
器R1,R2,R3の直列回路と、発振トランジスタQ
1と抵抗器R5および発振トランジスタQ2と抵抗器R
6の直列回路と、ダイオードD1,D2の直列回路がそ
れぞれ並列接続されている。また、ダイオードD1,D
2の接続点Cと抵抗器R5と発振トランジスタQ2の接
続点Dとが接続され、抵抗器R3にはコンデンサC4が
並列接続されている。また、コンデンサC2,C3の接
続点Aと抵抗器R1,R2の接続点Bとが接続されてい
る。なお、ダイオードD1,D2はそれぞれ発振トラン
ジスタQ1,Q2の保護用素子である。
【0013】T11とT12はそれぞれ発振トランスと
出力トランスであり、出力トランスT12の1次巻線L
5の端末Hは接続点Bに接続され、2次巻線L6側には
負荷Lが直列接続されている。また、発振トランスT1
1の1次巻線L1の端末Eは接続点Dに接続され、端末
Fは出力トランスT12の1次巻線L5の端末Iに接続
されている。
出力トランスであり、出力トランスT12の1次巻線L
5の端末Hは接続点Bに接続され、2次巻線L6側には
負荷Lが直列接続されている。また、発振トランスT1
1の1次巻線L1の端末Eは接続点Dに接続され、端末
Fは出力トランスT12の1次巻線L5の端末Iに接続
されている。
【0014】一方、発振トランスT11には2次巻線L
2,L3,L4が設けられていて、2次巻線L2の端末
PはトランジスタQ2のベースに,端末OはグランドG
にそれぞれ接続されている。また、2次巻線L4の端末
NはグランドGに,端末Mは双方向サイリスタQ4の端
子T2に接続されており、サイリスタQ4の端子T2,
ゲート間には抵抗器R7が接続され、サイリスタQ4の
端子T1はトランジスタQ2のベースに接続されてい
る。また、2次巻線L3の端末RはトランジスタQ1の
ベースに接続され、端末Jは接続点Dに接続されてい
る。さらに、抵抗器R3とコンデンサC4の接続点Qと
トランジスタQ2のベース間には抵抗器R4とトリガー
素子Q3の直列回路が接続されている。
2,L3,L4が設けられていて、2次巻線L2の端末
PはトランジスタQ2のベースに,端末OはグランドG
にそれぞれ接続されている。また、2次巻線L4の端末
NはグランドGに,端末Mは双方向サイリスタQ4の端
子T2に接続されており、サイリスタQ4の端子T2,
ゲート間には抵抗器R7が接続され、サイリスタQ4の
端子T1はトランジスタQ2のベースに接続されてい
る。また、2次巻線L3の端末RはトランジスタQ1の
ベースに接続され、端末Jは接続点Dに接続されてい
る。さらに、抵抗器R3とコンデンサC4の接続点Qと
トランジスタQ2のベース間には抵抗器R4とトリガー
素子Q3の直列回路が接続されている。
【0015】なお、発振トランスT11の2次巻線L
2,L4の巻数と巻き方向は、負荷側短絡時の誘起電圧
が双方向サイリスタQ4を導通せしめるためのゲート電
圧になるよう予め設定されている。また、黒丸印は2次
巻線L2,L4の各巻始め側を示している。
2,L4の巻数と巻き方向は、負荷側短絡時の誘起電圧
が双方向サイリスタQ4を導通せしめるためのゲート電
圧になるよう予め設定されている。また、黒丸印は2次
巻線L2,L4の各巻始め側を示している。
【0016】このように構成された低電圧点灯回路で
は、電源スイッチSWをオンすることにより外部から供
給される商用電源ACがコンデンサC1とチョークコイ
ルCH1で構成されるフィルター回路を介して全波整流
器DBに供給される。そして、負荷側に直流電源を供給
するが、負荷側に短絡等の異常が発生した場合には、以
下具体的に説明される本発明の保護手段を構成する双方
向サイリスタQ4によりトランジスタQ2の発振を停止
するよう保護手段が機能し、各回路構成素子には過電圧
や過電流が印加されなくなり、各素子が破壊から保護さ
れる。
は、電源スイッチSWをオンすることにより外部から供
給される商用電源ACがコンデンサC1とチョークコイ
ルCH1で構成されるフィルター回路を介して全波整流
器DBに供給される。そして、負荷側に直流電源を供給
するが、負荷側に短絡等の異常が発生した場合には、以
下具体的に説明される本発明の保護手段を構成する双方
向サイリスタQ4によりトランジスタQ2の発振を停止
するよう保護手段が機能し、各回路構成素子には過電圧
や過電流が印加されなくなり、各素子が破壊から保護さ
れる。
【0017】即ち、負荷側が短絡すると出力トランスT
12の1次巻線L5に大きな電流が流れるので、発振ト
ランスT11の1次巻線L1にも同時に大きな電流が流
れる。この結果、発振トランスT11の各2次巻線L
2,L3,L4それぞれには大きな電圧が誘起される。
ここで、2次巻線L4,L2間に誘起された電圧はサイ
リスタQ4のゲートに印加されるが、2次巻線L4,L
2間の電圧値が所定の値を越えるとサイリスタQ4が導
通し、トランジスタQ2のベース電位を強制的にトラン
ジスタQ2の動作不能電位になるよう設定する。この結
果、発振トランジスタQ2が発振を停止する。
12の1次巻線L5に大きな電流が流れるので、発振ト
ランスT11の1次巻線L1にも同時に大きな電流が流
れる。この結果、発振トランスT11の各2次巻線L
2,L3,L4それぞれには大きな電圧が誘起される。
ここで、2次巻線L4,L2間に誘起された電圧はサイ
リスタQ4のゲートに印加されるが、2次巻線L4,L
2間の電圧値が所定の値を越えるとサイリスタQ4が導
通し、トランジスタQ2のベース電位を強制的にトラン
ジスタQ2の動作不能電位になるよう設定する。この結
果、発振トランジスタQ2が発振を停止する。
【0018】トランジスタQ2の発振が停止すると、コ
ンデンサC3に充電された電荷が抵抗器R2,R4を介
してトリガー素子Q3に印加されながら放電される。し
かし、コンデンサC3の充電電圧は予め大きくなるよう
設定されているため、トリガー素子Q3はトリガー信号
を出力することなく導通状態になってしまう。従って、
トリガー素子Q3からはトランジスタQ2を発振させる
のに必要なトリガー信号は発生されず、トランジスタQ
2は発振停止状態を保持している。
ンデンサC3に充電された電荷が抵抗器R2,R4を介
してトリガー素子Q3に印加されながら放電される。し
かし、コンデンサC3の充電電圧は予め大きくなるよう
設定されているため、トリガー素子Q3はトリガー信号
を出力することなく導通状態になってしまう。従って、
トリガー素子Q3からはトランジスタQ2を発振させる
のに必要なトリガー信号は発生されず、トランジスタQ
2は発振停止状態を保持している。
【0019】一方、トランジスタQ2を再度発振状態に
するには、負荷側の異常原因を除去してから電源スイッ
チSWを再度オンさせるだけで簡単に行うことができ
る。この場合には、予め小さくなるよう設定されコンデ
ンサC4の充電電圧が抵抗器R4を介してトリガー素子
Q3に印加されるので、トリガー素子Q3がトリガー信
号を出力してトランジスタQ2を再度発振状態にする。
するには、負荷側の異常原因を除去してから電源スイッ
チSWを再度オンさせるだけで簡単に行うことができ
る。この場合には、予め小さくなるよう設定されコンデ
ンサC4の充電電圧が抵抗器R4を介してトリガー素子
Q3に印加されるので、トリガー素子Q3がトリガー信
号を出力してトランジスタQ2を再度発振状態にする。
【0020】
【発明の効果】本発明によれば、負荷側に短絡等の異常
が発生した場合でも発振トランジスタの発振を簡便な手
段で確実に停止させることができるほか、発振停止状態
を保持することも可能となり、異常原因を除去するだけ
で簡単に発振状態に戻すことができる。この結果、回路
構成素子を過電圧や過電流による破壊から保護すること
ができ、信頼性に優れた低電圧点灯回路が得られる。ま
た、抵抗器の定数を選定するなどの煩雑な作業が不要と
なり、安価な低電圧点灯回路が得られる。等その実用上
の効果は大きい。
が発生した場合でも発振トランジスタの発振を簡便な手
段で確実に停止させることができるほか、発振停止状態
を保持することも可能となり、異常原因を除去するだけ
で簡単に発振状態に戻すことができる。この結果、回路
構成素子を過電圧や過電流による破壊から保護すること
ができ、信頼性に優れた低電圧点灯回路が得られる。ま
た、抵抗器の定数を選定するなどの煩雑な作業が不要と
なり、安価な低電圧点灯回路が得られる。等その実用上
の効果は大きい。
【図1】本発明の一実施例を示す回路図である。
【図2】従来例を示す回路図である。
L 負荷 SW 電源スイッチ C1,C2,C3,C4 コンデンサ CH1 チョークコイル D1,D2 ダイオード R,R1,R2,R3,R4,R5,R6,R7 抵抗
器 Q1,Q2 発振トランジスタ Q3,Q6 トリガー素子 Q4 双方向サイリスタ Q5 サイリスタ T11 発振トランス T12 出力トランス L1,L5 1次巻線 L2,L3,L4,L6 2次巻線 DB 全波整流回路 +,− 全波整流回路の出力端子 A,B,C,D,Q 接続点 G グランド H,I 出力トランスの1次巻線端末 E,F 発振トランスの1次巻線端末 J,M,N,O,P,R 発振トランスの2次巻線端末
器 Q1,Q2 発振トランジスタ Q3,Q6 トリガー素子 Q4 双方向サイリスタ Q5 サイリスタ T11 発振トランス T12 出力トランス L1,L5 1次巻線 L2,L3,L4,L6 2次巻線 DB 全波整流回路 +,− 全波整流回路の出力端子 A,B,C,D,Q 接続点 G グランド H,I 出力トランスの1次巻線端末 E,F 発振トランスの1次巻線端末 J,M,N,O,P,R 発振トランスの2次巻線端末
Claims (1)
- 【請求項1】 電源スイッチSWをオンして供給した商
用電源ACを高周波電源に変換して負荷Lに供給する自
励発振式の低電圧点灯回路であって、1次巻線L1と2
次巻線L2,L3,L4を設けた発振トランスT11
と、1次巻線L5と負荷Lを接続する2次巻線L6を設
けた出力トランスT12を具備してなり、全波整流器D
Bの出力端子+,−間にコンデンサC2,C3の直列回
路、抵抗器R1,R2,R3の直列回路、発振トランジ
スタQ1と抵抗器R5および発振トランジスタQ2と抵
抗器R6からなる直列回路、ダイオードD1,D2の直
列回路をそれぞれ接続するとともに、抵抗器R3にはコ
ンデンサC4を並列接続し、コンデンサC2,C3の接
続点Aおよび抵抗器R1,R2の接続点Bを発振トラン
スT12の1次巻線L5の端末Hに接続し、ダイオード
D1,D2の接続点Cおよび抵抗器R5とトランジスタ
Q2の接続点Dを発振トランスT11の1次巻線L1の
端末Eおよび2次巻線L3の端末Jに接続し、2次巻線
L3の端末RをトランジスタQ1のベースに,2次巻線
L2の端末PをトランジスタQ2のベースにそれぞれ接
続し、2次巻線L2の端末O,2次巻線L4の端末Nを
それぞれグランドGに接続し、かつ端子T2,ゲート間
に抵抗器R7を接続した双方向サイリスタQ4の端子T
1をトランジスタQ2のベースに,端子T2を2次巻線
L4の端末Mに接続するとともに抵抗器R4とトリガー
素子Q3の直列回路を抵抗器3とコンデンサC4の接続
点QとトランジスタQ2のベース間に接続せしめ、負荷
側の短絡時には発振トランスT11の2次巻線L4,L
2間に誘起する電圧でサイリスタQ4を導通させてトラ
ンジスタQ1,Q2を発振停止させるとともに、コンデ
ンサC3の充電電圧を抵抗器R2,R4を介してトリガ
ー素子Q3に印加してトリガー素子Q3を導通せしめ、
トランジスタQ2を発振停止状態に保持せしめるよう構
成したことを特徴とする低電圧点灯回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06293796A JP3081478B2 (ja) | 1994-11-02 | 1994-11-02 | 低電圧点灯回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06293796A JP3081478B2 (ja) | 1994-11-02 | 1994-11-02 | 低電圧点灯回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08138879A true JPH08138879A (ja) | 1996-05-31 |
JP3081478B2 JP3081478B2 (ja) | 2000-08-28 |
Family
ID=17799274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06293796A Expired - Fee Related JP3081478B2 (ja) | 1994-11-02 | 1994-11-02 | 低電圧点灯回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3081478B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020032499A (ko) * | 2002-04-12 | 2002-05-03 | (주)넥세스 정보통신 | 고압방전등용 전자식 점등장치 |
CN105050302A (zh) * | 2015-07-30 | 2015-11-11 | 王侃 | 一种高频发生器电路 |
-
1994
- 1994-11-02 JP JP06293796A patent/JP3081478B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020032499A (ko) * | 2002-04-12 | 2002-05-03 | (주)넥세스 정보통신 | 고압방전등용 전자식 점등장치 |
CN105050302A (zh) * | 2015-07-30 | 2015-11-11 | 王侃 | 一种高频发生器电路 |
Also Published As
Publication number | Publication date |
---|---|
JP3081478B2 (ja) | 2000-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004312954A (ja) | スイッチング式acアダプタ回路 | |
US6738247B2 (en) | DC-DC converter | |
CA1231131A (en) | Disabled diac start-up technique | |
JPS6024664B2 (ja) | スイツチング形電源回路 | |
JP3081478B2 (ja) | 低電圧点灯回路 | |
JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
US4755923A (en) | Regulated high-voltage power supply | |
JPH06153382A (ja) | スイッチング電源の保護回路 | |
JPS6216019A (ja) | スイツチング電源出力短絡保護回路 | |
JPS60194757A (ja) | スイツチング電源装置 | |
JP3395530B2 (ja) | 漏電ブレーカの漏電検出装置 | |
JPS6349100Y2 (ja) | ||
JPH05316719A (ja) | 高圧保護回路 | |
JPH02179219A (ja) | 電源装置 | |
JPH07163044A (ja) | スイッチング電源の過電圧保護回路 | |
JPH09285114A (ja) | 過電圧保護回路 | |
JPS6125354Y2 (ja) | ||
JPH0318699Y2 (ja) | ||
JPH0624439B2 (ja) | スイツチングレギユレ−タ | |
RU1484240C (ru) | Устройство дл защитного отключени в сети переменного тока | |
JP2001145339A (ja) | スイッチング電源装置 | |
JPH04109864A (ja) | スイッチング電源装置 | |
SU864470A1 (ru) | Преобразователь посто нного напр жени в переменное | |
KR0111711Y1 (ko) | 과전류 차단회로 | |
SU1686571A1 (ru) | Устройство дл защиты нагрузки от перенапр жений |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |