JPH08137584A - 電源供給方法 - Google Patents
電源供給方法Info
- Publication number
- JPH08137584A JPH08137584A JP6275222A JP27522294A JPH08137584A JP H08137584 A JPH08137584 A JP H08137584A JP 6275222 A JP6275222 A JP 6275222A JP 27522294 A JP27522294 A JP 27522294A JP H08137584 A JPH08137584 A JP H08137584A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- board
- power
- pins
- recognition signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 本発明は、電源を電源供給元からボードに供
給する電源供給方法に関し、ボードからの電源の認識信
号に従い、電源線のピン数を効率的に切り換えて使用
し、無駄なピンを削減して少ないピン数で十分な電源供
給の実現を図ることを目的とする。 【構成】 複数の電圧の電源を供給する電源供給元と、
この電源供給元から複数の電源線を介して電源の供給を
受けるボードとを備え、このボードが電源供給元に使用
する電源電圧を通知し、当該電源供給元が通知を受けた
使用する電源電圧の電源を選択的に切り換えて複数の電
源線を介してボードに供給するように構成する。
給する電源供給方法に関し、ボードからの電源の認識信
号に従い、電源線のピン数を効率的に切り換えて使用
し、無駄なピンを削減して少ないピン数で十分な電源供
給の実現を図ることを目的とする。 【構成】 複数の電圧の電源を供給する電源供給元と、
この電源供給元から複数の電源線を介して電源の供給を
受けるボードとを備え、このボードが電源供給元に使用
する電源電圧を通知し、当該電源供給元が通知を受けた
使用する電源電圧の電源を選択的に切り換えて複数の電
源線を介してボードに供給するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、電源を電源供給元から
ボードに供給する電源供給方法に関するものである。
ボードに供給する電源供給方法に関するものである。
【０００２】
【従来の技術】近年、コンピュータシステムは、３２ビ
ットＣＰＵや６４ビットＣＰＵを用いることが主流にな
り、例えばマザーボードとサブボードを接続するコネク
タのピン数が数十本から数百本に達するようになった。
また、従来のＩＣの電源は、５ボルト電源が一般的であ
ったが、高速化・省電力化のため、より低い電圧（例え
ば３．３ボルト）で動作するＩＣが増えつつある。
ットＣＰＵや６４ビットＣＰＵを用いることが主流にな
り、例えばマザーボードとサブボードを接続するコネク
タのピン数が数十本から数百本に達するようになった。
また、従来のＩＣの電源は、５ボルト電源が一般的であ
ったが、高速化・省電力化のため、より低い電圧（例え
ば３．３ボルト）で動作するＩＣが増えつつある。
【０００３】このため、５ボルト電源で動作するＩＣの
みからなるボードＡと、３．３ボルトで動作するＩＣを
混在したボードＢとを同一のコネクタに接続できるマザ
ーボードがあるとき、このコネクタには、ボードＡに必
要な５ボルト電源の容量に見合ったピン数と、ボードＢ
に必要な３．３ボルト電源の容量に見合ったピン数の合
計分だけ電源ピンが必要となり、これだけのピン数を持
つコネクタを使用していた。
みからなるボードＡと、３．３ボルトで動作するＩＣを
混在したボードＢとを同一のコネクタに接続できるマザ
ーボードがあるとき、このコネクタには、ボードＡに必
要な５ボルト電源の容量に見合ったピン数と、ボードＢ
に必要な３．３ボルト電源の容量に見合ったピン数の合
計分だけ電源ピンが必要となり、これだけのピン数を持
つコネクタを使用していた。
【０００４】
【発明が解決しようとする課題】このため、ボードＡを
接続した場合、ボードＢに必要な３．３ボルト電源の容
量に見合ったピン数分の無駄なピンが存在することとな
り、ボードＢに必要な３．３ボルト電源の電源容量が多
い程、無駄なピン数が増えてしまい、コネクタに必要な
ピン数が多くなってしまい効率的でないという問題があ
った。
接続した場合、ボードＢに必要な３．３ボルト電源の容
量に見合ったピン数分の無駄なピンが存在することとな
り、ボードＢに必要な３．３ボルト電源の電源容量が多
い程、無駄なピン数が増えてしまい、コネクタに必要な
ピン数が多くなってしまい効率的でないという問題があ
った。
【０００５】本発明は、これらの問題を解決するため、
ボードからの電源の認識信号に従い、電源線のピン数を
効率的に切り換えて使用し、無駄なピンを削減して少な
いピン数で十分な電源供給の実現を図ることを目的とし
ている。
ボードからの電源の認識信号に従い、電源線のピン数を
効率的に切り換えて使用し、無駄なピンを削減して少な
いピン数で十分な電源供給の実現を図ることを目的とし
ている。
【０００６】
【課題を解決するための手段】図１は、本発明の原理ブ
ロック図を示す。図１において、ボード１は、電源供給
元２から複数の電源線を介して電源の供給を受けるもの
である。
ロック図を示す。図１において、ボード１は、電源供給
元２から複数の電源線を介して電源の供給を受けるもの
である。
【０００７】電源供給元２は、複数の電圧の電源を電源
線を介してボードに供給するものである。コネクタ１
１、２１、２３は、信号や電源などを供給するためのコ
ネクタである。
線を介してボードに供給するものである。コネクタ１
１、２１、２３は、信号や電源などを供給するためのコ
ネクタである。
【０００８】電源切換回路２２は、ボード１からの通知
に対応して、選択的に電源を切り換えて送出するもので
ある。
に対応して、選択的に電源を切り換えて送出するもので
ある。
【０００９】
【作用】本発明は、図１に示すように、ボード１が電源
供給元２に使用する電源電圧を通知し、電源供給元２の
電源切換回路２２が通知を受けた使用する電源電圧の電
源を選択的に切り換えて複数の電源線を介してボード１
に供給するようにしている。
供給元２に使用する電源電圧を通知し、電源供給元２の
電源切換回路２２が通知を受けた使用する電源電圧の電
源を選択的に切り換えて複数の電源線を介してボード１
に供給するようにしている。
【００１０】また、ボード１が認識信号線を介して電源
供給元２であるマザーボードに使用する電源電圧をそれ
ぞれ通知し、マザーボードの電源切換回路２２が通知を
受けた使用する電源電圧の電源を選択的に切り換えて複
数の電源線を介してボード１毎にそれぞれ供給するよう
にしている。
供給元２であるマザーボードに使用する電源電圧をそれ
ぞれ通知し、マザーボードの電源切換回路２２が通知を
受けた使用する電源電圧の電源を選択的に切り換えて複
数の電源線を介してボード１毎にそれぞれ供給するよう
にしている。
【００１１】この際、ボード１に搭載された素子自身か
ら出力された使用する電源電圧信号を通知し、電源切換
回路２２がこの通知された電源電圧を選択して電源線を
介してボード１にそれぞれ供給するようにしている。
ら出力された使用する電源電圧信号を通知し、電源切換
回路２２がこの通知された電源電圧を選択して電源線を
介してボード１にそれぞれ供給するようにしている。
【００１２】また、ボード１と電源供給元との間の電源
線の総数を、各ボード１に供給する電源容量を満たす最
小必要限の本数とするようにしている。従って、ボード
１からの電源の認識信号に従い、電源線のピン数を効率
的に切り換えて使用することにより、無駄なピンを削減
して少ないピン数で十分な電源供給の実現を図ることが
可能となる。
線の総数を、各ボード１に供給する電源容量を満たす最
小必要限の本数とするようにしている。従って、ボード
１からの電源の認識信号に従い、電源線のピン数を効率
的に切り換えて使用することにより、無駄なピンを削減
して少ないピン数で十分な電源供給の実現を図ることが
可能となる。
【００１３】
【実施例】次に、図２から図４を用いて本発明の実施例
の構成および動作を順次詳細に説明する。
の構成および動作を順次詳細に説明する。
【００１４】図２は、本発明の１実施例構成図を示す。
図２において、ボード１は、異なる電源電圧を使用する
回路が混在したサブボードであって、ここでは、５Ｖ系
回路１３、３．３Ｖ系回路１４および電源電圧切換スイ
ッチ１２などから構成されるものである。
図２において、ボード１は、異なる電源電圧を使用する
回路が混在したサブボードであって、ここでは、５Ｖ系
回路１３、３．３Ｖ系回路１４および電源電圧切換スイ
ッチ１２などから構成されるものである。
【００１５】電源電圧切換スイッチ１２は、ボード１上
に設けて切り換えて認識信号線を介してＬレベルあるい
はＨレベルの信号をマザーボード５に送出し、使用する
電源電圧の電源を電源線を介して供給されるように切り
換えるものである。この電源電圧切換スイッチ１２は、
図面上では機械的に切り換えるスイッチとしたが、この
代わりに、５Ｖ系回路、３．３Ｖ系回路あるいはその他
の回路（例えばＣＰＵ）が５Ｖあるいは３．３Ｖを電源
として使用する旨の信号を自動生成して認識信号線を介
してマザーボード５に送出し、使用する電源電圧の電源
を電源線を介して供給されるように切り換えさせてもよ
い。例えばＣＰＵのインテルの４８６は、電圧認識信号
（ＶＯＬＤＥＴピンから出力される信号）が、５Ｖで動
作する素子の場合にはオープン、３．３Ｖで動作する素
子の場合にはＬレベルの信号を送出するので、この信号
を認識信号線を介してマザーボード５に送出すればよ
い。
に設けて切り換えて認識信号線を介してＬレベルあるい
はＨレベルの信号をマザーボード５に送出し、使用する
電源電圧の電源を電源線を介して供給されるように切り
換えるものである。この電源電圧切換スイッチ１２は、
図面上では機械的に切り換えるスイッチとしたが、この
代わりに、５Ｖ系回路、３．３Ｖ系回路あるいはその他
の回路（例えばＣＰＵ）が５Ｖあるいは３．３Ｖを電源
として使用する旨の信号を自動生成して認識信号線を介
してマザーボード５に送出し、使用する電源電圧の電源
を電源線を介して供給されるように切り換えさせてもよ
い。例えばＣＰＵのインテルの４８６は、電圧認識信号
（ＶＯＬＤＥＴピンから出力される信号）が、５Ｖで動
作する素子の場合にはオープン、３．３Ｖで動作する素
子の場合にはＬレベルの信号を送出するので、この信号
を認識信号線を介してマザーボード５に送出すればよ
い。
【００１６】５Ｖ系回路１３は、５Ｖの電源電圧で動作
する回路であって、アドレス線、データ線、制御信号
線、および電源線（５Ｖ電源線）を使用して動作するも
のである。
する回路であって、アドレス線、データ線、制御信号
線、および電源線（５Ｖ電源線）を使用して動作するも
のである。
【００１７】３．３Ｖ系回路１４は、３．３源電圧で動
作する回路であって、アドレス線、データ線、制御信号
線、および電源線（ここでは、切換え電源線を３．３Ｖ
電源線とする）を使用して動作するものである。
作する回路であって、アドレス線、データ線、制御信号
線、および電源線（ここでは、切換え電源線を３．３Ｖ
電源線とする）を使用して動作するものである。
【００１８】マザーボード５は、電源電圧を複数のボー
ド１にそれぞれ供給などするものであって、ここでは、
図示のように、マザー側回路５１、電源切換回路５２な
どから構成されるものである。
ド１にそれぞれ供給などするものであって、ここでは、
図示のように、マザー側回路５１、電源切換回路５２な
どから構成されるものである。
【００１９】マザー側回路５１は、アドレス線、データ
線、制御信号線を介して複数のボード（サブボード）１
と接続し、相互にデータの授受を行い業務処理を行うも
のである。
線、制御信号線を介して複数のボード（サブボード）１
と接続し、相互にデータの授受を行い業務処理を行うも
のである。
【００２０】電源切換回路５２は、図示外の電源から供
給された複数の電源電圧、ここでは、５Ｖ電源および
３．３Ｖ電源を、各ボード１から認識信号線を介して通
知を受けた認識信号に従い、当該認識信号で指示された
電源電圧の電源に切り換えて電源線に送出するものであ
る。ここでは、５Ｖ電源を５Ｖ電源線に送出し、３．３
Ｖを切換え電源線に送出している。いずれの電源線にい
ずれの電源電圧を送出するかは、認識信号線からの認識
信号に従って、選択的にボード１毎に切り換えて送出す
る。
給された複数の電源電圧、ここでは、５Ｖ電源および
３．３Ｖ電源を、各ボード１から認識信号線を介して通
知を受けた認識信号に従い、当該認識信号で指示された
電源電圧の電源に切り換えて電源線に送出するものであ
る。ここでは、５Ｖ電源を５Ｖ電源線に送出し、３．３
Ｖを切換え電源線に送出している。いずれの電源線にい
ずれの電源電圧を送出するかは、認識信号線からの認識
信号に従って、選択的にボード１毎に切り換えて送出す
る。
【００２１】次に、図３を用いて具体例について詳細に
説明する。図３は、本発明の具体例説明図を示す。図３
の（ａ）は、サブボードＡがＶ1（＋５）ボルト電源領
域から構成される様子を示す。このサブボードＡは、電
源容量から ・Ｖ1（＋５）ボルトの電源線をＮ1本を必要とする。
説明する。図３は、本発明の具体例説明図を示す。図３
の（ａ）は、サブボードＡがＶ1（＋５）ボルト電源領
域から構成される様子を示す。このサブボードＡは、電
源容量から ・Ｖ1（＋５）ボルトの電源線をＮ1本を必要とする。
【００２２】・Ｖ2（＋３．３）ボルトの電源線は不要
である。 図３の（ｂ）は、サブボードＢがＶ1（＋５）ボルト電
源領域およびＶ2（＋３．３）ボルト領域から構成され
る様子を示す。このサブボードＢは、電源容量から ・Ｖ1（＋５）ボルトの電源線をＮ2本を必要とする。
である。 図３の（ｂ）は、サブボードＢがＶ1（＋５）ボルト電
源領域およびＶ2（＋３．３）ボルト領域から構成され
る様子を示す。このサブボードＢは、電源容量から ・Ｖ1（＋５）ボルトの電源線をＮ2本を必要とする。
【００２３】・Ｖ2（＋３．３）ボルトの電源線をＮ3本
を必要とする。 以上の状態のもとで、条件 Ｎ1 ＞ Ｎ2 （条件１） Ｎ1 ＜ Ｎ2＋Ｎ3 （条件２） とすると、従来の方法により、コネクタのピンの配列を
決めたものが図３の（ｃ）であり、本発明の方法によ
り、コネクタのピンの配列を決めたものが図３の（ｄ）
である。
を必要とする。 以上の状態のもとで、条件 Ｎ1 ＞ Ｎ2 （条件１） Ｎ1 ＜ Ｎ2＋Ｎ3 （条件２） とすると、従来の方法により、コネクタのピンの配列を
決めたものが図３の（ｃ）であり、本発明の方法によ
り、コネクタのピンの配列を決めたものが図３の（ｄ）
である。
【００２４】図３の（ｃ）は、従来のピン数を示す。こ
れは、 ・Ｖ1（＋５）ボルトのピン数は、サブボードＡ、Ｂの
うちの多いＮ1本とする。
れは、 ・Ｖ1（＋５）ボルトのピン数は、サブボードＡ、Ｂの
うちの多いＮ1本とする。
【００２５】・Ｖ2（＋３．３）ボルトのピン数は、サ
ブボードＡ、Ｂのうちの多いＮ3本とする。 従って、図示の下記のようにピン数が決定される。
ブボードＡ、Ｂのうちの多いＮ3本とする。 従って、図示の下記のようにピン数が決定される。
【００２６】・Ｖ2（＋３．３）ボルト電源ピンは、Ｎ3
本 ・Ｖ1（＋５）ボルト電源ピンは、Ｎ1本 ・その他の信号線は、Ｎ4本 図３の（ｄ）は、本発明のピン数を示す。これは、・Ｖ
1（＋５）ボルトのピン数は、サブボードＡ、Ｂのうち
の少ないＮ2本とする。
本 ・Ｖ1（＋５）ボルト電源ピンは、Ｎ1本 ・その他の信号線は、Ｎ4本 図３の（ｄ）は、本発明のピン数を示す。これは、・Ｖ
1（＋５）ボルトのピン数は、サブボードＡ、Ｂのうち
の少ないＮ2本とする。
【００２７】・Ｖ2（＋３．３）ボルトのピン数は、サ
ブボードＡ、Ｂのうちの多いＮ3本とする。 従って、図示の下記のようにピン数が決定される。
ブボードＡ、Ｂのうちの多いＮ3本とする。 従って、図示の下記のようにピン数が決定される。
【００２８】・Ｖ2（＋３．３）ボルト電源ピンは、Ｎ3
本 ・Ｖ1（＋５）ボルント電源ピンは、Ｎ2本：Ｎ2はＮ1よ
りも少ない。 ・その他の信号線は、（Ｎ4＋１）本：１本は認識信号
線 尚、図３の（ｄ）で本発明の場合には、電源線として
は、サブボードＡ、Ｂの全電源線のうちの最小必要限の
本数を少なくとも用意すればよい。
本 ・Ｖ1（＋５）ボルント電源ピンは、Ｎ2本：Ｎ2はＮ1よ
りも少ない。 ・その他の信号線は、（Ｎ4＋１）本：１本は認識信号
線 尚、図３の（ｄ）で本発明の場合には、電源線として
は、サブボードＡ、Ｂの全電源線のうちの最小必要限の
本数を少なくとも用意すればよい。
【００２９】以上の図３の（ｃ）の従来のピン数 ・Ｎ3＋Ｎ1＋Ｎ4 は、図３の（ｄ）の本発明のピン数 ・Ｎ3＋Ｎ2＋Ｎ4＋１ と比較する。前者から後者を引算してその差は、 ・Ｎ1−Ｎ2−１ となり、（条件１）から通常は正となり、本発明のピン
数の方が従来のピン数よりも少なくなり、ピン数を削減
することができる。
数の方が従来のピン数よりも少なくなり、ピン数を削減
することができる。
【００３０】図４は、本発明の電源切換回路例を示す。
これは、図１、図２の電源切換回路２２、５２の具体的
な回路例である。図４において、認識信号は、図２の認
識信号線を介して電源切換回路に入力される信号であっ
て、 ・３．３Ｖ時“Ｌ”（３．３Ｖの時はＬレベルを表す） ・５Ｖ時“Ｈ”（５Ｖの時はＨレベルを表す） である。
これは、図１、図２の電源切換回路２２、５２の具体的
な回路例である。図４において、認識信号は、図２の認
識信号線を介して電源切換回路に入力される信号であっ
て、 ・３．３Ｖ時“Ｌ”（３．３Ｖの時はＬレベルを表す） ・５Ｖ時“Ｈ”（５Ｖの時はＨレベルを表す） である。
【００３１】＋５Ｖ、＋３．３Ｖ、＋１２Ｖは、電源３
から供給された電源の電源電圧である。＋１２Ｖはプル
アップ用の抵抗Ｒによってプルアップするための電源で
ある。＋５Ｖ、＋３．３Ｖが任意に切り換える電源電圧
である。
から供給された電源の電源電圧である。＋１２Ｖはプル
アップ用の抵抗Ｒによってプルアップするための電源で
ある。＋５Ｖ、＋３．３Ｖが任意に切り換える電源電圧
である。
【００３２】ＦＥＴは、電界効果型のトランジスタであ
る。Ｌレベルの認識信号をＦＥＴに図示のように入力す
ると、非導通状態となって、＋３．３ＶがダイオードＤ
を介して切換え電源として、図２の切換え電源線に送出
されるものである。Ｈレベルの認識信号をＦＥＴに図示
のように入力すると、導通状態となって、＋５Ｖが当該
ＦＥＴを介して切換え電源として、図２の切換え電源線
に送出されるものである。図２の場合には、Ｌレベルの
認識信号をＦＥＴに入力したので、前者の３．３Ｖが切
換え電源線に送出されている。
る。Ｌレベルの認識信号をＦＥＴに図示のように入力す
ると、非導通状態となって、＋３．３ＶがダイオードＤ
を介して切換え電源として、図２の切換え電源線に送出
されるものである。Ｈレベルの認識信号をＦＥＴに図示
のように入力すると、導通状態となって、＋５Ｖが当該
ＦＥＴを介して切換え電源として、図２の切換え電源線
に送出されるものである。図２の場合には、Ｌレベルの
認識信号をＦＥＴに入力したので、前者の３．３Ｖが切
換え電源線に送出されている。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
ボード１からの電源の認識信号に従い、電源線のピン数
を効率的に切り換えて使用する構成を採用しているた
め、無駄なピンを削減して少ないピン数で十分な電源供
給の実現を図ることができた。換言すれば、ボードから
通知された認識信号に従い、指示された電源電圧の電源
を選択的に切り換えて電源線にボード毎に送出し、コネ
クタのピン数を最小必要限に削減でき、結果として実装
面積の削減を図り、小型化が可能となる。
ボード１からの電源の認識信号に従い、電源線のピン数
を効率的に切り換えて使用する構成を採用しているた
め、無駄なピンを削減して少ないピン数で十分な電源供
給の実現を図ることができた。換言すれば、ボードから
通知された認識信号に従い、指示された電源電圧の電源
を選択的に切り換えて電源線にボード毎に送出し、コネ
クタのピン数を最小必要限に削減でき、結果として実装
面積の削減を図り、小型化が可能となる。
【図１】本発明の原理ブロック図である。
【図２】本発明の１実施例構成図である。
【図３】本発明の具体例説明図である。
【図４】本発明の電源切換回路例である。
１：ボード １１、２１、２３：コネクタ １２：電源電圧切換スイッチ １３：５Ｖ系回路 １４：３．３Ｖ系回路 ２：電源供給元 ２２、５２：電源切換回路 ３：電源 ５：マザーボード ５１：マザー側回路
Claims (4)
- 【請求項１】複数の電圧の電源を供給する電源供給元
と、 この電源供給元から複数の電源線を介して電源の供給を
受けるボードとを備え、 このボードが上記電源供給元に使用する電源電圧を通知
し、当該電源供給元が通知を受けた使用する電源電圧の
電源を選択的に切り換えて上記複数の電源線を介してボ
ードに供給することを特徴とする電源供給方法。 - 【請求項２】複数の電圧の電源を供給するマザーボード
と、 このマザーボードから複数の電源線を介して電源の供給
を受ける複数のサブボードとを備え、 各サブボードが認識信号線を介して上記マザーボードに
使用する電源電圧をそれぞれ通知し、当該マザーボード
が通知を受けた使用する電源電圧の電源を選択的に切り
換えて上記複数の電源線を介してボード毎にそれぞれ供
給することを特徴とする電源供給方法。 - 【請求項３】上記ボードに搭載された素子自身から出力
された使用する電源電圧信号を通知し、当該通知した電
源電圧の供給を受けるようにしたことを特徴とする請求
項１あるいは請求項２に記載の電源供給方法。 - 【請求項４】上記電源線の総数を、各ボードに供給する
電源容量を満たす最小必要限の本数としたことを特徴と
する請求項１から請求項３のいずれかに記載の電源供給
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6275222A JPH08137584A (ja) | 1994-11-09 | 1994-11-09 | 電源供給方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6275222A JPH08137584A (ja) | 1994-11-09 | 1994-11-09 | 電源供給方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08137584A true JPH08137584A (ja) | 1996-05-31 |
Family
ID=17552412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6275222A Withdrawn JPH08137584A (ja) | 1994-11-09 | 1994-11-09 | 電源供給方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08137584A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471090B1 (ko) * | 2003-05-21 | 2005-03-10 | 삼성전자주식회사 | 컴퓨터의 전원공급시스템 |
| JP2011022854A (ja) * | 2009-07-16 | 2011-02-03 | Kel Corp | バックプレーン |
| CN102081449A (zh) * | 2009-11-26 | 2011-06-01 | 鸿富锦精密工业（深圳）有限公司 | 显卡电源电路 |
| JP2011229281A (ja) * | 2010-04-20 | 2011-11-10 | Nec Corp | サーバラック及びサーバラックの給電方法 |
| CN103164011A (zh) * | 2011-12-16 | 2013-06-19 | 鸿富锦精密工业（深圳）有限公司 | 电源切换电路 |
-
1994
- 1994-11-09 JP JP6275222A patent/JPH08137584A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100471090B1 (ko) * | 2003-05-21 | 2005-03-10 | 삼성전자주식회사 | 컴퓨터의 전원공급시스템 |
| JP2011022854A (ja) * | 2009-07-16 | 2011-02-03 | Kel Corp | バックプレーン |
| CN102081449A (zh) * | 2009-11-26 | 2011-06-01 | 鸿富锦精密工业（深圳）有限公司 | 显卡电源电路 |
| JP2011229281A (ja) * | 2010-04-20 | 2011-11-10 | Nec Corp | サーバラック及びサーバラックの給電方法 |
| CN103164011A (zh) * | 2011-12-16 | 2013-06-19 | 鸿富锦精密工业（深圳）有限公司 | 电源切换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600575B1 (en) | Clock supply circuit | |
| EP0892945B1 (en) | Method and apparatus for automatically controlling intergrated circuit supply voltages | |
| US6907492B2 (en) | Interface circuit which meets universal serial bus standard and performs host and device functions | |
| JP2003008438A (ja) | ワンチップマイクロコンピュータ | |
| JPH05119876A (ja) | 電子装置及びその装置に含まれる集積回路 | |
| US4608504A (en) | Interface circuit for interconnecting peripherals to an information processing device | |
| US7388361B2 (en) | Mainboard and power control device thereof | |
| JPH08137584A (ja) | 電源供給方法 | |
| US5291080A (en) | Integrated circuit device having tristate input buffer for reducing internal power use | |
| US7093140B2 (en) | Method and apparatus for configuring a voltage regulator based on current information | |
| DE69722848T2 (de) | Computersystem mit Parallelanschlussschnittstelle als Stromversorgung für Peripheriegerät und Erweiterungsgerät dafür | |
| US20040119339A1 (en) | Adaptive power supply system with multiple input voltages | |
| CN110869877A (zh) | 串联电路、电路板及计算设备 | |
| JP2002199583A (ja) | 並列電源システムおよび電子装置 | |
| US6192437B1 (en) | Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals | |
| DE69817539T2 (de) | Pc-chipanordnungverbindungsbus | |
| CN211264270U (zh) | 一种服务器***的供电架构 | |
| US20240080972A1 (en) | Circuit board | |
| CN100435125C (zh) | 总线宽度自动调整*** | |
| JPH08106345A (ja) | 異電圧素子間インタフェース装置 | |
| JP2828331B2 (ja) | 大規模ハードウェアのリセット制御方式 | |
| KR840000385B1 (ko) | 버스 접촉 시스템 | |
| JPH0364879A (ja) | マザーボード | |
| JPH06309071A (ja) | パワーセーブ回路 | |
| JP2008182453A (ja) | プルアップ抵抗内蔵の電子回路を有する電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |