JPH08130418A - Mute signal generating circuit - Google Patents
Mute signal generating circuitInfo
- Publication number
- JPH08130418A JPH08130418A JP6267607A JP26760794A JPH08130418A JP H08130418 A JPH08130418 A JP H08130418A JP 6267607 A JP6267607 A JP 6267607A JP 26760794 A JP26760794 A JP 26760794A JP H08130418 A JPH08130418 A JP H08130418A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- mute signal
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、リップル除去用のコン
デンサーを利用したミュート信号発生回路の改良に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a mute signal generating circuit using a ripple removing capacitor.
【０００２】[0002]
【従来の技術】一般に、増幅器においては、電源投入時
に、増幅器の出力信号が急激に立ち上がることにより、
前記増幅器の出力端に接続されるスピーカーからショッ
ク音が発生するという問題がある。この問題を解決する
ために電源投入時から所定時間だけ増幅器をミュート状
態にし、増幅器から出力信号を発生させないようにし
て、ショック音の発生を防止するミューティング回路が
知られている。前記ミューティング回路は、例えば、図
２の如きミュート信号発生回路を備える。2. Description of the Related Art Generally, in an amplifier, when the power is turned on, the output signal of the amplifier suddenly rises,
There is a problem that a shock sound is generated from the speaker connected to the output terminal of the amplifier. In order to solve this problem, a muting circuit is known in which the amplifier is muted for a predetermined time after the power is turned on so that an output signal is not generated from the amplifier to prevent a shock noise. The muting circuit includes, for example, a mute signal generation circuit as shown in FIG.
【０００３】図２において、電源が投入されると、直列
接続された抵抗（２）及び（２’）の接続中点Ａの電圧
がトランジスタ（２）のベースに基準電圧として印加さ
れる。また、トランジスタ（２）と差動接続されるトラ
ンジスタ（３）のベースには、充電が開始されたコンデ
ンサー（４）の一端の電圧を、直列接続された抵抗
（５）及び（５’）で分圧した電圧が印加される。電源
投入時には、コンデンサー（４）は放電状態にあるの
で、直列接続された抵抗（５）及び（５’）の接続中点
Ｂの電圧は前記基準電圧より低く、トランジスタ（２）
がオンする。その為、トランジスタ（２）のコレクタ電
流が電流ミラー回路（６）で反転され、出力端子（７）
からミュート信号が発生する。コンデンサー（４）が充
電されるに従い、コンデンサー（４）の端子電圧が徐々
に高くなるが、直列抵抗（５）の接続中点電圧が基準電
圧より低い間は、出力端子（７）からミュート信号が発
生する。その後、直列抵抗（５）の接続中点電圧が前記
基準電圧より高くなると、トランジスタ（３）はオン
し、トランジスタ（２）がオフし、トランジスタ（２）
のコレクタ電流が発生しなくなり、ミュート信号が発生
しなくなり、定常状態となる。このような回路において
は、差動接続されたトランジスタ（２）及び（３）のベ
ース電圧の立ち上がりを利用しており、コンデンサー
（４）の時定数により増幅器のミュート時間を設定する
ことができる。尚、ミート信号を出力端子（７）からで
なく、出力端子（７’）から発生させるようにしてもよ
い。In FIG. 2, when the power is turned on, the voltage at the connection midpoint A of the resistors (2) and (2 ') connected in series is applied to the base of the transistor (2) as a reference voltage. In addition, the base of the transistor (3) differentially connected to the transistor (2) is supplied with the voltage at one end of the capacitor (4), which has been started to be charged, by the resistors (5) and (5 ′) connected in series. The divided voltage is applied. When the power is turned on, the capacitor (4) is in a discharged state, so that the voltage at the connection midpoint B of the resistors (5) and (5 ′) connected in series is lower than the reference voltage, and the transistor (2).
Turns on. Therefore, the collector current of the transistor (2) is inverted by the current mirror circuit (6), and the output terminal (7)
Generates a mute signal. Although the terminal voltage of the capacitor (4) gradually increases as the capacitor (4) is charged, the mute signal is output from the output terminal (7) while the connection midpoint voltage of the series resistor (5) is lower than the reference voltage. Occurs. Then, when the connection midpoint voltage of the series resistor (5) becomes higher than the reference voltage, the transistor (3) is turned on, the transistor (2) is turned off, and the transistor (2) is turned on.
No collector current is generated, no mute signal is generated, and the system enters the steady state. In such a circuit, the rise of the base voltage of the differentially connected transistors (2) and (3) is used, and the mute time of the amplifier can be set by the time constant of the capacitor (4). The meet signal may be generated not from the output terminal (7) but from the output terminal (7 ').
【０００４】[0004]
【発明が解決しようとする課題】ところで、図２の回路
において、ミュート時間を変えようとする場合、コンデ
ンサー（４）はリップル成分を除去するためのものと兼
用しているので、ミュート時間を設定するためにコンデ
ンサー（４）の時定数を任意に変えることはできず、希
望のミュート時間は得ることはできない。By the way, in the circuit of FIG. 2, when the mute time is to be changed, the capacitor (4) is also used for removing the ripple component, so the mute time is set. Therefore, the time constant of the condenser (4) cannot be changed arbitrarily, and the desired mute time cannot be obtained.
【０００５】そこで、直列接続された抵抗（５）及び
（５’）の分圧比を調整してミュート時間を設定しても
よく、ミュート時間を長くする場合前記分圧比を小さく
し、ミュート時間を長くする場合には前記分圧比を大き
くすると良い。しかしながら、分圧比を小さくした場
合、ミュート終了後、図３（Ａ）の如くトランジスタ
（２）がオンしない範囲で、トランジスタ（２）及び
（３）のベース電圧の差は小くなる。そして、電源電圧
Ｖｃｃが高い方向に変化した場合には、瞬時にトランジ
スタ（２）のベース電圧が高くなる。トランジスタ
（２）及び（３）のベース電圧は、その差がなくなり、
差動増幅器の直線領域に入る。その為、再びトランジス
タ（２）がオンし、ミュート信号が発生し、誤って増幅
器がミュートされるという問題があった。Therefore, the mute time may be set by adjusting the voltage division ratio of the resistors (5) and (5 ') connected in series. When the mute time is lengthened, the voltage division ratio is decreased to reduce the mute time. When making it long, it is good to make the said partial pressure ratio large. However, when the voltage dividing ratio is reduced, the difference between the base voltages of the transistors (2) and (3) becomes small within a range in which the transistor (2) is not turned on as shown in FIG. Then, when the power supply voltage Vcc changes to a higher direction, the base voltage of the transistor (2) instantly increases. The base voltages of the transistors (2) and (3) have no difference,
Enter the linear region of the differential amplifier. Therefore, the transistor (2) is turned on again, a mute signal is generated, and the amplifier is erroneously muted.
【０００６】また、トランジスタ（２）及び（３）は差
動接続されているので、トランジスタ（２）及び（３）
がともにオンする期間がある。特に、時定数を大にする
と、トランジスタ（２）のベース電圧は緩やかに上昇
し、トランジスタ（２）及び（３）がともにオンする期
間が長くなる。その為、ミュート時間が一定時間に定ま
らなかった。Further, since the transistors (2) and (3) are differentially connected, the transistors (2) and (3) are
There is a period when both turn on. In particular, when the time constant is increased, the base voltage of the transistor (2) gradually rises, and the period in which both the transistors (2) and (3) are turned on becomes longer. Therefore, the mute time was not fixed.
【０００７】[0007]
【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、差動接続された一対のトランジス
タと、該一対のトランジスタのうち一方のトランジスタ
のベースに印加される基準電圧を発生する基準電圧発生
回路と、リップル除去用のコンデンサーの端子電圧に応
じて、前記一対のトランジスタのうち他方のトランジス
タのベースに印加される第１の電圧を発生する第１の電
圧発生回路と、前記他方のトランジスタのコレクタ電流
に応じて、前記第１の電圧を昇圧する昇圧回路と、を備
え、前記差動接続されたトランジスタのコレクタ電流を
ミュート信号とすることを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and a pair of differentially connected transistors and a reference applied to the base of one of the pair of transistors. A reference voltage generating circuit for generating a voltage, and a first voltage generating circuit for generating a first voltage applied to the base of the other transistor of the pair of transistors according to the terminal voltage of the ripple removing capacitor. And a booster circuit that boosts the first voltage according to the collector current of the other transistor, and the collector current of the differentially connected transistors is set as a mute signal.
【０００８】また、前記第１の電圧発生回路は、コンデ
ンサーの一端とアースとの間に直列接続された第１及び
第２の抵抗から成り、前記昇圧回路は、前記他方のトラ
ンジスタのコレクタ電流に応じて動作するトランジスタ
と、前記トランジスタの動作時、第１の抵抗に並列に接
続される第３の抵抗とから成ることを特徴とする。The first voltage generating circuit is composed of first and second resistors connected in series between one end of the capacitor and the ground, and the boosting circuit changes the collector current of the other transistor. And a third resistor connected in parallel with the first resistor when the transistor operates.
【０００９】[0009]
【作用】本発明によれば、差動接続された一対のトラン
ジスタのうち、一方のトランジスタのベースに、基準電
圧発生回路からの基準電圧が印加され、他方のトランジ
スタのベースに、第１の電圧発生回路からの第１の電圧
が印加されている。前記第１の電圧が基準電圧より低い
間、一方のトランジスタのコレクタからミュート信号が
発生する。コンデンサーが充電され、第１の電圧が基準
電圧に略等しくなると、他方のトランジスタもオンし、
他方のトランジスタのコレクタ電流によって昇圧回路が
動作する。前記第１の電圧を昇圧することにより、基準
電圧と第１の電圧との電圧差を大きくなり、一方のトラ
ンジスタはオフする。その為、ミュート終了後の電源電
圧の変動による誤動作を防止できる。According to the present invention, the reference voltage from the reference voltage generating circuit is applied to the base of one of the pair of differentially connected transistors, and the first voltage is applied to the base of the other transistor. The first voltage from the generation circuit is applied. While the first voltage is lower than the reference voltage, the mute signal is generated from the collector of one of the transistors. When the capacitor is charged and the first voltage becomes approximately equal to the reference voltage, the other transistor also turns on,
The booster circuit operates by the collector current of the other transistor. By boosting the first voltage, the voltage difference between the reference voltage and the first voltage is increased, and one transistor is turned off. Therefore, it is possible to prevent the malfunction due to the fluctuation of the power supply voltage after the end of mute.
【００１０】[0010]
【実施例】図１は本発明の一実施例を示す図であり、
（８）及び（９）は差動接続されたトランジスタ、（１
０）及び（１１）は電源ラインとアースとの間に直列接
続され、その接続中点Ａに基準電圧が発生する第１及び
第２抵抗、（１２）及び（１３）はトランジスタ（８）
及び（９）のコレクタ電流をそれぞれ反転する電流ミラ
ー回路、（１４）は電源ラインのリップル成分除去用の
コンデンサー、（１５）及び（１６）はコンデンサー
（１４）の一端の電圧を分圧し、その分圧電圧をトラン
ジスタ（９）のベースに印加する第３及び第４抵抗、
（１７）は電流ミラー回路（１３）の出力電流をさらに
反転する電流ミラー回路、（１８）は電流ミラー回路
（１７）の出力電流に応じて動作するトランジスタ、
（１９）はトランジスタ（１８）のコレクタと第３及び
第４抵抗の接続点との間に接続された第５抵抗である。FIG. 1 is a diagram showing an embodiment of the present invention,
(8) and (9) are differentially connected transistors, (1
0) and (11) are connected in series between the power supply line and ground, the first and second resistors generating a reference voltage at the connection midpoint A, (12) and (13) are transistors (8)
And (9) a current mirror circuit for respectively inverting the collector current, (14) a capacitor for removing ripple components of the power supply line, (15) and (16) dividing the voltage at one end of the capacitor (14), Third and fourth resistors for applying a divided voltage to the base of the transistor (9),
(17) is a current mirror circuit that further inverts the output current of the current mirror circuit (13), (18) is a transistor that operates according to the output current of the current mirror circuit (17),
Reference numeral (19) is a fifth resistor connected between the collector of the transistor (18) and the connection point of the third and fourth resistors.
【００１１】図１において、第１及び第２抵抗の接続中
点電圧Ｖｒが基準電圧として、トランジスタ（８）のベ
ースに印加され、第３及び第４抵抗の接続中点電圧は、
トランジスタ（９）のベースに印加される。第３及び第
４抵抗（１５）及び（１６）の接続中点電圧は、コンデ
ンサー（１４）の一端の電圧を分圧した値となっている
ので、コンデンサー（１４）の端子電圧をＶｃ、第３及
び第４抵抗（１５）及び（１６）の値をそれぞれＲ１及
びＲ２とすると、前記接続中点は、Ｖｃ×｛Ｒ２／（Ｒ
１＋Ｒ２）｝となり、コンデンサー（１４）の充電状態
に応じて前記接続中点電圧が変化する。トランジスタ
（９）のベース電圧がトランジスタ（８）のベース電圧
より低い場合、トランジスタ（８）がオンし、トランジ
スタ（８）のコレクタ電流が電流ミラー回路（１２）を
介して出力端子（２０）に、ミュート信号として発生す
る。そして、逆に、トランジスタ（９）のベース電圧が
トランジスタ（８）のベース電圧に略等しくなると、ト
ランジスタ（９）もオンし始め、そのコレクタに出力電
流が発生する。トランジスタ（９）のコレクタ電流は、
電流ミラー回路（１３）及び（１７）を介してトランジ
スタ（１８）のベースに供給される。トランジスタ（１
８）は飽和しオン状態となるので、第３抵抗（１５）及
び第５抵抗（１９）は並列接続され、トランジスタ
（９）のベース電圧が、第５抵抗（１９）の値をＲ３と
すると、Ｒ２×Ｖｃ／（｛Ｒ１・Ｒ３／（Ｒ１＋Ｒ
３）｝＋Ｒ２）となる。よって、トランジスタ（１８）
がオンし、トランジスタ（９）のベース電圧は急激に高
くなり、トランジスタ（８）及び（９）のベース電圧の
差は大きくなる。そして、トランジスタ（９）はオン状
態になり、トランジスタ（１０）はオフ状態になるの
で、出力端子（２０）からのミュート信号の発生が停止
される。In FIG. 1, the connection midpoint voltage Vr of the first and second resistors is applied as a reference voltage to the base of the transistor (8), and the connection midpoint voltage of the third and fourth resistors is
Applied to the base of the transistor (9). Since the connection midpoint voltage of the third and fourth resistors (15) and (16) is a value obtained by dividing the voltage at one end of the capacitor (14), the terminal voltage of the capacitor (14) is set to Vc, When the values of the third and fourth resistors (15) and (16) are R1 and R2, respectively, the connection midpoint is Vc × {R2 / (R
1 + R2)}, and the connection midpoint voltage changes according to the state of charge of the capacitor (14). When the base voltage of the transistor (9) is lower than that of the transistor (8), the transistor (8) is turned on and the collector current of the transistor (8) is output to the output terminal (20) via the current mirror circuit (12). , As a mute signal. On the contrary, when the base voltage of the transistor (9) becomes substantially equal to the base voltage of the transistor (8), the transistor (9) also starts to turn on and an output current is generated in its collector. The collector current of the transistor (9) is
It is supplied to the base of the transistor (18) via the current mirror circuits (13) and (17). Transistor (1
Since 8) is saturated and turned on, the third resistor (15) and the fifth resistor (19) are connected in parallel, and the base voltage of the transistor (9) is R3 when the value of the fifth resistor (19) is R3. , R2 × Vc / ({R1 · R3 / (R1 + R
3)} + R2). Therefore, the transistor (18)
Is turned on, the base voltage of the transistor (9) rapidly rises, and the difference between the base voltages of the transistors (8) and (9) increases. Then, since the transistor (9) is turned on and the transistor (10) is turned off, the generation of the mute signal from the output terminal (20) is stopped.
【００１２】次に、図１の回路の動作を図３（Ｂ）を参
照して説明する。電源が投入され、電源電圧Ｖｃｃが立
ち上がると、トランジスタ（８）のベースに印加される
基準電圧は図３（Ｂ）の（ａ）の如くＶｒにまで急激に
立ち上がる。また、コンデンサー（１４）の充電ととも
に、トランジスタ（９）のベース電圧は図３（Ｂ）の
（ｂ）の如く緩やかに上昇する。この間、トランジスタ
（８）のベース電圧がトランジスタ（９）のベース電圧
より高いので、トランジスタ（８）がオンし、出力端子
（２０）からミュート信号が発生する。Next, the operation of the circuit shown in FIG. 1 will be described with reference to FIG. When the power is turned on and the power supply voltage Vcc rises, the reference voltage applied to the base of the transistor (8) sharply rises to Vr as shown in (a) of FIG. Further, as the capacitor (14) is charged, the base voltage of the transistor (9) gradually rises as shown in (b) of FIG. 3 (B). During this period, the base voltage of the transistor (8) is higher than that of the transistor (9), so that the transistor (8) is turned on and a mute signal is generated from the output terminal (20).
【００１３】そして、トランジスタ（９）のベース電圧
がさらに上昇し、トランジスタ（８）のベース電圧、即
ち、基準電圧と略等しくなると、トランジスタ（９）も
オンし、トランジスタ（９）のコレクタ電流に応じてト
ランジスタ（１８）がオンする。これにより、トランジ
スタ（８）のベース電圧は図３（Ｂ）の（ｂ）の如く急
激に高くなり、トランジスタ（８）及び（９）のベース
電圧の差は大きくなるので、トランジスタ（８）がオフ
し、トランジスタ（９）がオンする。よって、ミュート
信号の発生は停止する。また、トランジスタ（１８）は
オンし続けトランジスタ（８）及び（９）のベース電圧
の差はそのまま維持される。Then, when the base voltage of the transistor (9) further rises and becomes substantially equal to the base voltage of the transistor (8), that is, the reference voltage, the transistor (9) is also turned on and the collector current of the transistor (9) changes. Accordingly, the transistor (18) is turned on. As a result, the base voltage of the transistor (8) suddenly rises as shown in (b) of FIG. 3B, and the difference between the base voltages of the transistors (8) and (9) becomes large. It turns off and the transistor (9) turns on. Therefore, the generation of the mute signal is stopped. Further, the transistor (18) continues to be turned on and the difference between the base voltages of the transistors (8) and (9) is maintained as it is.
【００１４】[0014]
【発明の効果】従って、本発明によれば、差動接続され
たトランジスタのうちコンデンサー側のトランジスタが
オンすると、そのベース電圧は昇圧回路によって高くな
るので、差動接続されたトランジスタのベース電圧の差
は大きくなり、電源電圧が変動しても、誤ったミュート
信号の発生を防止できる。また、前記コンデンサー側の
トランジスタがオンした直後にミュート信号の発生を停
止させることができるので、ミュート時間を一定にする
ことができる。Therefore, according to the present invention, when the transistor on the capacitor side among the differentially connected transistors is turned on, the base voltage thereof is increased by the booster circuit, so that the base voltage of the differentially connected transistors is increased. The difference becomes large, and it is possible to prevent the generation of an erroneous mute signal even if the power supply voltage changes. Further, since the generation of the mute signal can be stopped immediately after the transistor on the capacitor side is turned on, the mute time can be made constant.
【図１】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.
【図２】従来例を示す回路図である。FIG. 2 is a circuit diagram showing a conventional example.
【図３】図１及び２の動作を説明するための特性図であ
る。FIG. 3 is a characteristic diagram for explaining the operation of FIGS. 1 and 2.
８、９、１８ トランジスタ １０ 第１抵抗 １２ 第２抵抗 １３ 第１電流ミラー回路 １４ コンデンサー １５ 第３抵抗 １６ 第４抵抗 １７ 第２電流ミラー回路 １９ 第５抵抗 8, 9, 18 Transistor 10 First resistor 12 Second resistor 13 First current mirror circuit 14 Capacitor 15 Third resistor 16 Fourth resistor 17 Second current mirror circuit 19 Fifth resistor
Claims (2)
スに印加される基準電圧を発生する基準電圧発生回路
と、 リップル除去用のコンデンサーの端子電圧に応じて、前
記一対のトランジスタのうち他方のトランジスタのベー
スに印加される第１の電圧を発生する第１の電圧発生回
路と、 前記他方のトランジスタのコレクタ電流に応じて、前記
第１の電圧を昇圧する昇圧回路と、 を備え、前記差動接続されたトランジスタのコレクタ電
流をミュート信号とすることを特徴とするミュート信号
発生回路。1. A pair of differentially connected transistors, a reference voltage generating circuit for generating a reference voltage applied to the base of one of the pair of transistors, and a terminal voltage of a ripple removing capacitor. Accordingly, a first voltage generating circuit that generates a first voltage applied to the base of the other transistor of the pair of transistors, and the first voltage according to the collector current of the other transistor. A mute signal generation circuit comprising: a booster circuit for boosting, and a collector current of the differentially connected transistors being a mute signal.
１及び第２の抵抗から成り、 前記昇圧回路は、 前記他方のトランジスタのコレクタ電流に応じて動作す
るトランジスタと、 前記トランジスタの動作時、第１の抵抗に並列に接続さ
れる第３の抵抗とから成ることを特徴とする請求項１記
載のミュート信号発生回路。2. The first voltage generating circuit comprises first and second resistors connected in series between one end of a capacitor and ground, and the boosting circuit responds to a collector current of the other transistor. 2. The mute signal generating circuit according to claim 1, wherein the mute signal generating circuit comprises a transistor that operates in a tandem manner and a third resistor connected in parallel with the first resistor when the transistor operates.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6267607A JPH08130418A (en) | 1994-10-31 | 1994-10-31 | Mute signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6267607A JPH08130418A (en) | 1994-10-31 | 1994-10-31 | Mute signal generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08130418A true JPH08130418A (en) | 1996-05-21 |
Family
ID=17447077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6267607A Pending JPH08130418A (en) | 1994-10-31 | 1994-10-31 | Mute signal generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08130418A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7634547B2 (en) | 2004-01-13 | 2009-12-15 | Denso Corporation | Communication network system, and ID allocating method and ID setting method for communication network system |
-
1994
- 1994-10-31 JP JP6267607A patent/JPH08130418A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7634547B2 (en) | 2004-01-13 | 2009-12-15 | Denso Corporation | Communication network system, and ID allocating method and ID setting method for communication network system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614857A (en) | Hysteresis system with constant threshold voltage | |
| JP2000174571A (en) | Btl amplifying device | |
| JPH08130418A (en) | Mute signal generating circuit | |
| JPH08213849A (en) | Audio mute circuit | |
| JP3127878B2 (en) | Clamp circuit | |
| JP3189281B2 (en) | Shock noise prevention circuit | |
| JPS628972B2 (en) | ||
| JPS6031298Y2 (en) | Transient noise prevention circuit | |
| JPH0413848Y2 (en) | ||
| JPS643363B2 (en) | ||
| JPH0352024Y2 (en) | ||
| JPS6115619Y2 (en) | ||
| JP2665190B2 (en) | Pilot signal removal circuit | |
| JP3038426B2 (en) | Non-inverting amplifier circuit | |
| JPS6334360Y2 (en) | ||
| JPH02137506A (en) | Shock noise prevention circuit | |
| JP2731070B2 (en) | Base current stabilization circuit | |
| JPH0326798Y2 (en) | ||
| JPH0514063A (en) | Shock noise prevention circuit | |
| KR940002970B1 (en) | Shock sound preventing circuit | |
| JP3051600B2 (en) | Current generation circuit | |
| JPH0720967Y2 (en) | Ground isolation circuit | |
| JPH02218204A (en) | Level enlarging circuit for operational amplifier | |
| JPH0528524B2 (en) | ||
| JPS6245723B2 (en) |