JPH0812541B2 - 画像合成表示回路 - Google Patents
画像合成表示回路Info
- Publication number
- JPH0812541B2 JPH0812541B2 JP1010787A JP1078789A JPH0812541B2 JP H0812541 B2 JPH0812541 B2 JP H0812541B2 JP 1010787 A JP1010787 A JP 1010787A JP 1078789 A JP1078789 A JP 1078789A JP H0812541 B2 JPH0812541 B2 JP H0812541B2
- Authority
- JP
- Japan
- Prior art keywords
- display period
- display
- image
- period signal
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像信号の合成表示を行なう画像合成表示
回路に関するものである。
回路に関するものである。
従来、複数の画像信号を表示装置に入力するには、複
数の画像信号からスイッチ等によりいずれかの一つを選
択して表示装置に表示していた。
数の画像信号からスイッチ等によりいずれかの一つを選
択して表示装置に表示していた。
しかしながら、上述した従来の複数の画像信号の表示
方法では、いずれか一つの画像信号を選択し、切り替え
て表示しているので、表示装置には選択された一つの画
像しか表示されなかった。
方法では、いずれか一つの画像信号を選択し、切り替え
て表示しているので、表示装置には選択された一つの画
像しか表示されなかった。
また、別の画像を表示するには、スイッチを切り替え
る必要があるので、互いの画像の比較が困難であった。
る必要があるので、互いの画像の比較が困難であった。
さらに、画像の検索をする場合は、スイッチの切り替
えにより各々の画像を表示していかなければならないた
め、能率が悪いという欠点があった。
えにより各々の画像を表示していかなければならないた
め、能率が悪いという欠点があった。
本発明は上記の欠点を解消するためになされたもの
で、第１から第ｎまでの画像信号の表示期間を示す表示
期間信号を発生する表示期間信号発生回路と、この表示
期間信号発生回路からの表示期間信号を表示の優先順位
に従って並べ替える第１のマトリックススイッチと、こ
の第１のマトリックススイッチから出力された表示期間
信号の優先順位により、最優先の表示期間信号を出力す
る優先順位制御回路と、この優先順位制御回路から選択
された表示期間信号を第１から第ｎまでの各画像データ
に対応するように並べ替える第２のマトリックススイッ
チと、この第２のマトリックススイッチからの表示期間
信号により第１から第ｎまでの入力された画像信号を出
力するためのスイッチとを備えている。
で、第１から第ｎまでの画像信号の表示期間を示す表示
期間信号を発生する表示期間信号発生回路と、この表示
期間信号発生回路からの表示期間信号を表示の優先順位
に従って並べ替える第１のマトリックススイッチと、こ
の第１のマトリックススイッチから出力された表示期間
信号の優先順位により、最優先の表示期間信号を出力す
る優先順位制御回路と、この優先順位制御回路から選択
された表示期間信号を第１から第ｎまでの各画像データ
に対応するように並べ替える第２のマトリックススイッ
チと、この第２のマトリックススイッチからの表示期間
信号により第１から第ｎまでの入力された画像信号を出
力するためのスイッチとを備えている。
第１から第ｎまでの画像信号のうち最優先の画像信号
を出力することにより、１つ画面に合成して表示する。
を出力することにより、１つ画面に合成して表示する。
次に、本発明について図面を参照して説明する。第１
図は本発明の一実施例を示すブロック図である。図にお
いて、１は第１から第ｎまでの画像信号を記憶する画像
メモリ、２は画像メモリ１の画像データの読み出し，書
込みアドレス及び表示期間を示す表示期間信号を発生す
る表示期間信号発生回路、３はこの表示期間信号を優先
順位に従って並べ替える第１のマトリックススイッチ、
４は第１のマトリックススイッチ３からの出力のうち最
も優先順位の高いものを選択する優先順位制御回路、５
は優先順位制御回路４から選択された表示期間信号を第
１から第ｎまでの各画像データに対応するように並べ替
える第２のマトリックススイッチ、６は第２のマトリッ
クススイッチ５から出力される表示期間信号によって第
１から第ｎまでの画像メモリ１から出力される画像デー
タを導通又は遮断するスイッチである。
図は本発明の一実施例を示すブロック図である。図にお
いて、１は第１から第ｎまでの画像信号を記憶する画像
メモリ、２は画像メモリ１の画像データの読み出し，書
込みアドレス及び表示期間を示す表示期間信号を発生す
る表示期間信号発生回路、３はこの表示期間信号を優先
順位に従って並べ替える第１のマトリックススイッチ、
４は第１のマトリックススイッチ３からの出力のうち最
も優先順位の高いものを選択する優先順位制御回路、５
は優先順位制御回路４から選択された表示期間信号を第
１から第ｎまでの各画像データに対応するように並べ替
える第２のマトリックススイッチ、６は第２のマトリッ
クススイッチ５から出力される表示期間信号によって第
１から第ｎまでの画像メモリ１から出力される画像デー
タを導通又は遮断するスイッチである。
さて、入力端子71〜7nに入力された第１から第ｎまで
の複数の画像信号データは、表示期間信号発生回路２に
より各々の画像メモリ１に書き込まれる。そして、第１
から第ｎまでの画像メモリ１の画像データは、各表示期
間毎に表示期間信号発生回路２によって読み出され、同
時に表示期間信号発生回路２は、表示期間であることを
示す表示期間信号を出力する。この信号はｎ×ｎの第１
のマトリックススイッチ３によって表示の優先順位に従
って並べ替えられ、優先順位制御回路４に入力される。
優先順位制御回路４に入力された各信号は、表示期間の
重なったもののうち最も優先順位の高いもののみが許可
され、これよりも優先順位の低いものは表示禁止となる
ように制御される。そして、優先順位制御回路４から出
力される表示期間信号は、第２のマトリックススイッチ
５によって再び各画像に対応するように並び替えられ、
画像メモリ６から出力される画像データを「導通」或い
は「遮断」するようにスイッチ６を制御して出力端子８
に出力する。
の複数の画像信号データは、表示期間信号発生回路２に
より各々の画像メモリ１に書き込まれる。そして、第１
から第ｎまでの画像メモリ１の画像データは、各表示期
間毎に表示期間信号発生回路２によって読み出され、同
時に表示期間信号発生回路２は、表示期間であることを
示す表示期間信号を出力する。この信号はｎ×ｎの第１
のマトリックススイッチ３によって表示の優先順位に従
って並べ替えられ、優先順位制御回路４に入力される。
優先順位制御回路４に入力された各信号は、表示期間の
重なったもののうち最も優先順位の高いもののみが許可
され、これよりも優先順位の低いものは表示禁止となる
ように制御される。そして、優先順位制御回路４から出
力される表示期間信号は、第２のマトリックススイッチ
５によって再び各画像に対応するように並び替えられ、
画像メモリ６から出力される画像データを「導通」或い
は「遮断」するようにスイッチ６を制御して出力端子８
に出力する。
第２図は画像合成表示回路の一表示例を示す説明図で
ある。図において、10は表示画面、11〜13は第１〜第３
の画像、11x〜13xは第１〜第３の水平表示期間信号、11
y〜13yは第１〜第３の垂直表示期間信号である。
ある。図において、10は表示画面、11〜13は第１〜第３
の画像、11x〜13xは第１〜第３の水平表示期間信号、11
y〜13yは第１〜第３の垂直表示期間信号である。
さて、表示装置の画面10に表示される第１〜第３の画
像11〜13は、第１〜第３の順位で優先順位付けされてい
る。そして、各画像は、各水平及び垂直方向の表示期間
信号11x,11y,12x,12y,13x,13yにより表示の位置を制御
されている。ここで、お互いの表示が重なる部分では、
優先順位制御回路４により表示の優先度の低い画像の表
示が禁止され、これにより複数の画像の合成表示を行な
うことができる。
像11〜13は、第１〜第３の順位で優先順位付けされてい
る。そして、各画像は、各水平及び垂直方向の表示期間
信号11x,11y,12x,12y,13x,13yにより表示の位置を制御
されている。ここで、お互いの表示が重なる部分では、
優先順位制御回路４により表示の優先度の低い画像の表
示が禁止され、これにより複数の画像の合成表示を行な
うことができる。
このように本実施例における画像合成表示回路は、第
１から第ｎまでの画像信号の画像データを各画像メモリ
１に記憶し、表示が重なった表示期間信号の中から最も
優先順位の高いものを選択することができ、この該当す
る画像メモリのデータを出力することにより、複数の画
像を表示の優先順序に従って１つ画面に合成して表示す
ることができる。
１から第ｎまでの画像信号の画像データを各画像メモリ
１に記憶し、表示が重なった表示期間信号の中から最も
優先順位の高いものを選択することができ、この該当す
る画像メモリのデータを出力することにより、複数の画
像を表示の優先順序に従って１つ画面に合成して表示す
ることができる。
以上説明したように本発明は、第１から第ｎまでの画
像信号のうち最優先の画像信号を出力することにより１
つ画面に合成して表示するため、複数の画像信号を同時
に表示することができ、互いの画像の比較を容易に行な
うことができる。
像信号のうち最優先の画像信号を出力することにより１
つ画面に合成して表示するため、複数の画像信号を同時
に表示することができ、互いの画像の比較を容易に行な
うことができる。
また、画像の検索をする場合、複数の画像信号を同時
に表示することができるため、作業効率を向上すること
ができるなど優れた効果を有する。
に表示することができるため、作業効率を向上すること
ができるなど優れた効果を有する。
第１図は本発明の一実施例を示すブロック図、第２図は
画像合成表示回路の一表示例を示す説明図である。 ２……表示期間信号発生回路、３……第１のマトリック
ススイッチ、４……優先順位制御回路、５……第２のマ
トリックススイッチ、６……スイッチ。
画像合成表示回路の一表示例を示す説明図である。 ２……表示期間信号発生回路、３……第１のマトリック
ススイッチ、４……優先順位制御回路、５……第２のマ
トリックススイッチ、６……スイッチ。
Claims (1)
- 【請求項１】第１から第ｎまでの画像信号の表示期間を
示す表示期間信号を発生する表示期間信号発生回路と、 この表示期間信号発生回路からの表示期間信号を表示の
優先順位に従って並べ替える第１のマトリックススイッ
チと、 この第１のマトリックススイッチから出力された表示期
間信号の優先順位により、最優先の表示期間信号を出力
する優先順位制御回路と、 この優先順位制御回路から選択された表示期間信号を前
記第１から第ｎまでの各画像データに対応するように並
べ替える第２のマトリックススイッチと、 この第２のマトリックススイッチからの表示期間信号に
より前記第１から第ｎまでの入力された画像信号を出力
するためのスイッチとを備えたことを特徴とする画像合
成表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010787A JPH0812541B2 (ja) | 1989-01-19 | 1989-01-19 | 画像合成表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010787A JPH0812541B2 (ja) | 1989-01-19 | 1989-01-19 | 画像合成表示回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189584A JPH02189584A (ja) | 1990-07-25 |
| JPH0812541B2 true JPH0812541B2 (ja) | 1996-02-07 |
Family
ID=11760047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1010787A Expired - Lifetime JPH0812541B2 (ja) | 1989-01-19 | 1989-01-19 | 画像合成表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812541B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175731A (en) * | 1990-12-11 | 1992-12-29 | International Business Machines Corporation | Arbitration circuit for a multimedia system |
| JP2007017947A (ja) * | 2005-06-06 | 2007-01-25 | Seiko Epson Corp | 電気光学装置、駆動方法および電子機器 |
-
1989
- 1989-01-19 JP JP1010787A patent/JPH0812541B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02189584A (ja) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0812541B2 (ja) | 画像合成表示回路 | |
| JPS6194479A (ja) | 表示装置 | |
| JPS6332392B2 (ja) | ||
| JPH0443589B2 (ja) | ||
| JPS60208797A (ja) | カラ−画像表示装置 | |
| JPS62168280A (ja) | ベクトル描画装置 | |
| JPH0131197B2 (ja) | ||
| JPH0418048Y2 (ja) | ||
| JP2861211B2 (ja) | ディスプレイ装置 | |
| JP2512788B2 (ja) | 画面表示制御装置 | |
| JPH0418049Y2 (ja) | ||
| JP2626232B2 (ja) | 画像マルチ表示方式 | |
| JPH0832874A (ja) | ４画面表示装置 | |
| JP2690745B2 (ja) | 画像処理装置 | |
| JPH05216453A (ja) | ウィンドウ表示制御方法および装置 | |
| JPH0567185A (ja) | 画像表示処理装置 | |
| JPH10268855A (ja) | 画面分割表示装置 | |
| JP2737154B2 (ja) | 画像拡大表示回路 | |
| JPH04252326A (ja) | 複数フレームバッファを有する画像合成表示装置 | |
| JPH0213995A (ja) | 画像処理装置 | |
| JPS61141484A (ja) | 画像表示装置 | |
| JPH04330490A (ja) | 画像表示装置 | |
| JPH01280789A (ja) | テレビジョン画面表示装置 | |
| JPH06243249A (ja) | 表示制御装置 | |
| JPH11134351A (ja) | 電子ブック表示制御装置 |