JPH08125129A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08125129A JPH08125129A JP6262337A JP26233794A JPH08125129A JP H08125129 A JPH08125129 A JP H08125129A JP 6262337 A JP6262337 A JP 6262337A JP 26233794 A JP26233794 A JP 26233794A JP H08125129 A JPH08125129 A JP H08125129A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- deterioration
- semiconductor device
- time
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 LSIのHC劣化を利用した寿命予測機能を
有する半導体装置を提供する。 【構成】 信号遅延パス1,2と、比較手段3と、警報
信号生成手段4とからなる。遅延の経時変化率の異なる
信号遅延パス1,2は寿命予測したいLSIの使用頻度
を代表するような信号によって実使用状態でHC劣化さ
れ、比較手段3は信号遅延パス1,2の劣化による出力
の遅延または位相変化を監視し、その変化量または位相
関係があらかじめ設定したしきい値を越えるとき信号を
出力する。警報信号生成手段はその出力に応じて警報信
号を出力する。その結果、LSIの故障発生前に故障が
近いことがわかり事前に対処可能となる。
有する半導体装置を提供する。 【構成】 信号遅延パス1,2と、比較手段3と、警報
信号生成手段4とからなる。遅延の経時変化率の異なる
信号遅延パス1,2は寿命予測したいLSIの使用頻度
を代表するような信号によって実使用状態でHC劣化さ
れ、比較手段3は信号遅延パス1,2の劣化による出力
の遅延または位相変化を監視し、その変化量または位相
関係があらかじめ設定したしきい値を越えるとき信号を
出力する。警報信号生成手段はその出力に応じて警報信
号を出力する。その結果、LSIの故障発生前に故障が
近いことがわかり事前に対処可能となる。
Description
【0001】
【産業上の利用分野】本発明は、半導体回路特性のHC
現象による経時劣化を利用した寿命予測機能を有する半
導体装置に関するものである。
現象による経時劣化を利用した寿命予測機能を有する半
導体装置に関するものである。
【0002】
【従来の技術】集積回路(以下LSIと略す)には寿命が
あり、ある期間動作した後に故障を起こす。故障の主な
原因としてはホットキャリア(以下HCと略す)現象によ
る回路特性劣化やエレクトロマイグレーション、ストレ
スマイグレーションによる配線断線などが考えられる。
近年のLSIにおいてはデバイスの微細化が急速に進ん
でおり、ますますHC現象などに対する信頼性確保が難
しくなってきている。この課題を解決すべく従来から用
いられてきた技術としては、一定期間の動作を保証すべ
くLSI設計時に適当なマージンを含めて余裕をみた設
計を行う方法が取られてきた。HCによる回路特性劣化
をワーストケースで予測し、設計時に満足しなければな
らない回路の信号伝搬遅延の余裕として考慮するという
ものである。
あり、ある期間動作した後に故障を起こす。故障の主な
原因としてはホットキャリア(以下HCと略す)現象によ
る回路特性劣化やエレクトロマイグレーション、ストレ
スマイグレーションによる配線断線などが考えられる。
近年のLSIにおいてはデバイスの微細化が急速に進ん
でおり、ますますHC現象などに対する信頼性確保が難
しくなってきている。この課題を解決すべく従来から用
いられてきた技術としては、一定期間の動作を保証すべ
くLSI設計時に適当なマージンを含めて余裕をみた設
計を行う方法が取られてきた。HCによる回路特性劣化
をワーストケースで予測し、設計時に満足しなければな
らない回路の信号伝搬遅延の余裕として考慮するという
ものである。
【0003】
【発明が解決しようとする課題】しかし上記の方法で
は、マージンを含めたLSI設計を行っていても、LS
Iが実際に使用される状態すなわち電圧、温度、使用頻
度などが想定時と必ずしも同じではないため、同一設計
されたLSIでも個々の寿命が異なってくる。すなわち
LSIの寿命を精度よく予測することは困難であった。
またこのことから逆に設計時に不要にマージンを大きく
設定しなければならなかった。
は、マージンを含めたLSI設計を行っていても、LS
Iが実際に使用される状態すなわち電圧、温度、使用頻
度などが想定時と必ずしも同じではないため、同一設計
されたLSIでも個々の寿命が異なってくる。すなわち
LSIの寿命を精度よく予測することは困難であった。
またこのことから逆に設計時に不要にマージンを大きく
設定しなければならなかった。
【0004】本発明は上記のような従来技術の実情を鑑
み、HCによる回路特性劣化現象を利用した寿命予測機
能を有する半導体装置を提供することを目的とする。
み、HCによる回路特性劣化現象を利用した寿命予測機
能を有する半導体装置を提供することを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するため
に第1の発明は、異なる遅延の経時変化率を有する複数
の信号遅延パスと、比較手段と、警報信号生成手段とを
有している。信号が前記信号遅延パスにそれぞれ入力さ
れ、前記信号遅延パスの出力は比較手段にそれぞれ入力
され、前記比較手段は前記信号遅延パスの出力の位相関
係に応じた比較結果を出力し、前記比較手段の出力は前
記警報信号生成手段に入力され、前記警報信号生成手段
が前記比較手段の出力に応じた警報信号を出力するもの
である。
に第1の発明は、異なる遅延の経時変化率を有する複数
の信号遅延パスと、比較手段と、警報信号生成手段とを
有している。信号が前記信号遅延パスにそれぞれ入力さ
れ、前記信号遅延パスの出力は比較手段にそれぞれ入力
され、前記比較手段は前記信号遅延パスの出力の位相関
係に応じた比較結果を出力し、前記比較手段の出力は前
記警報信号生成手段に入力され、前記警報信号生成手段
が前記比較手段の出力に応じた警報信号を出力するもの
である。
【0006】第2の発明は、NチャネルMOS(Metal-
Oxide-Semiconductorの略)トランジスタと、劣化時負
荷手段と、劣化量検出時負荷手段とを有している。Nチ
ャネルMOSトランジスタのソース端子は接地され、劣
化時に前記NチャネルMOSトランジスタのドレイン端
子と前記劣化時負荷手段が接続され、劣化時に前記Nチ
ャネルMOSトランジスタのゲート端子と劣化時入力信
号が接続され、劣化量検出時に前記NチャネルMOSト
ランジスタのドレイン端子と前記劣化量検出時負荷手段
が接続され、劣化量検出時に前記NチャネルMOSトラ
ンジスタのゲート端子と劣化量検出時入力信号が接続さ
れ、劣化量は前記NチャネルMOSトランジスタのドレ
イン端子電圧の変化として出力されるものである。
Oxide-Semiconductorの略)トランジスタと、劣化時負
荷手段と、劣化量検出時負荷手段とを有している。Nチ
ャネルMOSトランジスタのソース端子は接地され、劣
化時に前記NチャネルMOSトランジスタのドレイン端
子と前記劣化時負荷手段が接続され、劣化時に前記Nチ
ャネルMOSトランジスタのゲート端子と劣化時入力信
号が接続され、劣化量検出時に前記NチャネルMOSト
ランジスタのドレイン端子と前記劣化量検出時負荷手段
が接続され、劣化量検出時に前記NチャネルMOSトラ
ンジスタのゲート端子と劣化量検出時入力信号が接続さ
れ、劣化量は前記NチャネルMOSトランジスタのドレ
イン端子電圧の変化として出力されるものである。
【0007】第3の発明は、少なくともA/Dコンバー
タと、第2の発明の半導体装置とを有している。これら
のA/Dコンバータと前記第2の発明の半導体装置とは
一つの半導体基板上に形成される。第2の発明の半導体
装置の出力は前記A/Dコンバータのアナログ入力に入
力され、前記A/Dコンバータからデジタル出力が得ら
れるものである。
タと、第2の発明の半導体装置とを有している。これら
のA/Dコンバータと前記第2の発明の半導体装置とは
一つの半導体基板上に形成される。第2の発明の半導体
装置の出力は前記A/Dコンバータのアナログ入力に入
力され、前記A/Dコンバータからデジタル出力が得ら
れるものである。
【0008】第4の発明は、第1の発明の半導体装置と
少なくとも一つの半導体集積回路とが共通バスに接続さ
れているシステムになっている。第1の発明の半導体装
置には前記半導体集積回路の動作信号が共通バスを介し
て入力され、前記動作信号は前記第1の発明の半導体装
置の信号遅延パスの入力となるものである。
少なくとも一つの半導体集積回路とが共通バスに接続さ
れているシステムになっている。第1の発明の半導体装
置には前記半導体集積回路の動作信号が共通バスを介し
て入力され、前記動作信号は前記第1の発明の半導体装
置の信号遅延パスの入力となるものである。
【0009】
【作用】本発明によれば、LSIが実際に使用される状
態すなわち電圧、温度、使用頻度などを反映して信号遅
延パスが動作しHC劣化を起こす。HC劣化を起こすと
累積動作時間の増加とともに信号遅延パスの遅延値が変
化していく(例えば増加する)。そこでその遅延値の変
化または波形の位相の変化をとらえ、その変化量が一定
量を越えたところで警報信号を出力することによって実
際に故障が生じる前にLSIの寿命を知ることが可能と
なる。また、NチャネルMOSトランジスタを用いた場
合でも同様に、HC劣化によるトランジスタの電流駆動
能力の変化を電圧変化に変換して前者と同様にLSI寿
命をとらえるものである。
態すなわち電圧、温度、使用頻度などを反映して信号遅
延パスが動作しHC劣化を起こす。HC劣化を起こすと
累積動作時間の増加とともに信号遅延パスの遅延値が変
化していく(例えば増加する)。そこでその遅延値の変
化または波形の位相の変化をとらえ、その変化量が一定
量を越えたところで警報信号を出力することによって実
際に故障が生じる前にLSIの寿命を知ることが可能と
なる。また、NチャネルMOSトランジスタを用いた場
合でも同様に、HC劣化によるトランジスタの電流駆動
能力の変化を電圧変化に変換して前者と同様にLSI寿
命をとらえるものである。
【0010】本発明により、個々のLSIの使用状態に
よる寿命の差を設計時にマージンとして考慮する必要を
なくすことが可能になる。
よる寿命の差を設計時にマージンとして考慮する必要を
なくすことが可能になる。
【0011】
(実施例1)以下、本発明の第1の実施例を図面を参照
しながら説明する。
しながら説明する。
【0012】図1は本実施例を示すブロック図である。
図1に示すように本実施例は、2つの信号遅延パス1,
2と比較手段3と警報信号生成手段4とからなる。ここ
で、2つの信号遅延パスは遅延の経時変化率がそれぞれ
異なるように設定されている。
図1に示すように本実施例は、2つの信号遅延パス1,
2と比較手段3と警報信号生成手段4とからなる。ここ
で、2つの信号遅延パスは遅延の経時変化率がそれぞれ
異なるように設定されている。
【0013】まず各構成要素間の信号の流れを説明す
る。信号遅延パス1は信号Aが入力され信号Cを出力す
る。信号遅延パス2は信号Bが入力され信号Dを出力す
る。比較手段3は信号Cと信号Dが入力され信号Eを出
力する。警報信号生成手段4は信号Eが入力され信号F
を出力する。
る。信号遅延パス1は信号Aが入力され信号Cを出力す
る。信号遅延パス2は信号Bが入力され信号Dを出力す
る。比較手段3は信号Cと信号Dが入力され信号Eを出
力する。警報信号生成手段4は信号Eが入力され信号F
を出力する。
【0014】次に動作を詳細に説明する。信号A,Bに
は例えばLSIのクロック信号などの寿命を予測したい
LSIの使用頻度を代表するような信号を用いる。信号
A,Bが印加されている時間が経過するにつれて信号遅
延パス1,2にHC現象による回路特性の劣化が生じて
くる。その結果、信号遅延パスの遅延値が変化してく
る。この様子を図2に示す。ここで、t10は信号遅延
パス1の初期遅延、t20は信号遅延パス2の初期遅延
であり、t10>t20の関係になっている。図2によ
うに累積動作時間に対する信号遅延パスの遅延の経時変
化率すなわち直線の傾きは異なっており、ここでは経時
変化率は信号遅延パス2の方が信号遅延パス1より大き
くなるように設定している。回路遅延の経時変化率を求
める方法としては、例えばテスト回路を製造し、HC劣
化特性を評価してその結果を利用する方法や、信頼性シ
ミュレータを利用する方法などがある。
は例えばLSIのクロック信号などの寿命を予測したい
LSIの使用頻度を代表するような信号を用いる。信号
A,Bが印加されている時間が経過するにつれて信号遅
延パス1,2にHC現象による回路特性の劣化が生じて
くる。その結果、信号遅延パスの遅延値が変化してく
る。この様子を図2に示す。ここで、t10は信号遅延
パス1の初期遅延、t20は信号遅延パス2の初期遅延
であり、t10>t20の関係になっている。図2によ
うに累積動作時間に対する信号遅延パスの遅延の経時変
化率すなわち直線の傾きは異なっており、ここでは経時
変化率は信号遅延パス2の方が信号遅延パス1より大き
くなるように設定している。回路遅延の経時変化率を求
める方法としては、例えばテスト回路を製造し、HC劣
化特性を評価してその結果を利用する方法や、信頼性シ
ミュレータを利用する方法などがある。
【0015】信頼性シミュレータとしては例えば、アイ
・イー・イー・イー・トランザクションズ・オン・コン
ピュータ・エイデッド・デザイン・オブ・インテグレー
テッド・サーキッツ・アンド・システムズ(1993年)第15
24頁から第1534頁(IEEE Transactions on Computer-Ai
ded Dedign of Integrated Circuits and Systems(199
3) P.1524-1534)に記載されたものがある。
・イー・イー・イー・トランザクションズ・オン・コン
ピュータ・エイデッド・デザイン・オブ・インテグレー
テッド・サーキッツ・アンド・システムズ(1993年)第15
24頁から第1534頁(IEEE Transactions on Computer-Ai
ded Dedign of Integrated Circuits and Systems(199
3) P.1524-1534)に記載されたものがある。
【0016】回路遅延の経時変化率を調整して信号遅延
パスを設計する方法としては、信号遅延パスを構成する
MOSトランジスタのゲート長を変化させて調整する方
法などがある。累積動作時間が増加すると両信号遅延パ
スの遅延は増加し、ある時点Yで遅延が等しくなり、さ
らに時間が経つと遅延の大小関係が逆転する。比較手段
3は両信号遅延パスの遅延値の変化すなわち波形の位相
の変化をとらえて比較し、位相関係が逆転するときに出
力Eを変化させる。その結果、警報信号生成手段4が信
号Fを警報信号として出力する。
パスを設計する方法としては、信号遅延パスを構成する
MOSトランジスタのゲート長を変化させて調整する方
法などがある。累積動作時間が増加すると両信号遅延パ
スの遅延は増加し、ある時点Yで遅延が等しくなり、さ
らに時間が経つと遅延の大小関係が逆転する。比較手段
3は両信号遅延パスの遅延値の変化すなわち波形の位相
の変化をとらえて比較し、位相関係が逆転するときに出
力Eを変化させる。その結果、警報信号生成手段4が信
号Fを警報信号として出力する。
【0017】このように本実施例の半導体装置では、位
相が逆転する時点YをあらかじめLSIの寿命より若干
短い時間に設定しておけば、個々のLSIをほぼ実使用
状態での寿命に近い時点まで使用でき、かつLSIに故
障の起こる以前に警報信号によってLSIの劣化状況を
把握することができる。
相が逆転する時点YをあらかじめLSIの寿命より若干
短い時間に設定しておけば、個々のLSIをほぼ実使用
状態での寿命に近い時点まで使用でき、かつLSIに故
障の起こる以前に警報信号によってLSIの劣化状況を
把握することができる。
【0018】なお、本実施例では図2に示すように信号
遅延パスの初期遅延が異なる方法をとったが、図3に示
すように両信号遅延パスで初期遅延を同じにする方法で
もよい。ここで、t30は両信号遅延パスの初期遅延で
ある。累積動作時間が増加すると両信号遅延パスの遅延
は増加する。そこで比較手段3で両信号遅延パスの遅延
差が一定値を越える時点を検出するようにしておけば、
例えばある時点Zで比較手段3の出力Eを変化させるこ
とが可能になる。
遅延パスの初期遅延が異なる方法をとったが、図3に示
すように両信号遅延パスで初期遅延を同じにする方法で
もよい。ここで、t30は両信号遅延パスの初期遅延で
ある。累積動作時間が増加すると両信号遅延パスの遅延
は増加する。そこで比較手段3で両信号遅延パスの遅延
差が一定値を越える時点を検出するようにしておけば、
例えばある時点Zで比較手段3の出力Eを変化させるこ
とが可能になる。
【0019】ここで、図1においては信号Aと信号Bは
別の信号を用いているが、同一信号を用いてもよい。ま
た、信号遅延パスには単純なゲートチェーンやクリティ
カルパスなどを用いてもよい。さらに、図2,図3では
累積動作時間と信号遅延パスの遅延とが直線関係の場合
を示したが、これが曲線関係の場合でもよい。
別の信号を用いているが、同一信号を用いてもよい。ま
た、信号遅延パスには単純なゲートチェーンやクリティ
カルパスなどを用いてもよい。さらに、図2,図3では
累積動作時間と信号遅延パスの遅延とが直線関係の場合
を示したが、これが曲線関係の場合でもよい。
【0020】(実施例2)以下、本発明の第2の実施例
を図面を参照しながら説明する。
を図面を参照しながら説明する。
【0021】図4は本実施例を示す回路例である。図4
に示すように本実施例は、NチャネルMOSトランジス
タ5と劣化時負荷手段10と劣化量検出時負荷手段11
とスイッチ6,7,8,9とからなる。NチャネルMO
Sトランジスタ5のソース端子Lは接地され、ゲート端
子Jはスイッチ6,7を介して信号G,Hと接続され、
ドレイン端子Kはスイッチ8を介して劣化時負荷手段1
0に接続されるとともに、スイッチ9を介して劣化量検
出時負荷手段11に接続される。また、劣化時負荷手段
10のスイッチ8と接続されていない側の端子は電源
に、劣化量検出時負荷手段11のスイッチ9と接続され
ていない側の端子は電源に接続される。
に示すように本実施例は、NチャネルMOSトランジス
タ5と劣化時負荷手段10と劣化量検出時負荷手段11
とスイッチ6,7,8,9とからなる。NチャネルMO
Sトランジスタ5のソース端子Lは接地され、ゲート端
子Jはスイッチ6,7を介して信号G,Hと接続され、
ドレイン端子Kはスイッチ8を介して劣化時負荷手段1
0に接続されるとともに、スイッチ9を介して劣化量検
出時負荷手段11に接続される。また、劣化時負荷手段
10のスイッチ8と接続されていない側の端子は電源
に、劣化量検出時負荷手段11のスイッチ9と接続され
ていない側の端子は電源に接続される。
【0022】次に動作を詳細に説明する。動作には2つ
のモードがある。一方はNチャネルMOSトランジスタ
を劣化させるモード、もう一方はその劣化量を検出する
モードである。
のモードがある。一方はNチャネルMOSトランジスタ
を劣化させるモード、もう一方はその劣化量を検出する
モードである。
【0023】劣化時モードの動作を説明する。信号Gに
は例えばLSIのクロック信号などの寿命を予測したい
LSIの使用頻度を代表するような信号を用いる。スイ
ッチ6,8をONさせ、スイッチ7,9をOFFさせ、
劣化時用信号GをNチャネルMOSトランジスタ5のゲ
ート端子Jに入力し、劣化時負荷手段10をNチャネル
MOSトランジスタ5のドレイン端子に接続する。信号
Gが印加されている時間が経過するにつれてNチャネル
MOSトランジスタ5にHC現象による回路特性の劣化
が現われてくる。その結果、NチャネルMOSトランジ
スタ5の電流値が変化してくる。この様子を図5に示
す。ここで、VDSはNチャネルMOSトランジスタ5
に印加されるソース・ドレイン間電圧、IDSはNチャ
ネルMOSトランジスタ5にあるゲート電圧をゲート端
子Jに印加したときのドレイン電流を表す。図5の曲線
はHC現象による劣化前と、ある時間が経過したあとの
劣化後の特性を表している。図5に示すように劣化後は
劣化前に比べて電流値が減少する。
は例えばLSIのクロック信号などの寿命を予測したい
LSIの使用頻度を代表するような信号を用いる。スイ
ッチ6,8をONさせ、スイッチ7,9をOFFさせ、
劣化時用信号GをNチャネルMOSトランジスタ5のゲ
ート端子Jに入力し、劣化時負荷手段10をNチャネル
MOSトランジスタ5のドレイン端子に接続する。信号
Gが印加されている時間が経過するにつれてNチャネル
MOSトランジスタ5にHC現象による回路特性の劣化
が現われてくる。その結果、NチャネルMOSトランジ
スタ5の電流値が変化してくる。この様子を図5に示
す。ここで、VDSはNチャネルMOSトランジスタ5
に印加されるソース・ドレイン間電圧、IDSはNチャ
ネルMOSトランジスタ5にあるゲート電圧をゲート端
子Jに印加したときのドレイン電流を表す。図5の曲線
はHC現象による劣化前と、ある時間が経過したあとの
劣化後の特性を表している。図5に示すように劣化後は
劣化前に比べて電流値が減少する。
【0024】劣化量検出時モードの動作を説明する。ス
イッチ6,8をOFFさせ、スイッチ7,9をONさ
せ、劣化量検出時用信号HをNチャネルMOSトランジ
スタ5のゲート端子Jに入力し、劣化量検出時負荷手段
11をNチャネルMOSトランジスタ5のドレイン端子
に接続する。図5で説明したように劣化後は劣化前に比
べてNチャネルMOSトランジスタ5の電流値は減少す
るため、この変化が劣化量検出時負荷手段11を介して
ドレイン電圧の変化に変換されてドレイン端子Kに出力
される。
イッチ6,8をOFFさせ、スイッチ7,9をONさ
せ、劣化量検出時用信号HをNチャネルMOSトランジ
スタ5のゲート端子Jに入力し、劣化量検出時負荷手段
11をNチャネルMOSトランジスタ5のドレイン端子
に接続する。図5で説明したように劣化後は劣化前に比
べてNチャネルMOSトランジスタ5の電流値は減少す
るため、この変化が劣化量検出時負荷手段11を介して
ドレイン電圧の変化に変換されてドレイン端子Kに出力
される。
【0025】図6に劣化時と劣化量検出時の一部の信号
の様子を示す。NチャネルMOSトランジスタ5のゲー
ト端子Jに印加される信号G,Hが劣化時か劣化量検出
時かに応じてスイッチ6,7で切り替えられている。
の様子を示す。NチャネルMOSトランジスタ5のゲー
ト端子Jに印加される信号G,Hが劣化時か劣化量検出
時かに応じてスイッチ6,7で切り替えられている。
【0026】このように本実施例の半導体装置では、ド
レイン電圧の変化量をあらかじめLSIの寿命より若干
短い時間の劣化による変化量に設定しておけば、個々の
LSIをほぼ実使用状態での寿命に近い時点まで使用で
き、かつLSIに故障の起こる以前に警報信号によって
LSIの劣化状況を把握することができる。
レイン電圧の変化量をあらかじめLSIの寿命より若干
短い時間の劣化による変化量に設定しておけば、個々の
LSIをほぼ実使用状態での寿命に近い時点まで使用で
き、かつLSIに故障の起こる以前に警報信号によって
LSIの劣化状況を把握することができる。
【0027】なお、本実施例では図4においては信号G
と信号Hは別の信号を用いているが、同一信号を用いた
方式でもよい。また、負荷手段には抵抗素子やPチャネ
ルMOSトランジスタなどを用いてもよい。さらに、本
実施例ではNチャネルMOSトランジスタ5のソース端
子は接地したが、そのときのソース端子の電位は任意に
選んでよい。負荷手段10,11は電源にプルアップ接
続しているが、そのときの電源電位は任意に選んでよ
い。
と信号Hは別の信号を用いているが、同一信号を用いた
方式でもよい。また、負荷手段には抵抗素子やPチャネ
ルMOSトランジスタなどを用いてもよい。さらに、本
実施例ではNチャネルMOSトランジスタ5のソース端
子は接地したが、そのときのソース端子の電位は任意に
選んでよい。負荷手段10,11は電源にプルアップ接
続しているが、そのときの電源電位は任意に選んでよ
い。
【0028】(実施例3)以下、本発明の第3の実施例
を図面を参照しながら説明する。
を図面を参照しながら説明する。
【0029】図7は本実施例を示す回路例である。図7
に示すように本実施例は、アナログ信号をデジタル信号
に変換するA/Dコンバータ32と本発明第2の実施例
で示した半導体装置31とからなり、これらが同じ半導
体基板30上に形成されている。
に示すように本実施例は、アナログ信号をデジタル信号
に変換するA/Dコンバータ32と本発明第2の実施例
で示した半導体装置31とからなり、これらが同じ半導
体基板30上に形成されている。
【0030】半導体装置31は信号G,Hを入力とし信
号Kを出力する。A/Dコンバータ32は信号Kを入力
し信号Mを出力する。半導体装置31の動作は第2の実
施例で説明してあるため省略する。劣化量検出時に信号
Kの電圧変化として劣化量が出力され、それをアナログ
信号としてA/Dコンバータ32に入力され、デジタル
信号に変換されて適当なビット数のデジタル信号Mが出
力される。
号Kを出力する。A/Dコンバータ32は信号Kを入力
し信号Mを出力する。半導体装置31の動作は第2の実
施例で説明してあるため省略する。劣化量検出時に信号
Kの電圧変化として劣化量が出力され、それをアナログ
信号としてA/Dコンバータ32に入力され、デジタル
信号に変換されて適当なビット数のデジタル信号Mが出
力される。
【0031】このように本実施例の半導体装置では、半
導体装置31の出力Kの劣化による電圧変化がデジタル
信号Mとして出力される。例えば信号Mが4ビットの場
合、”0000”を劣化前の初期状態すなわち信号Kの
劣化量検出時の初期値に対応させ、”1111”を最大
に劣化した状態すなわち信号Kの劣化量検出時の最大劣
化値に対応させ、信号Kが初期値と最大劣化値との間の
電圧をとる場合は二進数”0000”から”1111”
の間をリニアに割りあてればよい。しきい値をあらかじ
めLSIの寿命より若干少ない時間の劣化による変化量
に対応したデジタル値に設定して監視しておけば、個々
のLSIをほぼ実使用状態での寿命に近い時点まで使用
でき、かつLSIに故障の起こる以前に警報信号によっ
てLSIの劣化状況を把握することができる。
導体装置31の出力Kの劣化による電圧変化がデジタル
信号Mとして出力される。例えば信号Mが4ビットの場
合、”0000”を劣化前の初期状態すなわち信号Kの
劣化量検出時の初期値に対応させ、”1111”を最大
に劣化した状態すなわち信号Kの劣化量検出時の最大劣
化値に対応させ、信号Kが初期値と最大劣化値との間の
電圧をとる場合は二進数”0000”から”1111”
の間をリニアに割りあてればよい。しきい値をあらかじ
めLSIの寿命より若干少ない時間の劣化による変化量
に対応したデジタル値に設定して監視しておけば、個々
のLSIをほぼ実使用状態での寿命に近い時点まで使用
でき、かつLSIに故障の起こる以前に警報信号によっ
てLSIの劣化状況を把握することができる。
【0032】(実施例4)以下、本発明の第4の実施例
を図面を参照しながら説明する。
を図面を参照しながら説明する。
【0033】図8は本実施例を示す回路例である。図8
に示すように本実施例は、共通バス16と、信号遅延パ
ス1,2,41と比較手段3と警報信号生成手段4とか
らなる第1の実施例と同様の半導体装置40を内蔵する
半導体装置13と、半導体装置13に内蔵される処理装
置12と、共通信号17と、動作信号22,23,24
と、半導体装置14,15とからなるシステムである。
に示すように本実施例は、共通バス16と、信号遅延パ
ス1,2,41と比較手段3と警報信号生成手段4とか
らなる第1の実施例と同様の半導体装置40を内蔵する
半導体装置13と、半導体装置13に内蔵される処理装
置12と、共通信号17と、動作信号22,23,24
と、半導体装置14,15とからなるシステムである。
【0034】本実施例のシステムは、複数のLSIから
なるシステムの中の一のLSIに第1の実施例の半導体
装置を内蔵させ、それに各LSIから各々のLSIの使
用頻度を代表するような信号を入力する。これにより第
1の実施例の半導体装置を内蔵したLSIでシステム内
全てのLSIの実動作に応じたHC劣化状況を把握し
て、システム内のLSIの中で劣化が進み劣化量のしき
い値を越えるものが現われた場合警報信号を発して、そ
れを処理するというものである。
なるシステムの中の一のLSIに第1の実施例の半導体
装置を内蔵させ、それに各LSIから各々のLSIの使
用頻度を代表するような信号を入力する。これにより第
1の実施例の半導体装置を内蔵したLSIでシステム内
全てのLSIの実動作に応じたHC劣化状況を把握し
て、システム内のLSIの中で劣化が進み劣化量のしき
い値を越えるものが現われた場合警報信号を発して、そ
れを処理するというものである。
【0035】まず各構成要素間の信号の流れを説明す
る。半導体装置14の共通信号17は共通バス16に接
続され、動作信号23が共通バス16に出力される。半
導体装置15の共通信号17は共通バス16に接続さ
れ、動作信号24が共通バス16に出力される。半導体
装置13の共通信号17は共通バス16に接続され、動
作信号23,24が共通バス16から入力される。さら
に半導体装置13に入力された動作信号23,24は半
導体装置40の信号遅延パス1,2にそれぞれ入力され
る。半導体装置13に接続された共通信号17は処理装
置12に接続され、半導体装置40の警報信号生成手段
4の出力は処理装置12に入力される。信号遅延パス4
1には半導体装置13の中から適当な動作信号22を選
んで入力する。
る。半導体装置14の共通信号17は共通バス16に接
続され、動作信号23が共通バス16に出力される。半
導体装置15の共通信号17は共通バス16に接続さ
れ、動作信号24が共通バス16に出力される。半導体
装置13の共通信号17は共通バス16に接続され、動
作信号23,24が共通バス16から入力される。さら
に半導体装置13に入力された動作信号23,24は半
導体装置40の信号遅延パス1,2にそれぞれ入力され
る。半導体装置13に接続された共通信号17は処理装
置12に接続され、半導体装置40の警報信号生成手段
4の出力は処理装置12に入力される。信号遅延パス4
1には半導体装置13の中から適当な動作信号22を選
んで入力する。
【0036】次に動作を説明する。半導体装置13,1
4,15は共通バス16に接続されてシステムを構成し
動作する。動作信号23,24としては例えばクロック
信号と各LSIのチップセレクト信号との論理積の信号
などを用いる。信号遅延パス1には半導体装置14の動
作に応じたHC現象による回路特性の劣化が生じ、信号
遅延パス2には半導体装置15の動作に応じたHC現象
による回路特性の劣化が生じ、信号遅延パス41には半
導体装置13の動作に応じたHC現象による回路特性の
劣化が生じる。比較手段3は各信号遅延パスの遅延値の
変化をとらえて比較しその結果を出力する。警報信号生
成手段4は比較手段3の出力を入力として受け、警報信
号を出力する。処理装置12は警報信号を受け、処理す
る。
4,15は共通バス16に接続されてシステムを構成し
動作する。動作信号23,24としては例えばクロック
信号と各LSIのチップセレクト信号との論理積の信号
などを用いる。信号遅延パス1には半導体装置14の動
作に応じたHC現象による回路特性の劣化が生じ、信号
遅延パス2には半導体装置15の動作に応じたHC現象
による回路特性の劣化が生じ、信号遅延パス41には半
導体装置13の動作に応じたHC現象による回路特性の
劣化が生じる。比較手段3は各信号遅延パスの遅延値の
変化をとらえて比較しその結果を出力する。警報信号生
成手段4は比較手段3の出力を入力として受け、警報信
号を出力する。処理装置12は警報信号を受け、処理す
る。
【0037】このように本実施例の半導体装置では、シ
ステム内の一つのLSIで全LSIの実動作状態に基づ
くHC劣化状況を把握しておき、LSIの劣化が進んだ
場合には警報信号が発せられ、それを適切に処理するこ
とによってシステムに故障の起こる以前に対処すること
ができるようになる。
ステム内の一つのLSIで全LSIの実動作状態に基づ
くHC劣化状況を把握しておき、LSIの劣化が進んだ
場合には警報信号が発せられ、それを適切に処理するこ
とによってシステムに故障の起こる以前に対処すること
ができるようになる。
【0038】なお、本実施例では図8に示すように動作
信号23,24を共通信号17とは別に設ける方式であ
ったが、共通信号の中の一部の信号を動作信号として用
いてもよい。その場合、信号数を削減できる。また、本
実施例では図8に示すように第1の実施例の半導体装置
を含むLSIがシステム内に一つだけある場合の方式で
あったが、システム内に複数設けてもよい。その場合シ
ステムの複雑度に応じて第1の実施例の半導体装置を含
むLSIを設計しなおさずに、追加で第1の実施例の半
導体装置を含むLSIを増設するだけでよくなる。
信号23,24を共通信号17とは別に設ける方式であ
ったが、共通信号の中の一部の信号を動作信号として用
いてもよい。その場合、信号数を削減できる。また、本
実施例では図8に示すように第1の実施例の半導体装置
を含むLSIがシステム内に一つだけある場合の方式で
あったが、システム内に複数設けてもよい。その場合シ
ステムの複雑度に応じて第1の実施例の半導体装置を含
むLSIを設計しなおさずに、追加で第1の実施例の半
導体装置を含むLSIを増設するだけでよくなる。
【0039】さらに、本実施例では半導体装置40を半
導体装置13に内蔵させる方式であったが、半導体装置
40のみを単独のLSIとする方式でもよい。
導体装置13に内蔵させる方式であったが、半導体装置
40のみを単独のLSIとする方式でもよい。
【0040】
【発明の効果】第1の発明の半導体装置によれば、信号
遅延パスがそれを搭載した個々のLSIが実際に使用さ
れる状態でHC劣化をおこして回路特性の変化を累積し
ていき、その変化がしきい値を越えると警報を発するの
で、しきい値を適切に選ぶことによってLSIが故障を
起こす前に故障発生が近いことを知ることが可能とな
り、システムダウンなどの重大な事態を回避できるよう
になる。また個々のLSIの使用状態による寿命の差も
考慮でき、従来のように設計時に過度に信頼性マージン
を含めた設計をせずにすむようになるため、LSIの高
性能化も同時に実現可能となる。
遅延パスがそれを搭載した個々のLSIが実際に使用さ
れる状態でHC劣化をおこして回路特性の変化を累積し
ていき、その変化がしきい値を越えると警報を発するの
で、しきい値を適切に選ぶことによってLSIが故障を
起こす前に故障発生が近いことを知ることが可能とな
り、システムダウンなどの重大な事態を回避できるよう
になる。また個々のLSIの使用状態による寿命の差も
考慮でき、従来のように設計時に過度に信頼性マージン
を含めた設計をせずにすむようになるため、LSIの高
性能化も同時に実現可能となる。
【0041】第2の発明の半導体装置によれば、Nチャ
ネルMOSトランジスタがそれを搭載した個々のLSI
が実際に使用される状態でHC劣化をおこして回路特性
の変化を出力する。この出力を監視しておくことによっ
てLSIが故障を起こす前に故障発生が近いことを知る
ことが可能となり、システムダウンなどの重大な事態を
回避できるようになる。また個々のLSIの使用状態に
よる寿命の差も考慮でき、従来のように設計時に過度に
信頼性マージンを含めた設計をせずにすむようになるた
め、LSIの高性能化も同時に実現可能となる。
ネルMOSトランジスタがそれを搭載した個々のLSI
が実際に使用される状態でHC劣化をおこして回路特性
の変化を出力する。この出力を監視しておくことによっ
てLSIが故障を起こす前に故障発生が近いことを知る
ことが可能となり、システムダウンなどの重大な事態を
回避できるようになる。また個々のLSIの使用状態に
よる寿命の差も考慮でき、従来のように設計時に過度に
信頼性マージンを含めた設計をせずにすむようになるた
め、LSIの高性能化も同時に実現可能となる。
【0042】第3の発明の半導体装置によれば、A/D
コンバータによってデジタル出力が得られるためデジタ
ル信号処理LSIへの搭載が容易に行えるようになる。
コンバータによってデジタル出力が得られるためデジタ
ル信号処理LSIへの搭載が容易に行えるようになる。
【0043】第4の発明の半導体装置によれば、システ
ム内の特定のLSIで全LSIの実動作状態に基づくH
C劣化状況を把握しておき、LSIの劣化が進んだ場合
には警報信号が発せられ、それを適切に処理することに
よってシステムに故障の起こる以前に対処することがで
きるため、システムダウンなどの重大な事態を回避でき
るようになる。またシステムを構成する個々のLSIの
使用状態による寿命の差も考慮でき、従来のように設計
時に過度に信頼性マージンを含めた設計をせずにすむよ
うになるため、各LSIの高性能化も同時に実現可能と
なる。
ム内の特定のLSIで全LSIの実動作状態に基づくH
C劣化状況を把握しておき、LSIの劣化が進んだ場合
には警報信号が発せられ、それを適切に処理することに
よってシステムに故障の起こる以前に対処することがで
きるため、システムダウンなどの重大な事態を回避でき
るようになる。またシステムを構成する個々のLSIの
使用状態による寿命の差も考慮でき、従来のように設計
時に過度に信頼性マージンを含めた設計をせずにすむよ
うになるため、各LSIの高性能化も同時に実現可能と
なる。
【図1】本発明の第1の実施例における回路構成を示す
ブロック図
ブロック図
【図2】同実施例における累積動作時間と信号遅延パス
の遅延との間の関係図
の遅延との間の関係図
【図3】同実施例における累積動作時間と信号遅延パス
の遅延との間の関係図
の遅延との間の関係図
【図4】本発明の第2の実施例における回路図
【図5】同実施例におけるMOSトランジスタ特性説明
図
図
【図6】同実施例における各部の信号図
【図7】本発明の第3の実施例における回路構成を示す
ブロック図
ブロック図
【図8】本発明の第4の実施例における回路構成を示す
ブロック図
ブロック図
1,2,41 信号遅延パス 3 比較手段 4 警報信号生成手段 5 NチャネルMOSトランジスタ 6,7,8,9 スイッチ 10 劣化時負荷手段 11 劣化量検出時負荷手段 12 処理装置 13,14,15,31,40 半導体装置 16 共通バス 17 共通信号 22,23,24 動作信号 30 半導体基板 32 A/Dコンバータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G01R 31/28 H01L 21/66 F 7735−4M
Claims (4)
- 【請求項1】異なる遅延の経時変化率を有する複数の信
号遅延パスと、比較手段と、警報信号生成手段とを有
し、 信号が前記信号遅延パスにそれぞれ入力され、前記信号
遅延パスの出力は比較手段にそれぞれ入力され、前記比
較手段は前記信号遅延パスの出力の位相関係に応じた比
較結果を出力し、前記比較手段の出力は前記警報信号生
成手段に入力され、前記警報信号生成手段が前記比較手
段の出力に応じた警報信号を出力することを特徴とする
半導体装置。 - 【請求項2】NチャネルMOSトランジスタと、劣化時
負荷手段と、劣化量検出時負荷手段とを有し、 前記NチャネルMOSトランジスタのソース端子は接地
され、劣化時に前記NチャネルMOSトランジスタのド
レイン端子と前記劣化時負荷手段が接続され、劣化時に
前記NチャネルMOSトランジスタのゲート端子と劣化
時入力信号が接続され、劣化量検出時に前記Nチャネル
MOSトランジスタのドレイン端子と前記劣化量検出時
負荷手段が接続され、劣化量検出時に前記NチャネルM
OSトランジスタのゲート端子と劣化量検出時入力信号
が接続され、劣化量は前記NチャネルMOSトランジス
タのドレイン端子電圧の変化として出力されることを特
徴とする半導体装置。 - 【請求項3】少なくともA/Dコンバータと、請求項2
記載の半導体装置とを有し、前記A/Dコンバータと、
前記半導体装置とが一つの半導体基板上に形成され、前
記半導体装置の出力は前記A/Dコンバータのアナログ
入力に入力され、前記A/Dコンバータからデジタル出
力が得られることを特徴とする半導体装置。 - 【請求項4】請求項1記載の半導体装置と少なくとも一
つの半導体集積回路とが共通バスに接続されているシス
テムにおいて、前記半導体装置には前記半導体集積回路
の動作信号が共通バスを介して入力され、前記動作信号
は前記半導体装置の信号遅延パスの入力となることを特
徴とするシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6262337A JPH08125129A (ja) | 1994-10-26 | 1994-10-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6262337A JPH08125129A (ja) | 1994-10-26 | 1994-10-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08125129A true JPH08125129A (ja) | 1996-05-17 |
Family
ID=17374362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6262337A Pending JPH08125129A (ja) | 1994-10-26 | 1994-10-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08125129A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001259208A (ja) * | 2000-03-16 | 2001-09-25 | Takeya Co Ltd | 遊技機の保安装置 |
JP2011040725A (ja) * | 2009-07-23 | 2011-02-24 | Internatl Business Mach Corp <Ibm> | 集積回路の信頼性を評価するための方法及びシステム |
JP2011047733A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | 劣化検出回路、劣化検出システム及び劣化検出方法 |
WO2011122365A1 (ja) * | 2010-03-29 | 2011-10-06 | 日本電気株式会社 | 半導体集積回路の経年劣化診断回路および経年劣化診断方法 |
JP2012149981A (ja) * | 2011-01-19 | 2012-08-09 | Nec Corp | スイッチング素子の劣化診断回路及びその動作方法 |
JP2014077697A (ja) * | 2012-10-10 | 2014-05-01 | Tokyo Metropolitan Univ | 検査装置および検査方法 |
JP2019086286A (ja) * | 2017-11-01 | 2019-06-06 | ローム株式会社 | 半導体集積回路及びその経年劣化判定方法 |
-
1994
- 1994-10-26 JP JP6262337A patent/JPH08125129A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001259208A (ja) * | 2000-03-16 | 2001-09-25 | Takeya Co Ltd | 遊技機の保安装置 |
JP2011040725A (ja) * | 2009-07-23 | 2011-02-24 | Internatl Business Mach Corp <Ibm> | 集積回路の信頼性を評価するための方法及びシステム |
JP2011047733A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | 劣化検出回路、劣化検出システム及び劣化検出方法 |
WO2011122365A1 (ja) * | 2010-03-29 | 2011-10-06 | 日本電気株式会社 | 半導体集積回路の経年劣化診断回路および経年劣化診断方法 |
JP2012149981A (ja) * | 2011-01-19 | 2012-08-09 | Nec Corp | スイッチング素子の劣化診断回路及びその動作方法 |
JP2014077697A (ja) * | 2012-10-10 | 2014-05-01 | Tokyo Metropolitan Univ | 検査装置および検査方法 |
JP2019086286A (ja) * | 2017-11-01 | 2019-06-06 | ローム株式会社 | 半導体集積回路及びその経年劣化判定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11841395B2 (en) | Integrated circuit margin measurement and failure prediction device | |
US5293082A (en) | Output driver for reducing transient noise in integrated circuits | |
US8499230B2 (en) | Critical path monitor for an integrated circuit and method of operation thereof | |
US7710141B2 (en) | Method and apparatus for dynamic characterization of reliability wearout mechanisms | |
US7598761B2 (en) | Semiconductor integrated circuit having a degradation notice signal generation circuit | |
US20110307752A1 (en) | Semiconductor device, and design method, design tool, and fault detection method of semiconductor device | |
US6806726B2 (en) | Semiconductor integrated circuit | |
JPH08125129A (ja) | 半導体装置 | |
US5533197A (en) | Method to assess electromigration and hot electron reliability for microprocessors | |
JP4477388B2 (ja) | 集積回路装置及びその評価方法 | |
JP2885122B2 (ja) | 半導体集積回路装置及びテスト方法 | |
JPH08139279A (ja) | 半導体装置 | |
Choi et al. | Wear-out simulation environment for VLSI designs | |
Chatterjee et al. | A DFT technique for low frequency delay fault testing in high performance digital circuits | |
Lee et al. | Analysis of time dependent dielectric breakdown in nanoscale CMOS circuits | |
Stratakos et al. | Aging Evaluation and Mitigation Techniques Targeting FPGA Devices | |
US5671148A (en) | Apparatus and method for checking logic circuit | |
US6570409B2 (en) | Current steering logic circuits | |
Deb et al. | Overview of Health Monitoring Techniques for Reliability. | |
US5929675A (en) | Power applying circuit with initial reset pulse for semiconductor memory | |
JP3643044B2 (ja) | Lsiの経時劣化マージン量の計算装置 | |
Semenov et al. | Impact of technology scaling on bridging fault detections in sequential and combinational CMOS circuits | |
Sayeed et al. | Gate to channel shorts in pMOS devices: effects on logic gate failures | |
JP3196924B2 (ja) | 相補型多入力論理回路の遅延時間解析方法 | |
JP3632765B2 (ja) | 半導体集積回路 |