JPH0812353B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH0812353B2 JPH0812353B2 JP61200310A JP20031086A JPH0812353B2 JP H0812353 B2 JPH0812353 B2 JP H0812353B2 JP 61200310 A JP61200310 A JP 61200310A JP 20031086 A JP20031086 A JP 20031086A JP H0812353 B2 JPH0812353 B2 JP H0812353B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- light shielding
- crystal display
- shielding film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は液晶表示装置の製造方法に関するものでと
りわけ、TFT(薄膜トランジスタ)用いたマトリックス
タイプの液晶表示装置の製造方法に関するものである。
りわけ、TFT(薄膜トランジスタ)用いたマトリックス
タイプの液晶表示装置の製造方法に関するものである。
[従来の技術] 従来のTFTを用いた液晶表示装置の例を第4、5、6
図により説明する。二枚の対向して設けた透明基板1、
2の間に液晶3が封入され、TFTは透明基板1の上に形
成されている。TFTはゲート電極4、ゲート絶縁膜5、
半導体層6、ITOなどの透明材よりなるソース電極7お
よびドレイン電極8を含む。上記ゲート電極4は横方向
に連続して形成されゲートライン4Aをなし、ソース電極
7は縦方向に連続して形成されソースライン7Aをなして
いる(第5図)。ドレイン電極8は透明画素電極9に接
続されている。このドレイン電極8と画素電極9とは一
体に形成してもよい。10は半導体層の保護膜で、さらに
その上に光遮蔽膜11、配向膜12が順次形成されている。
対向する透明基板2には透明電極13が形成され、その上
にカラーフィルタ層14が設けられ、赤R、緑G、青Bの
三色が交互に配置されている。これらカラーフィルタ
R、G、Bは上記画素電極9に対向する位置に形成され
ている。光を制御できるのは画素電極の部分だけであ
り、それ以外の部分は光を制御できず、とくにソース電
極7は直接液晶の駆動電極ではないのでドレイン電極8
による液晶の、ON、OFFとは関係なく動作してしまい、
光の洩れによりコントラストの低下、黒色の不鮮明さ、
隣接する画素との混色などの悪影響がある。そこでカラ
ーフィルタ層14の画素電極9に対向するR、G、B部分
以外の部分に、第6図示のようにブラックストライプ15
が形成されている。これはカラーフィルタ層14を黒色に
染めたものにより格子状に形成されている。その他のブ
ラックストライプの形成方法としては、光遮蔽金属膜に
て形成してもよい。そして最表部に配向膜16が形成され
ている。
図により説明する。二枚の対向して設けた透明基板1、
2の間に液晶3が封入され、TFTは透明基板1の上に形
成されている。TFTはゲート電極4、ゲート絶縁膜5、
半導体層6、ITOなどの透明材よりなるソース電極7お
よびドレイン電極8を含む。上記ゲート電極4は横方向
に連続して形成されゲートライン4Aをなし、ソース電極
7は縦方向に連続して形成されソースライン7Aをなして
いる(第5図)。ドレイン電極8は透明画素電極9に接
続されている。このドレイン電極8と画素電極9とは一
体に形成してもよい。10は半導体層の保護膜で、さらに
その上に光遮蔽膜11、配向膜12が順次形成されている。
対向する透明基板2には透明電極13が形成され、その上
にカラーフィルタ層14が設けられ、赤R、緑G、青Bの
三色が交互に配置されている。これらカラーフィルタ
R、G、Bは上記画素電極9に対向する位置に形成され
ている。光を制御できるのは画素電極の部分だけであ
り、それ以外の部分は光を制御できず、とくにソース電
極7は直接液晶の駆動電極ではないのでドレイン電極8
による液晶の、ON、OFFとは関係なく動作してしまい、
光の洩れによりコントラストの低下、黒色の不鮮明さ、
隣接する画素との混色などの悪影響がある。そこでカラ
ーフィルタ層14の画素電極9に対向するR、G、B部分
以外の部分に、第6図示のようにブラックストライプ15
が形成されている。これはカラーフィルタ層14を黒色に
染めたものにより格子状に形成されている。その他のブ
ラックストライプの形成方法としては、光遮蔽金属膜に
て形成してもよい。そして最表部に配向膜16が形成され
ている。
[発明が解決しようとする問題点] 上記従来例においてブラックストライプ15はTFTとは
反対側の基板2に設けられているので、両透明基板1、
2の合わせ精度や、光の回り込みを考慮して、ブラック
ストライプ15の幅は画素電極9間の間隔よりも広めに設
計する必要があり、ブラックストライプの幅を広くする
と有効画素の面積割合が低下し、光の利用効率が低下す
るという欠点があった。また、ブラックストライプを形
成するための工程が必要となるため、その分製造工程が
増加するという欠点もあった。
反対側の基板2に設けられているので、両透明基板1、
2の合わせ精度や、光の回り込みを考慮して、ブラック
ストライプ15の幅は画素電極9間の間隔よりも広めに設
計する必要があり、ブラックストライプの幅を広くする
と有効画素の面積割合が低下し、光の利用効率が低下す
るという欠点があった。また、ブラックストライプを形
成するための工程が必要となるため、その分製造工程が
増加するという欠点もあった。
本発明の目的は、光の利用効率の低下を防止すること
が可能で、しかも製造工程の低減が可能な液晶表示装置
の製造方法を得ることがである。
が可能で、しかも製造工程の低減が可能な液晶表示装置
の製造方法を得ることがである。
[問題点を解決するための手段] 本発明における液晶表示装置の製造方法は、ゲートラ
インを光に遮蔽する導電材料にて形成し、ソースライン
に沿ってかつソースラインと離間して上記導電材料にて
光遮蔽膜を形成し、ゲートラインおよび光遮蔽膜を同一
工程で形成したことを特徴とする。
インを光に遮蔽する導電材料にて形成し、ソースライン
に沿ってかつソースラインと離間して上記導電材料にて
光遮蔽膜を形成し、ゲートラインおよび光遮蔽膜を同一
工程で形成したことを特徴とする。
[実施例] この発明の実施例の液晶表示装置のTFTを設けた部分
における断面図、第2図が従来例について示した第4図
と異る点は、従来例におけるブラックストライプ15が設
けられていないことである。またこの実施例ではゲート
電極4はメモリブデン、クロム、アルミニゥムなどの光
を遮蔽する金属で形成する。その他の構成は第4図と同
様であり、同じ符号を付した個所は同じものを示す。こ
の発明の特徴は第1図においてよく表される。すなわ
ち、ゲートライン4Aと連続してゲートラインと同じ金属
材料にて光遮蔽膜4Bが形成されている。光遮蔽膜4Bはソ
ースライン7A方向にソースラインよりもやや幅広に形成
され、隣接するTFT、図面では下側のTFTの手前まで伸び
ている。したがって画素電極9は光遮蔽作用をするゲー
トライン4Aおよび光遮蔽膜4Bでほぼ囲まれる構成とな
る。もちろんこの光遮蔽膜4Bの形成はゲートライン4と
一緒にパターン形成することができる。マスク合せの精
度は2μm程度であり、2枚の基板1、2の合せ精度10
μm程度に比べてはるかに小さいので、精度よく形成す
ることができる。
における断面図、第2図が従来例について示した第4図
と異る点は、従来例におけるブラックストライプ15が設
けられていないことである。またこの実施例ではゲート
電極4はメモリブデン、クロム、アルミニゥムなどの光
を遮蔽する金属で形成する。その他の構成は第4図と同
様であり、同じ符号を付した個所は同じものを示す。こ
の発明の特徴は第1図においてよく表される。すなわ
ち、ゲートライン4Aと連続してゲートラインと同じ金属
材料にて光遮蔽膜4Bが形成されている。光遮蔽膜4Bはソ
ースライン7A方向にソースラインよりもやや幅広に形成
され、隣接するTFT、図面では下側のTFTの手前まで伸び
ている。したがって画素電極9は光遮蔽作用をするゲー
トライン4Aおよび光遮蔽膜4Bでほぼ囲まれる構成とな
る。もちろんこの光遮蔽膜4Bの形成はゲートライン4と
一緒にパターン形成することができる。マスク合せの精
度は2μm程度であり、2枚の基板1、2の合せ精度10
μm程度に比べてはるかに小さいので、精度よく形成す
ることができる。
第3図は光遮蔽膜4Cがゲートライン4から切り離して
形成された例で、この場合でもゲートライン4Aと光遮蔽
膜4Cとは一緒にパターン形成できることはいうまでもな
い。
形成された例で、この場合でもゲートライン4Aと光遮蔽
膜4Cとは一緒にパターン形成できることはいうまでもな
い。
上記実施例においてはカラーフイルタ層14にブラック
ストライプを設けていないが、光遮蔽効果を高めるため
にブラックストライプを設けておいて、光遮蔽膜とブラ
ックストライプの両方で光の洩れを防止するようにして
もよい。
ストライプを設けていないが、光遮蔽効果を高めるため
にブラックストライプを設けておいて、光遮蔽膜とブラ
ックストライプの両方で光の洩れを防止するようにして
もよい。
また上記実施例においてはカラー液晶表示装置につい
て述べたが、白黒表示の液晶表示装置において、とりわ
け透過型の表示装置の場合にはソースラインの部分など
からの光の洩れによるコントラストの低下を防ぐため
に、光遮蔽性のゲート電極材料にてソースライン沿いに
光遮蔽膜を形成することができる。
て述べたが、白黒表示の液晶表示装置において、とりわ
け透過型の表示装置の場合にはソースラインの部分など
からの光の洩れによるコントラストの低下を防ぐため
に、光遮蔽性のゲート電極材料にてソースライン沿いに
光遮蔽膜を形成することができる。
このように、光遮蔽膜をゲートラインを構成する材料
で、ゲートラインとともにパターン形成することができ
るので製造プロセスが増えることなく、またTFTを設け
る側の基板に光遮蔽膜を形成するので画素電極に対して
精度よく形成することができるので、光の洩れの少ない
コントラストのよい表示装置を得ることができる。
で、ゲートラインとともにパターン形成することができ
るので製造プロセスが増えることなく、またTFTを設け
る側の基板に光遮蔽膜を形成するので画素電極に対して
精度よく形成することができるので、光の洩れの少ない
コントラストのよい表示装置を得ることができる。
[発明の効果] 本発明では、光の利用効率の低下を防止することが可
能で、しかも製造工程の低減が可能な液晶表示装置の製
造方法を得ることができる。また、光遮蔽膜をソースラ
インに沿ってかつソースラインと離間して形成するた
め、光遮蔽膜をゲートラインと連続的に形成することが
でき、より効果的に光を遮蔽することが可能となる。
能で、しかも製造工程の低減が可能な液晶表示装置の製
造方法を得ることができる。また、光遮蔽膜をソースラ
インに沿ってかつソースラインと離間して形成するた
め、光遮蔽膜をゲートラインと連続的に形成することが
でき、より効果的に光を遮蔽することが可能となる。
第1、2、3図はこの発明の実施例を示し、第1図は1
実施例のゲートラインおよび光遮蔽膜のパターン説明
図、第2図は第1図の実施例のTFTを設けた部分の断面
図、第3図は他の実施例におけるゲートラインおよび光
遮蔽膜のパターン説明図であり、第4、5、6図は従来
例を示し、4図は従来例におけるTFTを設けた部分の断
面図、第5図はゲートライン、ソースライン、ドレイン
電極および画素電極のパターン説明図、第6図はブラッ
クストライプのパターン説明図である。 1……基板 2……基板 3……液晶 4……ゲート電極 4A……ゲートライン 4B……光遮蔽膜 4C……光遮蔽膜 7……ソース電極 7A……ソースライン 8……ドレイン電極 TFT……薄膜トランジスタ 9……画素電極
実施例のゲートラインおよび光遮蔽膜のパターン説明
図、第2図は第1図の実施例のTFTを設けた部分の断面
図、第3図は他の実施例におけるゲートラインおよび光
遮蔽膜のパターン説明図であり、第4、5、6図は従来
例を示し、4図は従来例におけるTFTを設けた部分の断
面図、第5図はゲートライン、ソースライン、ドレイン
電極および画素電極のパターン説明図、第6図はブラッ
クストライプのパターン説明図である。 1……基板 2……基板 3……液晶 4……ゲート電極 4A……ゲートライン 4B……光遮蔽膜 4C……光遮蔽膜 7……ソース電極 7A……ソースライン 8……ドレイン電極 TFT……薄膜トランジスタ 9……画素電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金沢 由理 栃木県那須郡塩原町大字下田野531−1 日本プレシジョン・サーキッツ株式会社内 (56)参考文献 特開 昭59−5228(JP,A) 特開 昭56−69683(JP,A)
Claims (1)
- 【請求項1】一方の基板に複数の薄膜トランジスタ、上
記複数の薄膜トランジスタの各ドレイン電極に接続され
た複数の画素電極、上記複数の薄膜トランジスタのゲー
ト電極どうしを接続するゲートラインおよび上記複数の
薄膜トランジスタのソース電極どうしを接続するソース
ラインを設け、上記一方の基板と上記一方の基板に対向
する他方の基板との間に液晶を封入してなるマトリック
スタイプの液晶表示装置の製造方法において、 上記ゲートラインを光を遮蔽する導電材料にて形成し、
上記一方の基板に上記ソースラインに沿ってかつ上記ソ
ースラインと離間して上記導電材料にて光遮蔽膜を形成
し、上記ゲートラインおよび上記光遮蔽膜を同一工程で
形成した液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61200310A JPH0812353B2 (ja) | 1986-08-27 | 1986-08-27 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61200310A JPH0812353B2 (ja) | 1986-08-27 | 1986-08-27 | 液晶表示装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9025280A Division JPH09185084A (ja) | 1997-02-07 | 1997-02-07 | 液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6356626A JPS6356626A (ja) | 1988-03-11 |
JPH0812353B2 true JPH0812353B2 (ja) | 1996-02-07 |
Family
ID=16422188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61200310A Expired - Lifetime JPH0812353B2 (ja) | 1986-08-27 | 1986-08-27 | 液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0812353B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920008056B1 (ko) * | 1988-11-30 | 1992-09-22 | 주식회사 금성사 | 박막액정칼라티브이의 박막액티브매트릭스의 구조 |
JPH02308131A (ja) * | 1989-05-22 | 1990-12-21 | Sharp Corp | 液晶表示装置 |
JPH03146926A (ja) * | 1989-11-02 | 1991-06-21 | Sharp Corp | 液晶表示装置 |
JP2760462B2 (ja) * | 1992-05-13 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板 |
JP3866783B2 (ja) | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
WO1997034188A1 (fr) | 1996-03-14 | 1997-09-18 | Seiko Epson Corporation | Dispositif a cristaux liquides et equipment electronique |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5669683A (en) * | 1979-11-12 | 1981-06-11 | Matsushita Electric Ind Co Ltd | Image display device |
JPS595228A (ja) * | 1982-07-01 | 1984-01-12 | Asahi Glass Co Ltd | 画像表示装置 |
-
1986
- 1986-08-27 JP JP61200310A patent/JPH0812353B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6356626A (ja) | 1988-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9594272B2 (en) | Display device | |
KR960024575A (ko) | 칼라 액정 패널 | |
KR980003756A (ko) | 칼라 액정 디스플레이 장치 | |
JPH0444249B2 (ja) | ||
KR101310309B1 (ko) | 표시패널 | |
US5905553A (en) | Liquid crystal display | |
CN102681245A (zh) | 半透半反液晶显示阵列基板及其制造方法、显示装置 | |
CN106896571A (zh) | 彩膜基板的制作方法及液晶面板的制作方法 | |
JP2806741B2 (ja) | カラー液晶ディスプレイ | |
KR100329210B1 (ko) | 액정표시장치의 제조방법 | |
JPH0812353B2 (ja) | 液晶表示装置の製造方法 | |
JP3329206B2 (ja) | カラー液晶表示装置および画素配列方法 | |
JP3536447B2 (ja) | カラー液晶表示素子 | |
US20210356822A1 (en) | Liquid crystal display panel | |
JPS59204009A (ja) | カラ−フイルタ− | |
WO2022000747A1 (zh) | 阵列基板制备方法、阵列基板以及显示面板 | |
US10921635B2 (en) | Display substrate, manufacturing method thereof, display device and mask | |
US7423709B2 (en) | Color filter substrate, manufacturing method of color filter substrate, active matrix type liquid crystal display, and manufacturing method of active matrix type liquid crystal display | |
JP3695997B2 (ja) | 液晶表示装置 | |
JP2018004872A (ja) | 表示装置 | |
JPH09185084A (ja) | 液晶表示装置の製造方法 | |
JPH0682617A (ja) | カラーフィルタの画素分割方法 | |
KR100920339B1 (ko) | 색필터 기판 및 그의 형성 방법 | |
JPS6138931A (ja) | アクテイブマトリツクス液晶パネル | |
KR950011955B1 (ko) | 액정표시소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |