JPH0812209B2 - Test probe - Google Patents
Test probeInfo
- Publication number
- JPH0812209B2 JPH0812209B2 JP5140019A JP14001993A JPH0812209B2 JP H0812209 B2 JPH0812209 B2 JP H0812209B2 JP 5140019 A JP5140019 A JP 5140019A JP 14001993 A JP14001993 A JP 14001993A JP H0812209 B2 JPH0812209 B2 JP H0812209B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- ground
- test
- dut
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06772—High frequency probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はテストプローブに関し、
特に誘導性負荷及び容量性負荷を低減した、高速で、偏
平なロジック・アナライザ・テストプローブに関する。FIELD OF THE INVENTION The present invention relates to a test probe,
In particular, it relates to a high speed, flat logic analyzer test probe with reduced inductive and capacitive loads.
【0002】[0002]
【従来の技術】ロジック・アナライザ・テストプローブ
は、電圧テスト・プローブの特殊化したタイプでありデ
ジタル・ボード及びコンピュータ・ボードをプロービン
グするために最適化されている。ボードには、論理信号
にアクセスするための方形の信号ピンが取り付けられ、
多くの場合は高速信号捕捉をするために信号ピンの隣に
接地ピンを有する。ロジック・アナライザ・プローブ
は、従来の電圧プローブのようなプローブ・チップに代
わって、プローブを信号ピンに取り付けるためのソケッ
ト・コネクタを有している。信号線は、ロジック・アナ
ライザ・プローブからロジック・アナライザの入力チャ
ンネルに接続されるインターフェイス・ポッドへ導かれ
る。ロジック・アナライザの帯域幅条件によっては、受
動回路又は能動回路をプローブ内に含んでもよい。さら
に、プローブは容量性負荷を減少するためにDUT(被
試験素子)への接地接続を有してもよい。2. Description of the Prior Art Logic analyzer test probes are a specialized type of voltage test probe that are optimized for probing digital and computer boards. Square signal pins are attached to the board to access the logic signals,
Often, there is a ground pin next to the signal pin for high speed signal capture. The logic analyzer probe has a socket connector for attaching the probe to the signal pin instead of the probe tip like the conventional voltage probe. Signal lines are routed from the logic analyzer probe to an interface pod that connects to the logic analyzer's input channels. Depending on the bandwidth requirements of the logic analyzer, passive or active circuitry may be included in the probe. In addition, the probe may have a ground connection to the DUT (Device Under Test) to reduce capacitive loading.
【0003】図7−図10は、従来のロジック・アナラ
イザ・テストプローブの例であり、図7は最も簡単なタ
イプのロジック・アナライザ・テストプローブである。
プローブ10は一端がインターフェース・ポッド18に
接続された1本の導線16の他端接続されたプローブヘ
ッド・ソケットコネクタ12を有する。ロジック・アナ
ライザの設計によっては、インターフェイス・ポッド1
8は、DUTに対して高入力インピーダンスで信号を取
り込み、取り込んだ信号を増幅し、信号の時間的調節を
する回路を有する。熱収縮包装素材20が、プローブヘ
ッド・ソケットコネクタ12に被せられ電気的絶縁を得
る。グランドプローブ22は、DUTに対して接地接続
をするために必要である。この種のプローブは、狭いス
ペースへのプロービングには非常に良好であるが、プロ
ーブヘッド12からインターフェイス・ポッド18への
長いリード線、及びグランド・プローブ22からインタ
ーフェイス・ポッド18への長いリード線のために大き
い容量性負荷及び誘導性負荷を有する。7 to 10 show an example of a conventional logic analyzer test probe, and FIG. 7 shows the simplest type of logic analyzer test probe.
The probe 10 has a probe head socket connector 12 having one end 16 connected to an interface pod 18 and one end 16 connected to the other end. Interface pod 1 depending on logic analyzer design
The reference numeral 8 has a circuit that captures a signal with high input impedance to the DUT, amplifies the captured signal, and temporally adjusts the signal. A heat shrink wrapping material 20 is placed over the probe head / socket connector 12 to provide electrical insulation. The ground probe 22 is necessary to make a ground connection to the DUT. Although this type of probe is very good for probing into tight spaces, it does not have the long lead from the probe head 12 to the interface pod 18 and the long lead from the ground probe 22 to the interface pod 18. Therefore, it has a large capacitive load and an inductive load.
【0004】図8及び図9のプローブ24及び26は、
前述のプローブ10の誘導性負荷及び容量性負荷の問題
を、ポッドレッド28内に高入力インピーダンスの回路
を与えることで一部克服している。さらに、ポッドレッ
ド28には、プローブ24及び26をDUTの接地に接
続するソケット30が成形される。プローブ24及び2
6の高入力インピーダンスの回路及び接地接続部は、ポ
ッドレット28を形成する絶縁素材で覆われる。ポッド
レット28は、ツイストペア線34を通してインターフ
ェイス・ポッド18に電気的に接続される。ロジック・
アナライザの取り込み回路の最大チャンネル数と等しい
最大ポッドレッド28数がインターフェイス・ポッド1
8に接続されて用いられる。The probes 24 and 26 of FIGS. 8 and 9 are
The problems of inductive and capacitive loading of probe 10 described above are partially overcome by providing a high input impedance circuit within pod red 28. In addition, the pod red 28 is molded with a socket 30 that connects the probes 24 and 26 to the ground of the DUT. Probes 24 and 2
The high input impedance circuit and ground connection of 6 are covered with an insulating material forming the podlet 28. The podlet 28 is electrically connected to the interface pod 18 through a twisted pair wire 34. logic·
Interface pod 1 has a maximum of 28 podreds, which is equal to the maximum number of channels in the analyzer acquisition circuit
8 is used by being connected.
【0005】図8のプローブ24において、リード線3
6は、ポッドレッド28からDUTをプロービングする
のに用いられるソケット・コネクタ38に延びている。
リード線36はポッドレット28内の補償回路に接続さ
れる。グランド・ソケット42及びリード線44は、D
UTの接地電位をプローブに供給するために、ポッドレ
ッド28内に成形されたソケット30に接続される。こ
の型のプローブは十分に広い帯域幅を有するが、プロー
ブヘッド・ポッドレッド28から、DUTの接地電位及
び信号テストポイントに延びているリード線44及び3
6のために、まだ誘導性負荷及び容量性負荷が存在す
る。さらにソケット・コネクタ38及びグランド・ソケ
ット42の各々は、別々にDUTのテストピン及び接地
ピンに接続しなければならない。同時に百を越えるチャ
ンネル数のデータを受ける能力を持つロジック・アナラ
イザでは、オペレータが個々のソケット・コネクタ38
及びグランド・ソケット42をDUTに接続するのは時
間の浪費である。In the probe 24 of FIG. 8, the lead wire 3
6 extends from the pod red 28 to a socket connector 38 used to probe the DUT.
The lead wire 36 is connected to a compensation circuit in the podlet 28. The ground socket 42 and the lead wire 44 are D
It is connected to a socket 30 molded in the pod red 28 to supply the probe with the ground potential of the UT. This type of probe has a sufficiently wide bandwidth but leads 44 and 3 extending from the probe head pod red 28 to the DUT ground potential and signal test point.
For 6, there are still inductive and capacitive loads. Further, each of socket connector 38 and ground socket 42 must be separately connected to the test and ground pins of the DUT. In logic analyzers capable of receiving data on more than one hundred channels at a time, the operator has individual socket connectors 38
And connecting the ground socket 42 to the DUT is time consuming.
【0006】図9のプローブ26は、ポッドレット28
内のグランド・ソケット30の隣にプロービング・ソケ
ット38を成形することにより、前述のプローブ24の
問題点を解決する。これは、上述のプローブに用いられ
た外部のリード線36及び44に起因する誘導性負荷及
び容量性負荷を最小にする。さらに、ポッドレット28
の形状は、複数のポッドレッドを揃えて図10に示すよ
うなマルチチャンネル・プローブ46を構成することも
できる。このタイプのプローブの主な短所は、工業規格
の2.54ミリメートル(100ミル)間隔の2列のテ
ストピン(1列が信号ピンであり、その列から2.54
ミリメートル離れた隣の1列が接地ピンである。)を有
するロジック・ボード及びコンピュータ・ボードに用い
るために設計されているため、個々のテストピンがその
2.54ミリメートル隣に付随する接地ピンを持たない
場合は、リード・アダプタ48を用いなければならな
い。この結果、前述のプローブ24と同様に誘導性負荷
及び容量性負荷を有してしまう。The probe 26 of FIG. 9 has a podlet 28.
Molding the probing socket 38 next to the inner ground socket 30 solves the problems of the probe 24 described above. This minimizes inductive and capacitive loading due to the external leads 36 and 44 used in the probe described above. In addition, podlet 28
With respect to the shape, a plurality of podreds can be aligned to form a multi-channel probe 46 as shown in FIG. The main disadvantage of this type of probe is that two rows of industry standard 2.54 millimeter (100 mil) spaced test pins (one row for signal pins and one row for 2.54 millimeters)
The next row one millimeter apart is the ground pin. ) Is designed for use with logic boards and computer boards, so if each test pin does not have an associated ground pin next to it by 2.54 millimeters, then lead adapter 48 must be used. I won't. As a result, the probe 24 has an inductive load and a capacitive load like the probe 24 described above.
【0007】[0007]
【発明が解決しようとする課題】上述から理解されるよ
うに、現在のロジック・アナライザ・プローブの設計に
おいては、性能と使い勝手のトレードオフがある。DU
Tの個々のテストピンにプロービングする使いやすさを
維持するには、マルチチャンネル・プロービングと同様
に誘導性負荷及び容量性負荷に関しては犠牲にしなけれ
ばならない。また誘導性負荷及び容量性負荷を最小にし
てマルチチャンネル・プロービングを提供するには、個
々のピンにプロービングする使い易さを犠牲にしなけれ
ばならない。As can be seen from the above, there is a trade-off between performance and usability in the design of current logic analyzer probes. DU
To maintain the ease of use of probing the individual test pins of T, sacrifices must be made for inductive and capacitive loading as well as for multi-channel probing. Also, to provide multi-channel probing with minimal inductive and capacitive loading, the usability of probing individual pins must be sacrificed.
【0008】本発明の目的は、DUT上の個々のピンに
プロービングする使い易さと、誘導性負荷及び容量性負
荷を最小にしてDUTへマルチチャンネル・プロービン
グできる性能とを同時に兼ね備えたロジック・アナライ
ザ・プローブを提供することである。It is an object of the present invention to combine the ease of use of probing individual pins on a DUT with the capability of multi-channel probing to the DUT with minimal inductive and capacitive loading. Providing a probe.
【0009】[0009]
【課題を解決するための手段及び作用】本発明の誘導性
負荷及び容量性負荷の減少させられた高速で偏平なプロ
ーブは、個々の信号へのプロービング及びマルチチャン
ネル・プロービングの両方に用いることができる。テス
トプローブは細長い基板を有し、その基板上にはDUT
の信号テストピンに接続するソケット・チップが取り付
けられる。基板はその上に被着された回路を有し、回路
は信号テストピン上の電気信号に対して高入力インピー
ダンスを与える。基板はさらに、基板上に被着された導
電性素材の領域を有し、DUTの接地ピンに電気的に接
続される導電面を提供する。ソケット・チップ及び基板
は、電気的絶縁及びプローブ構成部品の保護を提供する
絶縁性素材の胴体で囲まれる。絶縁性素材には、グラン
ドピンに電気的接続を与える基板上の導電面部分を露出
する切り欠きが形成される。SUMMARY OF THE INVENTION The reduced inductive and capacitive load, high speed, flat probe of the present invention can be used for both individual signal probing and multi-channel probing. it can. The test probe has an elongated substrate on which the DUT is mounted.
A socket tip is attached that connects to the signal test pin of the. The substrate has circuitry deposited thereon, which circuitry provides a high input impedance for electrical signals on signal test pins. The substrate further has an area of conductive material deposited on the substrate to provide a conductive surface electrically connected to the ground pin of the DUT. The socket tip and substrate are surrounded by a body of insulative material that provides electrical insulation and protection of the probe components. A cutout is formed in the insulating material to expose a conductive surface portion on the substrate that provides electrical connection to the ground pin.
【0010】本発明はさらに、複数の高速で偏平なテス
トローブを一組に揃えることでマルチチャンネル・テス
トプローブになる。テストプローブを揃える手段は、ハ
ウジングを含み、ハウジングはその内に形成された端部
の開いた空洞部を有し、プローブのソケットチップがハ
ウジングの一端で露出された状態で複数のプローブを受
け入れる。ハウジングは、同じ一端にプローブ・ソケッ
トチップとして形成された複数の孔を有し、それらは空
洞部に隣接している。孔及びソケットチップは互いに平
行な直線に並べられ、孔はDUT上の接地テストピンを
受け、プローブ・ソケットはテスト信号ピンを受ける。
導電性のクリップは、ハウジング内に配置されて、複数
のプローブ上の露出された導電面及びハウジングの孔内
に配置された接地テストピン間を電気的に接続する。The present invention further provides a multi-channel test probe by aligning a plurality of high speed, flat test lobes into a set. The means for aligning the test probe includes a housing, the housing having an open end cavity formed therein to receive a plurality of probes with a socket tip of the probe exposed at one end of the housing. The housing has a plurality of holes formed at the same end as probe socket tips, which are adjacent to the cavity. The holes and socket tips are aligned in a straight line parallel to each other, the holes receive ground test pins on the DUT, and the probe sockets receive test signal pins.
A conductive clip is disposed within the housing to provide an electrical connection between the exposed conductive surface on the plurality of probes and a ground test pin disposed within a hole in the housing.
【0011】[0011]
【実施例】図1は、本発明の高速で偏平なロジック・ア
ナライザのテストプローブ50を示している。プローブ
50は、低帯域の単一のピンプローブに関しては使い易
いと同時に、広帯域プローブに関しては電気回路及びD
UTの接地接続を行う。プローブ50では、従来の広帯
域ポッドレット28内の全体の一部として形成されたソ
ケット30は除去され、代わって露出した接地接続部5
4が全体の一部として形成されている。これにより、前
述の電気回路をプローブ内に有さない高帯域ではないプ
ローブの形状に等しくできる。全体の一部として形成さ
れた接地接続部54は、DUT60の接地ピン58上に
装着されるグランド・コネクタ56を受けると同時に、
プローブ50はDUT60の個々の信号ピンに直接接続
される。信号ソケット及び接地ソケット間のリード線の
長さを減少させた結果として、プローブでのテスト信号
の誘導性負荷及び容量性負荷が減少する。プローブ50
は、マルチチャンネル・プロービングのためにプローブ
ホルダ64内に揃えられるという利点を有する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 illustrates a high speed, flat logic analyzer test probe 50 of the present invention. The probe 50 is easy to use for low bandwidth single pin probes while at the same time providing electrical circuitry and D for wide bandwidth probes.
Make a ground connection to the UT. In the probe 50, the socket 30 formed as part of the entire conventional broadband podlet 28 has been removed and instead the exposed ground connection 5 has been removed.
4 is formed as a part of the whole. This makes it possible to equalize the shape of a non-highband probe that does not have the aforementioned electrical circuit in the probe. The ground connection 54, which is formed as part of the overall structure, receives the ground connector 56 mounted on the ground pin 58 of the DUT 60, and at the same time,
The probe 50 is directly connected to each signal pin of the DUT 60. As a result of reducing the length of the lead between the signal socket and the ground socket, the inductive and capacitive loading of the test signal on the probe is reduced. Probe 50
Has the advantage of being aligned within the probe holder 64 for multi-channel probing.
【0012】図2A及び図2Bは、夫々本発明の高速で
偏平なプローブ50の上部及び下部の内部構成を示す図
である。プローブ50は、セラミック・ハイブリッド素
材又はそれに類似の非導電性素材からできた細長い基板
66を有している。DUT60からの入力電気信号に対
し高入力インピーダンスを得るための電気回路68が、
基板66上に形成される。電気回路68は、薄い又はフ
ィルム厚の電子部品すなわち表面実装素子で形成しても
よい。導電性素材が、基板66上に被着されて、DUT
からの接地信号を、基板66供給する導電面70を形成
する。ソケット・コネクタ72は、基板66の接合面7
4に取り付けられると共に、回路68に電気的に接続さ
れる。接合面76及び78の夫々が、基板上に形成さ
れ、信号線80及び接地線78を基板66上に接続す
る。信号線80及び接地線82の他端はインターフェー
ス・ポッド(図示せず)に接続され、インターフェイス
・ポッドはロジック・アナライザに接続される。接合面
76は電気回路68からの出力信号を受けるために電気
的に接続され、接合面78は導電面70に電気的に接続
される。2A and 2B are views showing the internal structure of the upper and lower portions of the high speed flat probe 50 of the present invention, respectively. The probe 50 has an elongated substrate 66 made of a ceramic hybrid material or similar non-conductive material. An electric circuit 68 for obtaining a high input impedance for an input electric signal from the DUT 60 is
It is formed on the substrate 66. The electrical circuit 68 may be formed of thin or film-thick electronic components or surface mount devices. A conductive material is deposited on the substrate 66 and the DUT
Forming a conductive surface 70 for supplying the ground signal from the substrate 66. The socket / connector 72 is the joint surface 7 of the substrate 66.
4 and is electrically connected to the circuit 68. Each of the bonding surfaces 76 and 78 is formed on the substrate and connects the signal line 80 and the ground line 78 to the substrate 66. The other ends of the signal line 80 and the ground line 82 are connected to an interface pod (not shown), and the interface pod is connected to the logic analyzer. The mating surface 76 is electrically connected to receive the output signal from the electrical circuit 68, and the mating surface 78 is electrically connected to the conductive surface 70.
【0013】プローブ50の内部構成は、図1に示すよ
うに絶縁素材84の胴体によって覆われる。絶縁素材8
4は、基板66及び基板上に装着された部品を電気的に
絶縁すると共に保護する。第1の切り欠き86は絶縁素
材84内に形成され、基板66上に形成された導電面7
0の部分を露出する。取り外し可能なグランド・コネク
タ56は、DUT60の接地をプローブ50つなぐため
に第1切り欠き86の導電面70に接続できる。さら
に、プローブ・ホルダ64は、導電面70を接続するグ
ランド・スプリングを有している。第2切り欠き88
は、プローブ・ホルダ64内でプローブ50の位置を定
めるために、ソケット・チップ72付近の絶縁素材84
内に形成する。The internal structure of the probe 50 is covered with a body of an insulating material 84 as shown in FIG. Insulation material 8
The board 4 electrically insulates and protects the board 66 and the components mounted on the board. The first notch 86 is formed in the insulating material 84, and the conductive surface 7 formed on the substrate 66 is formed.
The part of 0 is exposed. A removable ground connector 56 can be connected to the conductive surface 70 of the first cutout 86 to connect the ground of the DUT 60 to the probe 50. Furthermore, the probe holder 64 has a ground spring that connects the conductive surface 70. Second cutout 88
Is used to position the probe 50 within the probe holder 64, so that the insulating material 84 near the socket tip 72
Form within.
【0014】プローブ50の形状は、信号ピンがDUT
上の狭い場所に配置されていてもプロービング可能であ
ると同時に、最小の容量性負荷でDUTの接地へ接続で
きる。さらに、プローブ50の形状は、複数のプローブ
50をプローブ・ホルダ64内に適合させて用いて、マ
ルチチャンネル・プロービングすることができる。図1
の斜視図は、ハウジング94を形成するふた90及び本
体92から成るプローブ・ホルダ64を示している。ハ
ウジング94はプローブ50を受ける両端部が、開いた
空洞部96を有している。図3に示すようにふた90
は、平面98及び両側辺に沿って形成される固定用タブ
100を有する。本体92は基部102及び、両側辺に
沿って直立した側壁104を有する。側壁104には、
ふた90のタブ100を受け入れる溝106がある。基
部102は、空洞部114及び116により盛り上がっ
た中央部112から隔てられた盛り上がった端部108
及び110を有する。端部108及び110並びに中央
部112は、空洞部114及び116と共に側壁104
間に延びている。端部108は、長方形の断面形状を有
すると共に、その長方形の断面内に形成され側壁104
と平行に空洞部114内に延びて貫かれた孔118を有
する。連続した凹凸部120は端部108の上部に形成
される。プローブ50の第2切り欠き88は、凹凸部1
20と協同してプローブ50をプローブ・ホルダ64内
の正確な位置に固定する。好適実施例において、プロー
ブ・ホルダ64は端部108内に形成された孔118に
プローブ50を8本並べて支持できる。The shape of the probe 50 is such that the signal pin is a DUT.
It can be probed even if it is placed in the narrow space above, while at the same time it can be connected to the ground of the DUT with minimal capacitive load. Further, the shape of the probe 50 can be multi-channel probed using multiple probes 50 fitted within the probe holder 64. FIG.
The perspective view of FIG. 1 shows a probe holder 64 consisting of a lid 90 and a body 92 forming a housing 94. The housing 94 has an open cavity 96 at both ends for receiving the probe 50. The lid 90 as shown in FIG.
Has a flat surface 98 and locking tabs 100 formed along both sides. The main body 92 has a base portion 102 and side walls 104 that stand upright along both sides. On the side wall 104,
There is a groove 106 that receives the tab 100 of the lid 90. The base 102 has a raised end 108 separated from a raised central portion 112 by cavities 114 and 116.
And 110. The ends 108 and 110 and the central portion 112 together with the cavities 114 and 116 are side walls 104.
It extends between. The end 108 has a rectangular cross-sectional shape and is formed within the rectangular cross-section.
And a hole 118 extending through the hollow portion 114 in parallel therewith. The continuous uneven portion 120 is formed on the upper portion of the end portion 108. The second cutout 88 of the probe 50 is provided with the uneven portion 1
Cooperates with 20 to lock probe 50 in the correct position within probe holder 64. In the preferred embodiment, probe holder 64 can support eight side by side probes 50 in holes 118 formed in end 108.
【0015】中央部112には、導電性のグランド・ス
プリング122が取り付けられる。グランド・スプリン
グ122は、堅い中央部124と、中央部124から夫
々反対方向に延びているスプリング状のフィンガ部12
6及び128を有する。各々のフィンガ部126及び1
28は、端部108内に形成された孔118と一直線に
並べられる。フィンガ部126は、図4の断面図に示す
ように中央部124から空洞部114に向かって下側に
曲げられる。フィンガ部126の端は、上向きに曲がっ
て接点130を形成している。図4の断面図に示すよう
に、フィンガ部128は空洞部116に延びるととも
に、その端部が上側に湾曲した接点132を有する。A conductive ground spring 122 is attached to the central portion 112. The ground spring 122 includes a rigid central portion 124 and spring-like finger portions 12 extending from the central portion 124 in opposite directions.
6 and 128. Each finger portion 126 and 1
28 is aligned with a hole 118 formed in end 108. The finger portion 126 is bent downward from the central portion 124 toward the hollow portion 114 as shown in the cross-sectional view of FIG. The ends of the finger portions 126 are bent upward to form the contacts 130. As shown in the cross-sectional view of FIG. 4, the finger portion 128 extends into the cavity portion 116 and has a contact 132 whose end portion is curved upward.
【0016】プローブ・ホルダ64は図5に示すように
8本のプローブ50を支持している。プローブ50及び
プローブ・ホルダ64の組み合わせは、工業規格の2.
54ミリメートルの間隔を有する方形のピンに一致する
ように設計される。一般に論理信号プロービングにおい
て、論理ボード又はコンピュータ・ボード上には2.5
4ミリメートルの信号ピンの配列が与えられている。信
号ピンの列に2.54ミリメートルの間隔をおいて平行
な隣の2.54ミリメートル間隔のピンの列はグランド
・ピンの列である。第2の切り欠き部に端部108の凹
凸部120と組合わさると共にプローブ50の端部の背
面がもう一方の端部110に保持されることによって、
プローブ50はプローブ・ホルダ64内に配置される。
プローブのソケット・コネクタ72は、端部108に形
成された孔118と平行に並んでいる。ソケット・コネ
クタ72及び孔118の両方とも隣同士の孔との間隔は
2.54ミリメートルで隔てられている。各々のプロー
ブ50の導電面70は第1切り欠き86内で露出して、
夫々のグランド・スプリングの上側に湾曲した接点13
2の1つに接触する。ふた90を本体92にタブ100
で取り付けることにより、プローブ50はプローブ・ホ
ルダ64内に固定される。The probe holder 64 supports eight probes 50 as shown in FIG. The combination of the probe 50 and the probe holder 64 is an industrial standard 2.
Designed to match square pins with 54 millimeter spacing. Generally in logic signal probing, 2.5 on a logic board or computer board.
An array of 4 millimeter signal pins is provided. The next adjacent row of 2.54 millimeter spaced pins parallel to the row of signal pins and spaced 2.54 millimeters apart is the row of ground pins. By combining the second cutout portion with the concave-convex portion 120 of the end portion 108 and holding the back surface of the end portion of the probe 50 at the other end portion 110,
The probe 50 is placed in the probe holder 64.
The probe socket connector 72 is aligned with a hole 118 formed in the end 108. Both socket connector 72 and hole 118 are spaced 2.54 millimeters from the adjacent holes. The conductive surface 70 of each probe 50 is exposed in the first notch 86,
Curved contacts 13 on top of each ground spring
Touch one of the two. Attach the lid 90 to the main body 92 and the tab 100.
The probe 50 is fixed in the probe holder 64 by mounting the probe 50.
【0017】プローブ・ホルダ64内に複数のプローブ
50を配置することで、DUTからの複数の信号を捕捉
することのできるマルチチャンネル・プローブとなる。
図5の斜視図及び図6の断面図に示されるように、マル
チチャンネル・プローブはDUTの信号ピン及び接地ピ
ン配列に装着されると同時に、各々のプローブ50は別
々の信号ピンに接続されている。接地ピン58は孔11
8を通してプローブ・ホルダ64内に延びて、グランド
・スプリング122のフィンガ部126と電気的に接触
する。グランド・スプリング122のもう一方の反対側
のフィンガ部128は、プローブ50の導電面70と電
気的に接続される。DUT、接地ピン及び導電面70間
の接続はできるだけ短くすることで最大の帯域幅が得ら
れる。Placing multiple probes 50 within probe holder 64 provides a multi-channel probe that can capture multiple signals from the DUT.
As shown in the perspective view of FIG. 5 and the cross-sectional view of FIG. 6, the multi-channel probe is attached to the signal pin and ground pin arrangement of the DUT, while each probe 50 is connected to a separate signal pin. There is. The ground pin 58 has a hole 11
8 into the probe holder 64 to make electrical contact with the finger portion 126 of the ground spring 122. The other finger portion 128 on the opposite side of the ground spring 122 is electrically connected to the conductive surface 70 of the probe 50. The connection between the DUT, ground pin and conductive surface 70 should be as short as possible for maximum bandwidth.
【0018】上記の本発明の高速で偏平なテストプロー
ブは、被着された電気回路を有する基板の上に直接絶縁
素材のボディが成形される。成形された絶縁素材は、基
板上に形成された導電面を露出するために形成される切
り欠きを有する。露出された導電面は、基板の接地と、
DUTの接地との間の接続を得るために用いられる。プ
ローブは、低帯域の単一のピンプローブに関しての使い
易さを有すると共に、高帯域プローブに関しての電気回
路及びDUTの接地接続をを行う。さらに、プローブは
マルチチャンネル・プロービングするためにプローブ・
ホルダに組み込んで使用することもでき、プローブ・ホ
ルダはDUT上の接地ピンとプローブ上の接地接続部と
を最短で接続するハウジング内に配置されたグランド・
スプリングを有する。The high speed, flat test probe of the present invention described above has a body of insulating material molded directly onto a substrate having an electrical circuit deposited thereon. The molded insulating material has a notch formed to expose the conductive surface formed on the substrate. The exposed conductive surface is
Used to get the connection between the DUT and ground. The probe has the ease of use of a low band single pin probe, as well as the electrical circuitry and ground connection of the DUT for a high band probe. In addition, the probe is designed for multi-channel probing.
The probe holder can also be used by incorporating it into the holder. The probe holder is a grounding pin placed in the housing that connects the grounding pin on the DUT and the grounding connection on the probe in the shortest distance.
It has a spring.
【0019】以上本発明の好適実施例について説明した
が、本発明はここに説明した実施例のみに限定されるも
のではなく、本発明の要旨を逸脱することなく必要に応
じて種々の変形及び変更を実施し得ることは当業者には
明らかである。例えば、本発明におけるプローブホルダ
がプローブを収容する数は8本であったが、この収容数
は8本に限定されない。Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the embodiments described herein, and various modifications and modifications can be made as necessary without departing from the gist of the present invention. It will be apparent to those skilled in the art that changes can be made. For example, although the probe holder of the present invention accommodates eight probes, the number of probes is not limited to eight.
【0020】[0020]
【発明の効果】本発明により、DUT上の個々のピンに
単一のプローブとして用いる使い易さと、誘導性負荷及
び容量性負荷を最小にしてDUTへマルチチャンネル・
プロービングできる性能とを同時に兼ね備えたロジック
・アナライザ・プローブを提供することができる。INDUSTRIAL APPLICABILITY According to the present invention, the ease of use as a single probe for each pin on the DUT and the multi-channel to the DUT with minimal inductive and capacitive loading.
It is possible to provide a logic analyzer probe that has both probing performance and performance.
【図1】本発明の高速で偏平なテストプローブ及びマル
チチャンネル・プロービングのためのプローブ・ホルダ
の斜視図である。FIG. 1 is a perspective view of a high speed flat test probe and probe holder for multi-channel probing of the present invention.
【図2A】本発明のプローブの上部斜視図である。FIG. 2A is a top perspective view of the probe of the present invention.
【図2B】本発明のプローブの下部斜視図である。FIG. 2B is a bottom perspective view of the probe of the present invention.
【図3】本発明のテストプローブがプローブホルダに収
容されている斜視図である。FIG. 3 is a perspective view of the test probe of the present invention housed in a probe holder.
【図4】本発明のテストプローブがプローブホルダに収
容されている断面図である。FIG. 4 is a sectional view of the test probe of the present invention housed in a probe holder.
【図5】本発明のテストプローブが信号ピンに接続され
た状態を示す斜視図である。FIG. 5 is a perspective view showing a state in which the test probe of the present invention is connected to a signal pin.
【図6】本発明のテストプローブが信号ピンに接続され
た状態を示す断面図である。FIG. 6 is a cross-sectional view showing a state in which the test probe of the present invention is connected to a signal pin.
【図7】従来のロジック・アナライザ・テストプローブ
の例である。FIG. 7 is an example of a conventional logic analyzer test probe.
【図8】従来のロジック・アナライザ・テストプローブ
の例である。FIG. 8 is an example of a conventional logic analyzer test probe.
【図9】従来のロジック・アナライザ・テストプローブ
の例である。FIG. 9 is an example of a conventional logic analyzer test probe.
【図10】従来のロジック・アナライザ・テストプロー
ブの例である。FIG. 10 is an example of a conventional logic analyzer test probe.
64 プローブホルダ 68 回路基板 70 導電面 84 絶縁素材 86 切り欠き部分 122 グランド・スプリング 64 probe holder 68 circuit board 70 conductive surface 84 insulating material 86 notch 122 ground spring
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガリー・ピー・リデル アメリカ合衆国オレゴン州97223 ポート ランド サウス・ウェスト メイプルリー フ 7905 (72)発明者 ジェームズ・イー・トリンブル アメリカ合衆国オレゴン州97123 ヒルズ ボロ ノース・ウェスト エバーグリーン 29230 (72)発明者 デイビッド・ジー・ペイン アメリカ合衆国オレゴン州97006 アロハ サウス・ウェスト ハレル 17371 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Garry Pea Ridell Oregon, USA 97223 Portland South West Maple Leaf 7905 (72) Inventor James E. Trimble Oregon, USA 97123 Hillsboro North West Ever Green 29230 (72) Inventor David G. Payne Oregon, USA 97006 Aloha South West Harel 17371
Claims (1)
するテストプローブにおいて、 上記測定器の接地に接続する被着された導電面を有する
回路基板及び、上記回路基板の導電面を露出する切り欠
き部分が形成され、上記回路基板を電気的に絶縁すると
共に保護する絶縁素材の胴体を有する細長い形状のプロ
ーブと、 該プローブを複数個着脱可能に収容するハウジング、及
び該ハウジング内に取り付けられて上記プローブの導電
面及び上記被測定素子の接地間を接続するグランド・ス
プリングを有するプローブ・ホルダとを具えることを特
徴とするテストプローブ。1. A test probe for electrically connecting a device under test and a measuring instrument, wherein a circuit board having a conductive surface attached to connect to the ground of the measuring instrument and a conductive surface of the circuit board are exposed. An elongated probe having a body of an insulating material for electrically insulating and protecting the circuit board, a housing for removably accommodating a plurality of the probes, and a mounting in the housing. And a probe holder having a ground spring for connecting between the conductive surface of the probe and the ground of the device under test.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US890216 | 1992-05-29 | ||
US07/890,216 US5223787A (en) | 1992-05-29 | 1992-05-29 | High-speed, low-profile test probe |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06213934A JPH06213934A (en) | 1994-08-05 |
JPH0812209B2 true JPH0812209B2 (en) | 1996-02-07 |
Family
ID=25396407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5140019A Expired - Lifetime JPH0812209B2 (en) | 1992-05-29 | 1993-05-19 | Test probe |
Country Status (2)
Country | Link |
---|---|
US (1) | US5223787A (en) |
JP (1) | JPH0812209B2 (en) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5625299A (en) * | 1995-02-03 | 1997-04-29 | Uhling; Thomas F. | Multiple lead analog voltage probe with high signal integrity over a wide band width |
US5764071A (en) * | 1996-01-05 | 1998-06-09 | International Business Machines Corporation | Method and system for testing an electronic module mounted on a printed circuit board |
US6191594B1 (en) | 1996-10-28 | 2001-02-20 | Tektronix, Inc. | Adapter for a measurement test probe |
US6600330B1 (en) * | 2002-01-11 | 2003-07-29 | Tektronix, Inc. | Probe head holder |
US6902416B2 (en) * | 2002-08-29 | 2005-06-07 | 3M Innovative Properties Company | High density probe device |
US7364474B2 (en) * | 2003-10-14 | 2008-04-29 | Precision Interconnect, Inc. | Cable terminal with contact pins including electrical component |
US7046020B2 (en) * | 2004-02-17 | 2006-05-16 | Agilent Technologies, Inc. | Probes with perpendicularly disposed spring pins, and methods of making and using same |
US20060022692A1 (en) * | 2004-07-28 | 2006-02-02 | Lameres Brock J | Backside attach probe, components thereof, and methods for making and using same |
US20060161689A1 (en) * | 2005-01-18 | 2006-07-20 | Hewlett-Packard Development Company, L.P. | Apparatus and systems for monitoring communication |
US9140724B1 (en) * | 2006-01-06 | 2015-09-22 | Lecroy Corporation | Compensating resistance probing tip optimized adapters for use with specific electrical test probes |
US9404940B1 (en) | 2006-01-06 | 2016-08-02 | Teledyne Lecroy, Inc. | Compensating probing tip optimized adapters for use with specific electrical test probes |
US7492173B2 (en) | 2006-01-12 | 2009-02-17 | Agilent Technologies, Inc. | Probe accessories, and methods for probing test points using same |
US7521634B2 (en) * | 2006-05-19 | 2009-04-21 | Tektronix, Inc. | Multi-Channel signal acquisition probe |
US7323892B1 (en) * | 2006-06-07 | 2008-01-29 | Agilent Technologies, Inc. | Probe having a frame to align spring pins perpendicularly to a printed circuit board, and method of making same |
US7795860B2 (en) * | 2006-08-16 | 2010-09-14 | Tektronix, Inc. | Multiple probe acquisition system |
JP5360468B2 (en) * | 2008-10-17 | 2013-12-04 | 横河電機株式会社 | Multi-bit probe tip for logic signals |
US9007083B2 (en) | 2011-08-03 | 2015-04-14 | Tektronix, Inc. | Self-retaining via probe |
US10753961B2 (en) * | 2017-05-10 | 2020-08-25 | Tektronix, Inc. | Shielded probe tip interface |
CN115541943B (en) * | 2021-06-30 | 2024-06-28 | 荣耀终端有限公司 | Radio frequency test probe structure, radio frequency test device and system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3630548A1 (en) * | 1986-09-08 | 1988-03-10 | Mania Gmbh | DEVICE FOR ELECTRONICALLY CHECKING CIRCUITS WITH CONTACT POINTS IN 1/20 INCH GRID |
CA1278106C (en) * | 1988-11-02 | 1990-12-18 | Gordon Glen Rabjohn | Tunable microwave wafer probe |
-
1992
- 1992-05-29 US US07/890,216 patent/US5223787A/en not_active Expired - Lifetime
-
1993
- 1993-05-19 JP JP5140019A patent/JPH0812209B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06213934A (en) | 1994-08-05 |
US5223787A (en) | 1993-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0812209B2 (en) | Test probe | |
JP5037609B2 (en) | Multi-channel signal acquisition probe | |
KR100855208B1 (en) | High performance tester interface module | |
JP4180360B2 (en) | Multi-channel signal probe head and multi-channel signal probe head apparatus | |
US9261535B2 (en) | Active probe adaptor | |
JPH1038914A (en) | Connecting device of apparatus to test lead | |
CA2589353C (en) | Measuring tip for high-frequency measurement | |
EP0177809B1 (en) | Coaxial connector arrangement | |
US20070222468A1 (en) | High bandwidth probe system | |
US5387872A (en) | Positioning aid for a hand-held electrical test probe | |
JPS60123666U (en) | Inspection equipment for circuit boards, etc. | |
JPH0623784B2 (en) | Electrical test probe | |
JP4115282B2 (en) | Deskew fixture for measurement probe | |
KR20010112654A (en) | Connection structure of coaxial cable to electric circuit substrate | |
JPS6041729Y2 (en) | wafer probe card | |
KR950011616B1 (en) | Connector assembly for pcb | |
JPH0577270B2 (en) | ||
JP3052874B2 (en) | Probe device for BGA type semiconductor device | |
JPS5828360Y2 (en) | IC clip | |
JP2601680Y2 (en) | Contact board for auto handler with ground board | |
JPH01298665A (en) | Pin grid array socket with auxiliary terminal | |
JPH0620308Y2 (en) | IC Socket | |
JP2528910Y2 (en) | Contact probe support cover | |
JPH07159486A (en) | Integrated circuit testing device | |
JPH0541416A (en) | Probe card and frog ring |