JPH08111360A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08111360A JPH08111360A JP6244199A JP24419994A JPH08111360A JP H08111360 A JPH08111360 A JP H08111360A JP 6244199 A JP6244199 A JP 6244199A JP 24419994 A JP24419994 A JP 24419994A JP H08111360 A JPH08111360 A JP H08111360A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- semiconductor film
- semiconductor
- flexibility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 薄型化が可能で湾曲しても割れない可撓性を
有し、任意の曲面形状の物体上に装着できる半導体装置
を提供する。 【構成】 可撓性を有するフィルム状の基体１上に、ｐ
層やｎ層のアクティブ層２ｃ及びＳｉＯ2 保護膜２ｂ等
からなる可撓性を有する極薄の（例えば３〜８０μｍ厚
の）半導体膜２が導電性接合材３で電気的に接合され、
保護樹脂４で封止されて任意に湾曲できる半導体装置が
得られる。半導体膜２を保護膜２ｂ，アクティブ層２
ｃ，その下のウェハの３層とし、ウェハに多数の溝を格
子状に形成することで、更に柔軟性を付与できる。
有し、任意の曲面形状の物体上に装着できる半導体装置
を提供する。 【構成】 可撓性を有するフィルム状の基体１上に、ｐ
層やｎ層のアクティブ層２ｃ及びＳｉＯ2 保護膜２ｂ等
からなる可撓性を有する極薄の（例えば３〜８０μｍ厚
の）半導体膜２が導電性接合材３で電気的に接合され、
保護樹脂４で封止されて任意に湾曲できる半導体装置が
得られる。半導体膜２を保護膜２ｂ，アクティブ層２
ｃ，その下のウェハの３層とし、ウェハに多数の溝を格
子状に形成することで、更に柔軟性を付与できる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＩＣカードなど
に用いられる半導体装置に係り、特に、可撓性を備えた
半導体装置に関するものである。
に用いられる半導体装置に係り、特に、可撓性を備えた
半導体装置に関するものである。
【０００２】
【従来の技術】近年、ＩＣカードなど薄型化が必要な装
置においては、ワイヤボンディングなどに代わり、テー
プキャリアパッケージ（ＴＣＰ）などの技術が注目され
てきた。
置においては、ワイヤボンディングなどに代わり、テー
プキャリアパッケージ（ＴＣＰ）などの技術が注目され
てきた。
【０００３】しかし、さらに薄型化を実現するために、
モールドされていないＩＣチップをベアチップとして回
路面を基板側に対向させて接合する、いわゆるフェイス
ダウン接合を開発する動きが盛んになってきた。この接
合技術では、基板の熱膨張係数をベアチップの材料であ
るシリコン（Ｓｉ）の熱膨張係数（α）（３×１０~
6℃）と整合させるために、基板の材料としてベアチッ
プと同一の熱膨張係数を有するセラミックス材料を用い
る必要があった。
モールドされていないＩＣチップをベアチップとして回
路面を基板側に対向させて接合する、いわゆるフェイス
ダウン接合を開発する動きが盛んになってきた。この接
合技術では、基板の熱膨張係数をベアチップの材料であ
るシリコン（Ｓｉ）の熱膨張係数（α）（３×１０~
6℃）と整合させるために、基板の材料としてベアチッ
プと同一の熱膨張係数を有するセラミックス材料を用い
る必要があった。
【０００４】ところが、このセラミックス材料は高価で
民生用などには適さないので、民生用などに適用するた
めに低コストの基板材料が必要となる。そこで、この基
板材料として、ガラスファイバーなどの強化繊維を含ん
だ有機材料の基板、例えばガラスエポキシ基板などが一
般に用いられてきている。しかし、このガラスエポキシ
基板は熱膨張係数αがＳｉに比べて一桁以上大きいた
め、ベアチップをガラスエポキシ基板にフェイスダウン
接合すると、チップの電極上に形成されたバンプが熱的
サイクルにより生じる応力によって疲労破壊を生じ、チ
ップ自体が破損しまたは基板とチップとの接続が断たれ
てしまう。
民生用などには適さないので、民生用などに適用するた
めに低コストの基板材料が必要となる。そこで、この基
板材料として、ガラスファイバーなどの強化繊維を含ん
だ有機材料の基板、例えばガラスエポキシ基板などが一
般に用いられてきている。しかし、このガラスエポキシ
基板は熱膨張係数αがＳｉに比べて一桁以上大きいた
め、ベアチップをガラスエポキシ基板にフェイスダウン
接合すると、チップの電極上に形成されたバンプが熱的
サイクルにより生じる応力によって疲労破壊を生じ、チ
ップ自体が破損しまたは基板とチップとの接続が断たれ
てしまう。
【０００５】この対策として。従来は、基板とチップと
の隙間に樹脂を充填し、熱膨張係数の差をこの樹脂に吸
収させて応力を緩和することにより、チップの破損や破
断を抑制することを図っていた。
の隙間に樹脂を充填し、熱膨張係数の差をこの樹脂に吸
収させて応力を緩和することにより、チップの破損や破
断を抑制することを図っていた。
【０００６】
【発明が解決しようとする課題】上記従来技術では、ガ
ラスエポキシ基板がある程度の可撓性を有しており、こ
のガラスエポキシ基板上に半導体チップを実装すると、
比較的薄型の半導体装置を作製することができるけれど
も、この半導体装置に、これを曲げようとする外力や、
前記熱膨張係数の差による曲げ応力が働くと、この半導
体チップが割れたり更に基板まで割れたりするという問
題が発生した。このような曲げ外力が加わる場合として
は、半導体装置の製造時や使用時に不用意に外力が加わ
る場合だけでなく、例えば板状の半導体装置を弧状面や
円筒面など任意の曲面を有する対象物になじむように積
極的に曲げてシールのように貼着し用いるなどの場合も
考えられる。
ラスエポキシ基板がある程度の可撓性を有しており、こ
のガラスエポキシ基板上に半導体チップを実装すると、
比較的薄型の半導体装置を作製することができるけれど
も、この半導体装置に、これを曲げようとする外力や、
前記熱膨張係数の差による曲げ応力が働くと、この半導
体チップが割れたり更に基板まで割れたりするという問
題が発生した。このような曲げ外力が加わる場合として
は、半導体装置の製造時や使用時に不用意に外力が加わ
る場合だけでなく、例えば板状の半導体装置を弧状面や
円筒面など任意の曲面を有する対象物になじむように積
極的に曲げてシールのように貼着し用いるなどの場合も
考えられる。
【０００７】本発明者の検討結果によれば、このよう
に、やや可撓性を有する基板上に実装した半導体チップ
に割れが生じるのは、比較的可撓性の高い基板が曲り易
く外力や外力に基づく応力や膨張係数の差に基づく応力
にある程度対応できるのに対して、比較的剛性の高い半
導体チップは前記曲げ外力や曲げ応力をまともに受けて
しまい、そのような力に対応して変形できないためであ
ると考えられる。甚だしい場合、半導体チップは粉々に
なってしまうものである。
に、やや可撓性を有する基板上に実装した半導体チップ
に割れが生じるのは、比較的可撓性の高い基板が曲り易
く外力や外力に基づく応力や膨張係数の差に基づく応力
にある程度対応できるのに対して、比較的剛性の高い半
導体チップは前記曲げ外力や曲げ応力をまともに受けて
しまい、そのような力に対応して変形できないためであ
ると考えられる。甚だしい場合、半導体チップは粉々に
なってしまうものである。
【０００８】従って、本発明の目的は、上記従来技術の
欠点を解消し、半導体装置全体の厚さを極めて薄くして
全体に可撓性を備えることにより、曲げ力による半導体
チップの破損や破断を防止すると共に、任意の曲面を有
する物体に貼着して使用することができる半導体装置を
提供することにある。
欠点を解消し、半導体装置全体の厚さを極めて薄くして
全体に可撓性を備えることにより、曲げ力による半導体
チップの破損や破断を防止すると共に、任意の曲面を有
する物体に貼着して使用することができる半導体装置を
提供することにある。
【０００９】
（１） 上記目的を達成するため、本発明の半導体装置
は、可撓性を有する基体上に可撓性を有する極薄の半導
体膜が接合されていることによって、半導体装置全体が
可撓性を有するようにしたものである。
は、可撓性を有する基体上に可撓性を有する極薄の半導
体膜が接合されていることによって、半導体装置全体が
可撓性を有するようにしたものである。
【００１０】（２） 上記（１）において、前記可撓性
を有する半導体膜は、厚みを３μｍないし８０μｍとし
たものである。
を有する半導体膜は、厚みを３μｍないし８０μｍとし
たものである。
【００１１】（３） 上記（１）または（２）におい
て、前記可撓性を有する半導体膜は、アクティブ層と酸
化物層とから構成されている。
て、前記可撓性を有する半導体膜は、アクティブ層と酸
化物層とから構成されている。
【００１２】（４） あるいは、上記（１）または
（２）において、前記可撓性を有する半導体膜は、アク
ティブ層と、そのアクティブ層の下面に形成された酸化
物層と、その酸化物層の下面に形成された薄膜ウェハ層
とから構成され、そのウェハ層表面に多数の溝が形成さ
れている。
（２）において、前記可撓性を有する半導体膜は、アク
ティブ層と、そのアクティブ層の下面に形成された酸化
物層と、その酸化物層の下面に形成された薄膜ウェハ層
とから構成され、そのウェハ層表面に多数の溝が形成さ
れている。
【００１３】（５） 前記半導体膜の前記基体と接合さ
れていない表面が可撓性を有する保護膜によって覆われ
ている。
れていない表面が可撓性を有する保護膜によって覆われ
ている。
【００１４】（６） なお、本発明は、その他に、以下
のように構成することができる。
のように構成することができる。
【００１５】上記可撓性を有する基体にはポリイミドや
ポリエステルを用い、この基体上に配線回路を形成して
おく。この配線回路上に前記薄型半導体チップを接合材
を介して実装することが好ましい。
ポリエステルを用い、この基体上に配線回路を形成して
おく。この配線回路上に前記薄型半導体チップを接合材
を介して実装することが好ましい。
【００１６】前記薄型半導体チップは、例えばシリコン
ウェハ上に加工して作成された半導体チップをアルカリ
水溶液中に浸漬することにより、シリコンウェハの全部
を除去するか、または一部分（所定の厚み）を残して大
部分を除去することによって作成することができる。こ
れにより薄型半導体チップの厚みを８０μｍ以下３μｍ
以上、好ましくは５０μｍ以下１０μｍ以上に加工する
ことができる。半導体チップの浸漬時間等を調整するこ
とで半導体チップを８０μｍ以下好ましくは５０μｍ以
下１０μｍ以上に制御することにより、半導体チップは
湾曲させても動作させることができるように、可撓性を
持たせることができる。
ウェハ上に加工して作成された半導体チップをアルカリ
水溶液中に浸漬することにより、シリコンウェハの全部
を除去するか、または一部分（所定の厚み）を残して大
部分を除去することによって作成することができる。こ
れにより薄型半導体チップの厚みを８０μｍ以下３μｍ
以上、好ましくは５０μｍ以下１０μｍ以上に加工する
ことができる。半導体チップの浸漬時間等を調整するこ
とで半導体チップを８０μｍ以下好ましくは５０μｍ以
下１０μｍ以上に制御することにより、半導体チップは
湾曲させても動作させることができるように、可撓性を
持たせることができる。
【００１７】また、シリコンウェハの裏面側に外力を容
易に緩和するように切欠部（溝）を多数形成しておくこ
ともできる。
易に緩和するように切欠部（溝）を多数形成しておくこ
ともできる。
【００１８】また、接合材による半導体チップと基板と
の電気的接合方法としては、Ｐｂ−Ｓｎ系合金をバンプ
として用いる方法や、バンプに銅を用い、その上にＰｂ
−Ｓｎ系合金を被覆する方法、あるいは異方導電性テー
プを用いて可撓性のある基板上に薄型半導体チップを接
合する方法などがある。
の電気的接合方法としては、Ｐｂ−Ｓｎ系合金をバンプ
として用いる方法や、バンプに銅を用い、その上にＰｂ
−Ｓｎ系合金を被覆する方法、あるいは異方導電性テー
プを用いて可撓性のある基板上に薄型半導体チップを接
合する方法などがある。
【００１９】
【作用】上記構成に基づく作用を説明する。
【００２０】本発明によれば、可撓性（柔軟性）を有す
る基体上に可撓性（柔軟性）を有する極薄の半導体膜
（半導体チップ）が接合されているので、全体として極
めて薄い且つ可撓性のある半導体装置が作成できる。こ
れにより、半導体チップ自体が自在に変形することがで
きるので、半導体チップに加わる外力や応力が緩和さ
れ、半導体装置を曲げても破損や破断が防止され、半導
体装置の曲げに対する強度を高めることができる。この
ように可撓性（柔軟性）の付与された半導体装置は、例
えばコンピュータの入力ペンなど、任意の曲面形状を持
つ物体の曲面上にシールのように貼着して用いることが
できる。
る基体上に可撓性（柔軟性）を有する極薄の半導体膜
（半導体チップ）が接合されているので、全体として極
めて薄い且つ可撓性のある半導体装置が作成できる。こ
れにより、半導体チップ自体が自在に変形することがで
きるので、半導体チップに加わる外力や応力が緩和さ
れ、半導体装置を曲げても破損や破断が防止され、半導
体装置の曲げに対する強度を高めることができる。この
ように可撓性（柔軟性）の付与された半導体装置は、例
えばコンピュータの入力ペンなど、任意の曲面形状を持
つ物体の曲面上にシールのように貼着して用いることが
できる。
【００２１】特に、図８に示すように、半導体膜（半導
体チップ）の膜厚を３〜８０μｍとした場合には曲げ試
験に対する歩留りを５０％以上とし、半導体膜の膜圧を
５〜７０μｍとした場合にはこの歩留りを９５％以上と
することができる。
体チップ）の膜厚を３〜８０μｍとした場合には曲げ試
験に対する歩留りを５０％以上とし、半導体膜の膜圧を
５〜７０μｍとした場合にはこの歩留りを９５％以上と
することができる。
【００２２】半導体膜（半導体チップ）に可撓性を付与
する手段として、少なくともアクティブ層と酸化物層と
で構成した半導体膜の膜厚を上記のように極薄とするほ
か、アクティブ層と酸化物層とウェハ層とから構成した
極薄の半導体膜において、このウェハ層表面に多数の溝
を形成する手段を用いることができる。このような溝を
設けたことにより、半導体膜に可撓性を持たせるように
すると共に、半導体装置を湾曲させたときに応力が局部
的に集中して発生するのを防止して全体に均等に分散す
るようにし、より一層半導体膜の破断や破損を防ぐこと
ができる。
する手段として、少なくともアクティブ層と酸化物層と
で構成した半導体膜の膜厚を上記のように極薄とするほ
か、アクティブ層と酸化物層とウェハ層とから構成した
極薄の半導体膜において、このウェハ層表面に多数の溝
を形成する手段を用いることができる。このような溝を
設けたことにより、半導体膜に可撓性を持たせるように
すると共に、半導体装置を湾曲させたときに応力が局部
的に集中して発生するのを防止して全体に均等に分散す
るようにし、より一層半導体膜の破断や破損を防ぐこと
ができる。
【００２３】なお、基体にポリイミドやポリエステルか
らなるフィルムを用いることでガラス繊維強化材を含ん
だガラスエポキシ基板などに比べ、高い可撓性を持たせ
ると共に著しく低コスト化することができる。
らなるフィルムを用いることでガラス繊維強化材を含ん
だガラスエポキシ基板などに比べ、高い可撓性を持たせ
ると共に著しく低コスト化することができる。
【００２４】
【実施例】以下に、本発明の実施例を図面により説明す
る。
る。
【００２５】図１は本発明の第１実施例に係る半導体装
置の断面図、図２はその半導体装置に使用される半導体
膜を形成する方法を説明するための図である。
置の断面図、図２はその半導体装置に使用される半導体
膜を形成する方法を説明するための図である。
【００２６】図１に示すように、ポリイミドやポリエス
テルなどからなるベースフィルム（７５μｍ厚）を用い
たフレキシブル配線基板（ＦＰＣ基板）１上に、厚さが
５０μｍのモールドされていない半導体膜（所謂ベアチ
ップ）２が導電性の接合材３を介して接合（電気的に接
続）されている。接合後に、例えばＳｉＯ2 フィラ入り
のエポキシ樹脂などからなる保護樹脂４によって封止さ
れている。
テルなどからなるベースフィルム（７５μｍ厚）を用い
たフレキシブル配線基板（ＦＰＣ基板）１上に、厚さが
５０μｍのモールドされていない半導体膜（所謂ベアチ
ップ）２が導電性の接合材３を介して接合（電気的に接
続）されている。接合後に、例えばＳｉＯ2 フィラ入り
のエポキシ樹脂などからなる保護樹脂４によって封止さ
れている。
【００２７】前記ＦＰＣ基板１の製造方法としては、例
えば公知のサブトラクティブ法によって所定の回路パタ
ーンを形成する方法を用いている。
えば公知のサブトラクティブ法によって所定の回路パタ
ーンを形成する方法を用いている。
【００２８】前記半導体膜２の製造方法について図２を
用いて説明する。
用いて説明する。
【００２９】珪素（Ｓｉ）のウェハ２ａ上に二酸化珪素
（ＳｉＯ2 ）の保護膜２ｂを形成し、さらにその上にｐ
層、ｎ層を含むアクティブ層２ｃを形成する。この積層
体の形成方法は従来から周知の技術であり、ウェハ２ａ
を担体としてその上に保護膜２ｂならびにアクティブ層
２ｃが順次形成される。
（ＳｉＯ2 ）の保護膜２ｂを形成し、さらにその上にｐ
層、ｎ層を含むアクティブ層２ｃを形成する。この積層
体の形成方法は従来から周知の技術であり、ウェハ２ａ
を担体としてその上に保護膜２ｂならびにアクティブ層
２ｃが順次形成される。
【００３０】しかる後、この積層体を例えば、水酸化カ
リウムの４０％水溶液（７０℃）に１０〜２０時間浸漬
するケミカルエッチングにより、ウェハ２ａを溶解除去
し、保護膜２ｂとアクティブ層２ｃとを有する厚さｔが
約１０〜５０μｍの極薄の半導体膜２を得ることができ
る。
リウムの４０％水溶液（７０℃）に１０〜２０時間浸漬
するケミカルエッチングにより、ウェハ２ａを溶解除去
し、保護膜２ｂとアクティブ層２ｃとを有する厚さｔが
約１０〜５０μｍの極薄の半導体膜２を得ることができ
る。
【００３１】なお、必要に応じてケミカルエッチングの
時間を前述の条件より短くして、ウェハ２ａの一部を残
した半導体膜２を得ることも可能である。
時間を前述の条件より短くして、ウェハ２ａの一部を残
した半導体膜２を得ることも可能である。
【００３２】前記接合材３による半導体膜２と基板１と
の電気的接続法としては、 半田（Ｐｂ−Ｓｎ系合金）ボールを用いて接合する方
法 半導体膜２側の電極上に銅のバンプを形成し、そのバ
ンプの表面に半田膜を形成し、この半田膜を介してＦＰ
Ｃ基板１の電極パターンと接合する方法 半導体膜２側の電極上に金のバンプを形成し、そのバ
ンプを介して接合する方法 ＦＰＣ基板１の電極パターンと半導体膜２の電極との
間に異方導電性テープを介在させ、圧着、硬化すること
により接合する方法 などがある。
の電気的接続法としては、 半田（Ｐｂ−Ｓｎ系合金）ボールを用いて接合する方
法 半導体膜２側の電極上に銅のバンプを形成し、そのバ
ンプの表面に半田膜を形成し、この半田膜を介してＦＰ
Ｃ基板１の電極パターンと接合する方法 半導体膜２側の電極上に金のバンプを形成し、そのバ
ンプを介して接合する方法 ＦＰＣ基板１の電極パターンと半導体膜２の電極との
間に異方導電性テープを介在させ、圧着、硬化すること
により接合する方法 などがある。
【００３３】図３ならびに図４は、本発明の第２実施例
を説明するための図である。この実施例の場合、半導体
膜２は保護膜２ｂならびにアクティブ層２ｃの他に、ウ
ェハ２ａの一部を残して形成された薄膜ウェハ２ｄが設
けられ、この薄膜ウェハ２ｄには図４に示す断面Ｖ字状
で格子状あるいは平行の溝５が形成されている。この溝
５は、ウェハ２ａをケミカルエッチングして溶解除去す
る際に同時に形成される。この半導体膜２が接合材３を
介してＦＰＣ基板１に接合されている。
を説明するための図である。この実施例の場合、半導体
膜２は保護膜２ｂならびにアクティブ層２ｃの他に、ウ
ェハ２ａの一部を残して形成された薄膜ウェハ２ｄが設
けられ、この薄膜ウェハ２ｄには図４に示す断面Ｖ字状
で格子状あるいは平行の溝５が形成されている。この溝
５は、ウェハ２ａをケミカルエッチングして溶解除去す
る際に同時に形成される。この半導体膜２が接合材３を
介してＦＰＣ基板１に接合されている。
【００３４】本実施例では、このような溝５を形成した
ことにより、半導体膜２の可撓性を更に高めることがで
きる。また、このような溝５を形成したので、半導体装
置を湾曲した場合に応力が１個所に集中することがなく
なり、応力が半導体装置全体に均等に分散される結果、
半導体膜２の可変形性を向上し割れなどによる破損、破
断を防止することができる。同様な溝５を基板１の下面
に設けて更に可撓性を付与することもできる。
ことにより、半導体膜２の可撓性を更に高めることがで
きる。また、このような溝５を形成したので、半導体装
置を湾曲した場合に応力が１個所に集中することがなく
なり、応力が半導体装置全体に均等に分散される結果、
半導体膜２の可変形性を向上し割れなどによる破損、破
断を防止することができる。同様な溝５を基板１の下面
に設けて更に可撓性を付与することもできる。
【００３５】なお、封止材として用いられる保護樹脂４
としては、その充填によって、溝５等により折角付与さ
れた半導体膜２の可撓性や可変形性が失われてしまうこ
とがないように、十分に柔軟性をもった材質のものを選
ぶ必要がある。
としては、その充填によって、溝５等により折角付与さ
れた半導体膜２の可撓性や可変形性が失われてしまうこ
とがないように、十分に柔軟性をもった材質のものを選
ぶ必要がある。
【００３６】図５は、本発明の第３実施例を説明するた
めの図である。この実施例で図３に示す第２実施例と相
違する点は、半導体膜２の配置が表裏反対になってお
り、表側に位置するアクティブ層２ｃとＦＰＣ基板１が
ボンディングワイヤからなる接合材３で電気的に接続さ
れている点である。このワイヤからなる接合材３は、Ｆ
ＰＣ基板１と半導体膜２との間で寸法的に余裕を持たせ
てあり、湾曲に対応できるようになっている。
めの図である。この実施例で図３に示す第２実施例と相
違する点は、半導体膜２の配置が表裏反対になってお
り、表側に位置するアクティブ層２ｃとＦＰＣ基板１が
ボンディングワイヤからなる接合材３で電気的に接続さ
れている点である。このワイヤからなる接合材３は、Ｆ
ＰＣ基板１と半導体膜２との間で寸法的に余裕を持たせ
てあり、湾曲に対応できるようになっている。
【００３７】図６は、本発明の第４実施例を説明するた
めの図である。この実施例で図１に示す第１実施例と相
違する点は、半導体膜２の配置が表裏反対で、表側に位
置するアクティブ層２ｃとＦＰＣ基板１がボンディング
ワイヤからなる接合材３で電気的に接続されている点で
ある。このワイヤからなる接合材３は、ＦＰＣ基板１と
半導体膜２との間で寸法的に余裕を持たせてあり、湾曲
に対応できるようになっている。
めの図である。この実施例で図１に示す第１実施例と相
違する点は、半導体膜２の配置が表裏反対で、表側に位
置するアクティブ層２ｃとＦＰＣ基板１がボンディング
ワイヤからなる接合材３で電気的に接続されている点で
ある。このワイヤからなる接合材３は、ＦＰＣ基板１と
半導体膜２との間で寸法的に余裕を持たせてあり、湾曲
に対応できるようになっている。
【００３８】図７は、本発明の第５実施例を説明するた
めの図で、前記各実施例ではＦＰＣ基板１の片面にのみ
半導体膜２を接合していたが、本実施例ではＦＰＣ基板
１の両面にそれぞれ半導体膜２が接合されている。な
お、ＦＰＣ基板１と半導体膜２の接合方法は、図１〜図
６のいずれかの方法を採用すればよい。
めの図で、前記各実施例ではＦＰＣ基板１の片面にのみ
半導体膜２を接合していたが、本実施例ではＦＰＣ基板
１の両面にそれぞれ半導体膜２が接合されている。な
お、ＦＰＣ基板１と半導体膜２の接合方法は、図１〜図
６のいずれかの方法を採用すればよい。
【００３９】本発明の半導体膜２は可撓性を有している
ため、例えばコンピュータ用入力ペン（ライトペン）の
円筒状の内面に貼着して用いるなど、任意の曲面状の部
分に取り付けることが可能である。
ため、例えばコンピュータ用入力ペン（ライトペン）の
円筒状の内面に貼着して用いるなど、任意の曲面状の部
分に取り付けることが可能である。
【００４０】ここで、図８、図９を参照しながら、半導
体チップの板厚を８０μｍ以下３μｍ以上とした理由に
ついて述べる。図８は半導体チップの板厚と曲げ試験に
対する歩留りとの関係を示す図、図９は半導体チップの
曲げ試験の内容を示す模式図である。
体チップの板厚を８０μｍ以下３μｍ以上とした理由に
ついて述べる。図８は半導体チップの板厚と曲げ試験に
対する歩留りとの関係を示す図、図９は半導体チップの
曲げ試験の内容を示す模式図である。
【００４１】チップを実施例１で述べたように薄型に加
工し、図９に示す治具７を用いて各板厚の厚みにおいて
曲げ変形させる。変形後、チップが破断せずに正常に動
作するチップ数を歩留りに換算（測定個数１００個とし
たデータに基づく）した。
工し、図９に示す治具７を用いて各板厚の厚みにおいて
曲げ変形させる。変形後、チップが破断せずに正常に動
作するチップ数を歩留りに換算（測定個数１００個とし
たデータに基づく）した。
【００４２】曲げ試験の条件は〔１４×６×ｔ（ｍ
ｍ）〕のチップについて、曲率半径Ｒ＝３０ｍｍまでチ
ップを曲げる強度試験とした。その結果、図８に示すデ
ータが得られた。 ステージＩ；チップの板厚が小さ過ぎてチップが破断す
ると共に、正常に動作しない。特に板厚が３μｍ未満で
その傾向が著しい。 ステージII；曲げた状態で検査したチップが全て正常に
動作することを確認できた。 ステージIII；曲げ応力を印加中にチップが破断する個
数が著しく増大した。特に板厚が８０μｍを越えるとそ
の傾向が著しい。
ｍ）〕のチップについて、曲率半径Ｒ＝３０ｍｍまでチ
ップを曲げる強度試験とした。その結果、図８に示すデ
ータが得られた。 ステージＩ；チップの板厚が小さ過ぎてチップが破断す
ると共に、正常に動作しない。特に板厚が３μｍ未満で
その傾向が著しい。 ステージII；曲げた状態で検査したチップが全て正常に
動作することを確認できた。 ステージIII；曲げ応力を印加中にチップが破断する個
数が著しく増大した。特に板厚が８０μｍを越えるとそ
の傾向が著しい。
【００４３】以上の結果、半導体チップを８０μｍ以下
３μｍ以上、好ましくは５０μｍ以下（≧１０μｍ）と
すればよいことが分かる。要は、フレキシブル基板に対
応できるようなチップの可撓性を満たす機械強度を得る
厚みの条件ということになる。
３μｍ以上、好ましくは５０μｍ以下（≧１０μｍ）と
すればよいことが分かる。要は、フレキシブル基板に対
応できるようなチップの可撓性を満たす機械強度を得る
厚みの条件ということになる。
【００４４】なお、図１０に示すようにベアチップをフ
ェイスダウン接合法で接合したときの半導体チップの高
さｈ１と幅ｗ１は、ワイヤボンディング法で接合したと
きの半導体チップの高さｈ２と幅ｗ２に比べて小寸法と
なるので、図１〜図３の実施例のようにベアチップ・フ
ェイスダウン接合法を用いたときは、ワイヤボンディン
グなどの別の材料が不要となり、高さ、面積共に低減が
可能となる。
ェイスダウン接合法で接合したときの半導体チップの高
さｈ１と幅ｗ１は、ワイヤボンディング法で接合したと
きの半導体チップの高さｈ２と幅ｗ２に比べて小寸法と
なるので、図１〜図３の実施例のようにベアチップ・フ
ェイスダウン接合法を用いたときは、ワイヤボンディン
グなどの別の材料が不要となり、高さ、面積共に低減が
可能となる。
【００４５】以上の実施例により、次のような効果が得
られる。 （１） 半導体装置の小型、薄型化が可能となる。 （２） 曲率を有する半導体装置の作成が可能となる。
られる。 （１） 半導体装置の小型、薄型化が可能となる。 （２） 曲率を有する半導体装置の作成が可能となる。
【００４６】（３） 接合した後の半導体チップの強度
が向上する。また、寿命、信頼性の向上を図ることがで
きる。
が向上する。また、寿命、信頼性の向上を図ることがで
きる。
【００４７】（４） フィルム基体が低価格なので、半
導体装置の低コスト化を図ることができる。
導体装置の低コスト化を図ることができる。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
可撓性を有する基体上に可撓性を有する極薄の半導体膜
を接合して全体として可撓性を有する極薄の半導体装置
を得るようにしたので、半導体膜に加わる外力や応力が
緩和されて半導体膜の割れなどによる破損や破断を防止
することができるという効果が得られる。またこのよう
な可撓性が付与されたことにより、半導体装置を任意の
曲面形状を有する対象物に貼着して使用することができ
るという効果が得られる。特に、これらの効果は半導体
膜の膜厚を３μｍ〜８０μｍとしたときに大きいもので
ある。
可撓性を有する基体上に可撓性を有する極薄の半導体膜
を接合して全体として可撓性を有する極薄の半導体装置
を得るようにしたので、半導体膜に加わる外力や応力が
緩和されて半導体膜の割れなどによる破損や破断を防止
することができるという効果が得られる。またこのよう
な可撓性が付与されたことにより、半導体装置を任意の
曲面形状を有する対象物に貼着して使用することができ
るという効果が得られる。特に、これらの効果は半導体
膜の膜厚を３μｍ〜８０μｍとしたときに大きいもので
ある。
【図１】本発明の第１実施例に係る半導体装置の断面図
である。
である。
【図２】図１の半導体装置に使用する半導体膜を形成す
る方法を説明するための断面図である。
る方法を説明するための断面図である。
【図３】本発明の第２実施例に係る半導体装置の断面図
である。
である。
【図４】図３の半導体装置に用いる半導体膜の平面図で
ある。
ある。
【図５】本発明の第３実施例に係る半導体装置の断面図
である。
である。
【図６】本発明の第４実施例に係る半導体装置の断面図
である。
である。
【図７】本発明の第５実施例における半導体膜の装着状
態を示す側面図である。
態を示す側面図である。
【図８】半導体チップの板厚と曲げ試験に対する歩留り
の関係を示す特性図である。
の関係を示す特性図である。
【図９】半導体チップの曲げ試験の内容を示す模式図で
ある。
ある。
【図１０】本発明の効果を示す比較説明図である。
１ ＦＰＣ基板 ２ 半導体膜（半導体チップ） ２ａ ウェハ ２ｂ 保護膜 ２ｃ アクティブ層 ２ｄ 薄膜ウェハ ３ 接合材 ４ 保護樹脂 ５ 溝
フロントページの続き (72)発明者 玉田 要 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内
Claims (5)
- 【請求項１】 可撓性を有する基体上に可撓性を有する
極薄の半導体膜が接合されていることを特徴とする可撓
性を備えた半導体装置。 - 【請求項２】 前記可撓性を有する半導体膜は、厚みを
３μｍないし８０μｍとしたことを特徴とする請求項１
記載の可撓性を備えた半導体装置。 - 【請求項３】 前記可撓性を有する半導体膜は、アクテ
ィブ層と酸化物層とから構成されていることを特徴とす
る請求項１または２記載の可撓性を備えた半導体装置。 - 【請求項４】 前記可撓性を有する半導体膜は、アクテ
ィブ層と、そのアクティブ層の下面に形成された酸化物
層と、その酸化物層の下面に形成された薄膜のウェハ層
とから構成され、そのウェハ層表面に多数の溝が形成さ
れていることを特徴とする請求項１または２記載の可撓
性を備えた半導体装置。 - 【請求項５】 前記半導体膜の前記基体と接合されてい
ない表面が可撓性を有する保護膜によって覆われている
ことを特徴とする請求項１ないし４のいずれか１記載の
可撓性を備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6244199A JPH08111360A (ja) | 1994-10-07 | 1994-10-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6244199A JPH08111360A (ja) | 1994-10-07 | 1994-10-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08111360A true JPH08111360A (ja) | 1996-04-30 |
Family
ID=17115257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6244199A Withdrawn JPH08111360A (ja) | 1994-10-07 | 1994-10-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08111360A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998002921A1 (en) * | 1996-07-11 | 1998-01-22 | Kopin Corporation | Transferred flexible integrated circuit |
| US6479890B1 (en) * | 1998-01-22 | 2002-11-12 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Semiconductor microsystem embedded in flexible foil |
| US7387945B2 (en) | 2004-05-11 | 2008-06-17 | Seiko Epson Corporation | Semiconductor chip, semiconductor device and electronic equipment including warpage control film, and manufacturing method of same |
| US7871834B2 (en) | 2002-11-13 | 2011-01-18 | Oki Data Corporation | Combined semiconductor apparatus with thin semiconductor films |
-
1994
- 1994-10-07 JP JP6244199A patent/JPH08111360A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998002921A1 (en) * | 1996-07-11 | 1998-01-22 | Kopin Corporation | Transferred flexible integrated circuit |
| US6027958A (en) * | 1996-07-11 | 2000-02-22 | Kopin Corporation | Transferred flexible integrated circuit |
| JP2000514937A (ja) * | 1996-07-11 | 2000-11-07 | コピン・コーポレーシヨン | 転送された可撓性集積回路 |
| US6479890B1 (en) * | 1998-01-22 | 2002-11-12 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Semiconductor microsystem embedded in flexible foil |
| US7871834B2 (en) | 2002-11-13 | 2011-01-18 | Oki Data Corporation | Combined semiconductor apparatus with thin semiconductor films |
| US7387945B2 (en) | 2004-05-11 | 2008-06-17 | Seiko Epson Corporation | Semiconductor chip, semiconductor device and electronic equipment including warpage control film, and manufacturing method of same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4401181B2 (ja) | 半導体装置及びその製造方法 | |
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| KR100781827B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| JP3878288B2 (ja) | 半導体装置及びその製造方法 | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| JPH08111360A (ja) | 半導体装置 | |
| JP2002141444A (ja) | 半導体装置およびその製造方法 | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPS61214444A (ja) | 半導体装置 | |
| KR20030016167A (ko) | 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법 | |
| US20220037238A1 (en) | Layout structure of a flexible circuit board | |
| JP2002289735A (ja) | 半導体装置 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JP4522213B2 (ja) | 半導体装置の製造方法 | |
| JP4805362B2 (ja) | 半導体装置の製造方法 | |
| JPS6122461B2 (ja) | ||
| JPH11135536A (ja) | 半導体装置及びその製造方法 | |
| JP2003234371A (ja) | 半導体装置の実装構造 | |
| JPH11186430A (ja) | 半導体装置 | |
| JPS5949719B2 (ja) | 混成集積回路装置 | |
| JP2001156097A (ja) | 電子回路およびｌｓｉチップ実装構造体並びに半導体装置の製造方法 | |
| JPH0511661B2 (ja) | ||
| JPS59143351A (ja) | バンプ付フイルムキヤリアとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |