JPH0810897B2 - マージン設定回路 - Google Patents
マージン設定回路Info
- Publication number
- JPH0810897B2 JPH0810897B2 JP60007979A JP797985A JPH0810897B2 JP H0810897 B2 JPH0810897 B2 JP H0810897B2 JP 60007979 A JP60007979 A JP 60007979A JP 797985 A JP797985 A JP 797985A JP H0810897 B2 JPH0810897 B2 JP H0810897B2
- Authority
- JP
- Japan
- Prior art keywords
- margin setting
- circuit
- load
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Fax Reproducing Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は出力装置に用いられる出力用紙のマージン設
定回路に関するものである。
定回路に関するものである。
従来の技術 近年、出力装置はレーザー・プリンタに見られるよう
に高速化および高分解能化が進み、プリント領域指定の
ための各定数（例えば左側のマージン）の設定値も最小
ドット径の精度が求められる。
に高速化および高分解能化が進み、プリント領域指定の
ための各定数（例えば左側のマージン）の設定値も最小
ドット径の精度が求められる。
以下従来のマージン設定回路のうちの、左側のマージ
ンを設定する左マージン設定回路について説明する。第
４図は従来の左マージン設定回路のブロック図である。
ここで、（11）は各ラインの開始を示す水平同期信号を
検出してカウンタプリセット信号PRESET/を出力する水
平同期信号検出回路、（12）は左マージン設定用カウン
タ、（13）はパラレルデータをシリアルデータに変換す
るパラレル−シリアル変換用シフトレジスタである。ま
た、LSYNは各ラインの開示を示す水平同期信号、VCLKは
左マージン設定用カウンタ（12）およびパラレル−シリ
アル変換用シフトレジスタ（13）を駆動するクロック、
LOAD/はパラレル−シリアル変換用シフトレジスタ（1
3）にパラレルデータをロードするロード信号、WVDOは
プリントアウトされるシリアルデータである。ここで、
信号名の最後尾に「／」がつくものは負論理で、つかな
いものは正論理である。第５図は第４図の回路のタイミ
ングチャートであり、各信号のタイミングを示してあ
る。ここで、第５図のＡは第４図のＡ点における左マー
ジン設定用カウンタ（12）の出力波形である。
ンを設定する左マージン設定回路について説明する。第
４図は従来の左マージン設定回路のブロック図である。
ここで、（11）は各ラインの開始を示す水平同期信号を
検出してカウンタプリセット信号PRESET/を出力する水
平同期信号検出回路、（12）は左マージン設定用カウン
タ、（13）はパラレルデータをシリアルデータに変換す
るパラレル−シリアル変換用シフトレジスタである。ま
た、LSYNは各ラインの開示を示す水平同期信号、VCLKは
左マージン設定用カウンタ（12）およびパラレル−シリ
アル変換用シフトレジスタ（13）を駆動するクロック、
LOAD/はパラレル−シリアル変換用シフトレジスタ（1
3）にパラレルデータをロードするロード信号、WVDOは
プリントアウトされるシリアルデータである。ここで、
信号名の最後尾に「／」がつくものは負論理で、つかな
いものは正論理である。第５図は第４図の回路のタイミ
ングチャートであり、各信号のタイミングを示してあ
る。ここで、第５図のＡは第４図のＡ点における左マー
ジン設定用カウンタ（12）の出力波形である。
このように構成された従来の左マージン設定回路につ
いて以下説明する。各ラインの開始を知らせるLSYN信号
が来ると、第５図に示すように、LSYN信号アクティブ直
後のVCLKの立ち上がり点ａでPRESET/が出力され、左マ
ージン設定用カウンタ（12）に初期値がロードされ、そ
の後のVCLKの立ち上がりで減算され、第５図の点ｂで０
カウントとなり、Ａ信号がHIGHとなり、シリアルデータ
WVDOが出力される。
いて以下説明する。各ラインの開始を知らせるLSYN信号
が来ると、第５図に示すように、LSYN信号アクティブ直
後のVCLKの立ち上がり点ａでPRESET/が出力され、左マ
ージン設定用カウンタ（12）に初期値がロードされ、そ
の後のVCLKの立ち上がりで減算され、第５図の点ｂで０
カウントとなり、Ａ信号がHIGHとなり、シリアルデータ
WVDOが出力される。
なお、コンピュータ技術においては、１ページ分の画
像データの情報量は大量であり、この大量の画像データ
を１ビットづつコントロール（データの書き込み、読み
だし）することは、処理時間の拡大を招くので、通常、
基本的には、複数ビット（例えば、４、８、16、32ビッ
ト）を束（バイト）にして、このバイト単位に処理を行
うようにしている。
像データの情報量は大量であり、この大量の画像データ
を１ビットづつコントロール（データの書き込み、読み
だし）することは、処理時間の拡大を招くので、通常、
基本的には、複数ビット（例えば、４、８、16、32ビッ
ト）を束（バイト）にして、このバイト単位に処理を行
うようにしている。
発明が解決しようとする問題点 従来例として、レーザービームプリンタのように、印
字すべきデータを１ページ分（たとえば、A4サイズな
ど）の２値画像データが格納されたページメモリからパ
ラレルデータとして読み出し、そのデータをパラレルか
らシリアルデータに変換し、ビデオデータとして出力す
るものについて説明する。
字すべきデータを１ページ分（たとえば、A4サイズな
ど）の２値画像データが格納されたページメモリからパ
ラレルデータとして読み出し、そのデータをパラレルか
らシリアルデータに変換し、ビデオデータとして出力す
るものについて説明する。
また、ここでは１回のページメモリからの読み出し
は、16ビットの２値のパラレルデータとする。
は、16ビットの２値のパラレルデータとする。
左マージン設定回路のLOAD/信号の周期はページメモ
リからのデータの読み出し単位が16ビットであり、ま
た、VCLKの周期でビデオデータを１ビットずつシフトし
出力するので、16VCLKである。一方、シフトレジスタ
（13）はLOAD/信号の周期でページメモリからの16ビッ
トデータをセットし、VCLKの立ち上がりでシフトしつづ
ける。ページメモリへ与えるメモリアドレスの初期値は
出力すべき１ページデータの開始アドレスを示し、ペー
ジメモリから１番初めに読み出されるパラレルデータの
最初のビットは出力する紙の上では左上の出力開始位置
となる。また、プリント動作の開始時は、上記説明で示
したようにアドレスはページメモリの開始アドレスを示
し、左マージン設定用カウンタが水平同期信号検出回路
（11）がPRESET/信号を出力するまではカウントを開始
しない。カウント開始後は所定の出力すべき水平方向の
パラレルデータを読み終えた後は、カウント動作を一時
停止し、次のラインの左マージン設定用カウンタが水平
同期信号検出回路（11）がPRESET/信号を出力した時点
でカウントを継続するものとする。
リからのデータの読み出し単位が16ビットであり、ま
た、VCLKの周期でビデオデータを１ビットずつシフトし
出力するので、16VCLKである。一方、シフトレジスタ
（13）はLOAD/信号の周期でページメモリからの16ビッ
トデータをセットし、VCLKの立ち上がりでシフトしつづ
ける。ページメモリへ与えるメモリアドレスの初期値は
出力すべき１ページデータの開始アドレスを示し、ペー
ジメモリから１番初めに読み出されるパラレルデータの
最初のビットは出力する紙の上では左上の出力開始位置
となる。また、プリント動作の開始時は、上記説明で示
したようにアドレスはページメモリの開始アドレスを示
し、左マージン設定用カウンタが水平同期信号検出回路
（11）がPRESET/信号を出力するまではカウントを開始
しない。カウント開始後は所定の出力すべき水平方向の
パラレルデータを読み終えた後は、カウント動作を一時
停止し、次のラインの左マージン設定用カウンタが水平
同期信号検出回路（11）がPRESET/信号を出力した時点
でカウントを継続するものとする。
従来の左マージン設定回路では、左マージン設定カウ
ンタの設定値によっては、LOAD/信号のアクティブ後、
ノンアクティブになるタイミングとＡ信号のアクティブ
の位相があわない（図５参照）。上記位相が合うのは図
５ではｄ点か、ｅ点しかない。つまり、Ａ信号のアクテ
ィブと左マージン設定用カウンタのLOAD/信号のアクテ
ィブ後、ノンアクティブになるタイミングを合わせるに
は、ｄ点でＡ信号をアクティブにする左マージン設定カ
ウンタ値（ここではｚとする）に16の倍数（16VCLK時
間）を加えたカウンタ値しかない。
ンタの設定値によっては、LOAD/信号のアクティブ後、
ノンアクティブになるタイミングとＡ信号のアクティブ
の位相があわない（図５参照）。上記位相が合うのは図
５ではｄ点か、ｅ点しかない。つまり、Ａ信号のアクテ
ィブと左マージン設定用カウンタのLOAD/信号のアクテ
ィブ後、ノンアクティブになるタイミングを合わせるに
は、ｄ点でＡ信号をアクティブにする左マージン設定カ
ウンタ値（ここではｚとする）に16の倍数（16VCLK時
間）を加えたカウンタ値しかない。
しかるに、図５に示す例では、ｂ点でＡ信号がアクテ
ィブになると、それ以後のデータがビデオデータとして
出力され、出力用紙に印刷されるが、ｂ点直前のLOAD/
信号でシフトレジスタに読み込んだパラレルデータのう
ち、ｄ点からｅ点までの出力すべきデータが失われるこ
とになる。なんとなれば、Ａ信号がアクティブにならな
いとビデオデータは出力されない。これを回避するに
は、左マージン設定用カウンタの値をｄ点でＡ信号をア
クティブにする左マージン設定カウンタ値に16の倍数
（16VCLK時間）を加えたカウンタ値に設定するしかな
い。ここではｄが１ラインの最初のLOAD/信号がアクテ
ィブからノンアクティブに変化する点とする。つまり、
上記説明で示したように出力すべきデータを失わないた
めには、左マージン設定カウンタ値はｚ＋16N（Ｎは
１、２、３……の自然数）となり、左マージンの分解能
（設定可能な長さの単位）は最小ドット径（ドットピッ
チと同じ）×16になり、最小ドット径単位では設定不可
能である欠点があった。
ィブになると、それ以後のデータがビデオデータとして
出力され、出力用紙に印刷されるが、ｂ点直前のLOAD/
信号でシフトレジスタに読み込んだパラレルデータのう
ち、ｄ点からｅ点までの出力すべきデータが失われるこ
とになる。なんとなれば、Ａ信号がアクティブにならな
いとビデオデータは出力されない。これを回避するに
は、左マージン設定用カウンタの値をｄ点でＡ信号をア
クティブにする左マージン設定カウンタ値に16の倍数
（16VCLK時間）を加えたカウンタ値に設定するしかな
い。ここではｄが１ラインの最初のLOAD/信号がアクテ
ィブからノンアクティブに変化する点とする。つまり、
上記説明で示したように出力すべきデータを失わないた
めには、左マージン設定カウンタ値はｚ＋16N（Ｎは
１、２、３……の自然数）となり、左マージンの分解能
（設定可能な長さの単位）は最小ドット径（ドットピッ
チと同じ）×16になり、最小ドット径単位では設定不可
能である欠点があった。
本発明は上記従来の欠点を解消するもので、左マージ
ンなどのマージンの設定値を最小ドット径の分解能まで
上げることのできるマージン設定回路を提供することを
目的とする。
ンなどのマージンの設定値を最小ドット径の分解能まで
上げることのできるマージン設定回路を提供することを
目的とする。
問題点を解決するための手段 本発明は、この問題点を解決するために、出力画像の
一ラインを構成するドットデータを、複数ビットで構成
されるパラレルデータの複数を順次シリアルデータに変
換して出力する画像出力装置に用いられるマージン設定
回路であって、各ラインの開始を示す水平同期信号を検
出する水平同期信号検出回路と、前記水平同期信号検出
回路出力が各ラインの開始を検出してから画像データの
出力を開始すべき時刻までに計数すべき駆動クロック数
に対応する初期値をプリセットされるマージン設定用カ
ウンタと、パラレルデータをシリアルデータに変換する
シフトレジスタと、前記駆動クロックパルスを所定数計
数する毎に前記シフトレジスタにパラレルデータをロー
ドするロード信号を発生するロードパルス発生回路と、
前記ロードパルス発生回路からのロード信号を前記マー
ジン設定用カウンタによるカウント完了時に一致させる
ため、前記ロードパルス発生回路のロードパルス発生時
の前記マージン設定用カウンタのカウント値分前記駆動
クロックパルスを計数するまで前記ロードパルス発生回
路に計数を停止させるストップ信号を発生するウエイト
タイミング発生回路とを備えた構成にしたものである。
一ラインを構成するドットデータを、複数ビットで構成
されるパラレルデータの複数を順次シリアルデータに変
換して出力する画像出力装置に用いられるマージン設定
回路であって、各ラインの開始を示す水平同期信号を検
出する水平同期信号検出回路と、前記水平同期信号検出
回路出力が各ラインの開始を検出してから画像データの
出力を開始すべき時刻までに計数すべき駆動クロック数
に対応する初期値をプリセットされるマージン設定用カ
ウンタと、パラレルデータをシリアルデータに変換する
シフトレジスタと、前記駆動クロックパルスを所定数計
数する毎に前記シフトレジスタにパラレルデータをロー
ドするロード信号を発生するロードパルス発生回路と、
前記ロードパルス発生回路からのロード信号を前記マー
ジン設定用カウンタによるカウント完了時に一致させる
ため、前記ロードパルス発生回路のロードパルス発生時
の前記マージン設定用カウンタのカウント値分前記駆動
クロックパルスを計数するまで前記ロードパルス発生回
路に計数を停止させるストップ信号を発生するウエイト
タイミング発生回路とを備えた構成にしたものである。
作用 マージン設定用カウンタの出力Ａ信号がアクティブ
（HIGH）になる時点の前の例えば17VCLK以内に発生する
ロード信号のアクティブモード（立ち上がり）に同期す
るストップ信号によりロードパルス発生回路の動作を一
時停止させ、それによりロード信号をアクティブ（立ち
下がり状態）に保ってシフトレジスタをロード状態にし
ておき、Ａ信号がアクティブ（HIGH）に1VCLK前に前記
ストップ信号を解除し、その後のロード信号の立ち上が
りでシフトレジスタをシフトモードに設定する。これに
より、マージン設定用カウンタに任意の値をセットして
も、Ａ信号HIGHすなわちマージン設定用カウンタが０カ
ウントになると、それに同期してパラレルデータの先頭
よりシリアルデータのWVDOを出力する。また、ロード信
号は、この時点より16VCLK後に再びアクティブになるモ
ードになるので、マージン設定を最小ドット径の分解能
で設定できる。
（HIGH）になる時点の前の例えば17VCLK以内に発生する
ロード信号のアクティブモード（立ち上がり）に同期す
るストップ信号によりロードパルス発生回路の動作を一
時停止させ、それによりロード信号をアクティブ（立ち
下がり状態）に保ってシフトレジスタをロード状態にし
ておき、Ａ信号がアクティブ（HIGH）に1VCLK前に前記
ストップ信号を解除し、その後のロード信号の立ち上が
りでシフトレジスタをシフトモードに設定する。これに
より、マージン設定用カウンタに任意の値をセットして
も、Ａ信号HIGHすなわちマージン設定用カウンタが０カ
ウントになると、それに同期してパラレルデータの先頭
よりシリアルデータのWVDOを出力する。また、ロード信
号は、この時点より16VCLK後に再びアクティブになるモ
ードになるので、マージン設定を最小ドット径の分解能
で設定できる。
実施例 以下本発明の一実施例を図面に基づいて説明する。こ
こでは、マージン設定回路として、左側のマージンを設
定する左マージン設定回路を例に挙げて説明する。第１
図は本発明の一実施例における左マージン設定回路のブ
ロック図を示す。第１図において、（21）は各ラインの
開始を知らせる水平同期信号の検出回路で、マージン設
定用カウンタとしての左マージン設定用カウンタ（22）
の初期値をプリセットするPRESET/信号を発生する。（2
5）はパラレルデータをシリアルデータに変換するパラ
レル−シリアル変換用シフトレジスタである。（24）は
シフトレジスタ（25）にパラレルデータをロードするた
めのLOAD/信号を発生するロードパルス発生回路であ
る。（23）はロードパルス発生回路（24）の回路の動作
を一時停止させるCOUNT・STOP/信号を出力するウエイト
タイミング発生回路である。LSYN信号は水平同期信号、
VCLKは（22）（23）（24）（25）の回路を駆動するクロ
ック、WVDOはプリントアウトされるシリアルデータであ
る。
こでは、マージン設定回路として、左側のマージンを設
定する左マージン設定回路を例に挙げて説明する。第１
図は本発明の一実施例における左マージン設定回路のブ
ロック図を示す。第１図において、（21）は各ラインの
開始を知らせる水平同期信号の検出回路で、マージン設
定用カウンタとしての左マージン設定用カウンタ（22）
の初期値をプリセットするPRESET/信号を発生する。（2
5）はパラレルデータをシリアルデータに変換するパラ
レル−シリアル変換用シフトレジスタである。（24）は
シフトレジスタ（25）にパラレルデータをロードするた
めのLOAD/信号を発生するロードパルス発生回路であ
る。（23）はロードパルス発生回路（24）の回路の動作
を一時停止させるCOUNT・STOP/信号を出力するウエイト
タイミング発生回路である。LSYN信号は水平同期信号、
VCLKは（22）（23）（24）（25）の回路を駆動するクロ
ック、WVDOはプリントアウトされるシリアルデータであ
る。
第２図は第１図の回路の動作時のタイミングチャート
の一例を示し、Ａ信号は第１図のＡ点の波形である。こ
のように構成された本実施例の左マージン設定回路の動
作について以下説明する。
の一例を示し、Ａ信号は第１図のＡ点の波形である。こ
のように構成された本実施例の左マージン設定回路の動
作について以下説明する。
各ラインの開始を知らせるLSYN信号が来ると、その直
後のVCLKの立ち上がりに同期して左マージン設定用カウ
ンタ（22）に初期値をプリセットするのは従来例と同様
である。その後、左マージン設定用カウンタ（22）はVC
LKの立ち上がりでカウントダウンして行き、第２図のａ
点でＡ信号をHIGHにする。一方、ウエイトタイミング発
生回路（23）は第２図のｃ区間にくるLOAD/信号の立ち
下がり（ｅ点）に同期して、ロードパルス発生回路（2
4）の動作を一時停止するCOUNT・STOP/信号をアクティ
ブし、ａ点の1VCLK前のｂ点まで保持する。その結果ロ
ードパルス発生回路（24）はｅ点のVCLKからｂ点のVCLK
まで動作を停止し、ｄ点のVCLKより再び動作を始めるの
で、LOAD/信号はｅ点よりｆ点までアクティブとなる。
また、シフトレジスタ（25）はLOAD/信号がｅ点よりｆ
点までLOWなので、その間パラレルデータをロードする
状態を保持し、ｄ点のVCLKの立ち上がりに同期してLOAD
/信号がHIGH（ｆ点）になり、かつＡ信号がHIGH（ａ
点）になることに連動してシリアルデータWVDOを転送し
始める。ここでLOAD/信号は16VCLK周期なので、第２図
のｃの区間中にかならずアクティブになるが、LOAD/信
号をその時点よりｆ点まで、上記説明によるようにCOUN
T・STOP/信号により引き延ばすと、左マージン設定回路
に任意の値を設定しても（つまり、第２図のｃの区間の
どの位置でLOAD/信号がアクティブになっても）、ａ点
でHIGHになる時点（ｄ点のVCLKの立ち上がりに同期し
て）で、シフトレジスタ（15）はロードしたパラレルデ
ータの先頭からシリアルデータを転送し、また、LOAD/
信号の位相も揃うので、左マージンは最小ドット径の精
度で設定される。
後のVCLKの立ち上がりに同期して左マージン設定用カウ
ンタ（22）に初期値をプリセットするのは従来例と同様
である。その後、左マージン設定用カウンタ（22）はVC
LKの立ち上がりでカウントダウンして行き、第２図のａ
点でＡ信号をHIGHにする。一方、ウエイトタイミング発
生回路（23）は第２図のｃ区間にくるLOAD/信号の立ち
下がり（ｅ点）に同期して、ロードパルス発生回路（2
4）の動作を一時停止するCOUNT・STOP/信号をアクティ
ブし、ａ点の1VCLK前のｂ点まで保持する。その結果ロ
ードパルス発生回路（24）はｅ点のVCLKからｂ点のVCLK
まで動作を停止し、ｄ点のVCLKより再び動作を始めるの
で、LOAD/信号はｅ点よりｆ点までアクティブとなる。
また、シフトレジスタ（25）はLOAD/信号がｅ点よりｆ
点までLOWなので、その間パラレルデータをロードする
状態を保持し、ｄ点のVCLKの立ち上がりに同期してLOAD
/信号がHIGH（ｆ点）になり、かつＡ信号がHIGH（ａ
点）になることに連動してシリアルデータWVDOを転送し
始める。ここでLOAD/信号は16VCLK周期なので、第２図
のｃの区間中にかならずアクティブになるが、LOAD/信
号をその時点よりｆ点まで、上記説明によるようにCOUN
T・STOP/信号により引き延ばすと、左マージン設定回路
に任意の値を設定しても（つまり、第２図のｃの区間の
どの位置でLOAD/信号がアクティブになっても）、ａ点
でHIGHになる時点（ｄ点のVCLKの立ち上がりに同期し
て）で、シフトレジスタ（15）はロードしたパラレルデ
ータの先頭からシリアルデータを転送し、また、LOAD/
信号の位相も揃うので、左マージンは最小ドット径の精
度で設定される。
第３図は本左マージン設定回路がレーザー・プリンタ
・コントローラ中に位置付けされたところを示す。
（１）はレーザー・プリンタ、（２）はレーザー・プリ
ンタ・コントローラ、（３）はレーザー・プリンタ・イ
ンターフェース部、（４）は左マージン設定回路、
（５）はSBC部、（６）はバス調停回路である。
・コントローラ中に位置付けされたところを示す。
（１）はレーザー・プリンタ、（２）はレーザー・プリ
ンタ・コントローラ、（３）はレーザー・プリンタ・イ
ンターフェース部、（４）は左マージン設定回路、
（５）はSBC部、（６）はバス調停回路である。
発明の効果 以上本発明は、水平同期信号検出回路、マージン設定
用カウンタと、ロードパルス発生回路と、その回路を一
時停止させるウエイトタイミング発生回路と、パラレル
・データをシリアルデータに変換するシフトレジスタよ
りなるマージン設定回路であるので、ウエイトタイミン
グ発生回路により、マージン設定用カウンタに任意の値
を設定しても、このカウンタが０カウントに達した時
に、それに同期してロードパルス発生回路を同じ位相で
動作を開始させ、シフトレジスタにロードした16ビット
のパラレルデータの先頭より、これをシリアル・データ
として転送することが実現でき、マージンを最小ドット
径の精度で設定できるものである。
用カウンタと、ロードパルス発生回路と、その回路を一
時停止させるウエイトタイミング発生回路と、パラレル
・データをシリアルデータに変換するシフトレジスタよ
りなるマージン設定回路であるので、ウエイトタイミン
グ発生回路により、マージン設定用カウンタに任意の値
を設定しても、このカウンタが０カウントに達した時
に、それに同期してロードパルス発生回路を同じ位相で
動作を開始させ、シフトレジスタにロードした16ビット
のパラレルデータの先頭より、これをシリアル・データ
として転送することが実現でき、マージンを最小ドット
径の精度で設定できるものである。
第１図は本発明の一実施例を示す左マージン設定回路の
ブロック図、第２図はその各部の信号タイミング図、第
３図は本左マージン設定回路のレーザー・プリンタ・コ
ントローラ中の位置付けを示す図、第４図は従来の左マ
ージン設定回路のブロック図、第５図はその各部の信号
タイミング図である。 （21）……水平同期信号検出回路、（22）……左マージ
ン設定用カウンタ、（23）……ウエイトタイミング発生
回路、（24）……ロードパルス発生回路、（25）……パ
ラレル−シリアル変換用シフトレジスタ、（LSYN）……
水平同期信号、（VCLK）……駆動クロック、（PRESET
/）……カウンタプリセット信号、（COUNT・STOP/）…
…一時停止信号、（LOAD/）……ロード信号、（WVDO）
……プリントアウトのシリアルデータ
ブロック図、第２図はその各部の信号タイミング図、第
３図は本左マージン設定回路のレーザー・プリンタ・コ
ントローラ中の位置付けを示す図、第４図は従来の左マ
ージン設定回路のブロック図、第５図はその各部の信号
タイミング図である。 （21）……水平同期信号検出回路、（22）……左マージ
ン設定用カウンタ、（23）……ウエイトタイミング発生
回路、（24）……ロードパルス発生回路、（25）……パ
ラレル−シリアル変換用シフトレジスタ、（LSYN）……
水平同期信号、（VCLK）……駆動クロック、（PRESET
/）……カウンタプリセット信号、（COUNT・STOP/）…
…一時停止信号、（LOAD/）……ロード信号、（WVDO）
……プリントアウトのシリアルデータ
Claims (1)
- 【請求項１】出力画像の一ラインを構成するドットデー
タを、複数ビットで構成されるパラレルデータの複数を
順次シリアルデータに変換して出力する画像出力装置に
用いられるマージン設定回路であって、各ラインの開始
を示す水平同期信号を検出する水平同期信号検出回路
と、前記水平同期信号検出回路出力が各ラインの開始を
検出してから画像データの出力を開始すべき時刻までに
計数すべき駆動クロック数に対応する初期値をプリセッ
トされるマージン設定用カウンタと、パラレルデータを
シリアルデータに変換するシフトレジスタと、前記駆動
クロックパルスを所定数計数する毎に前記シフトレジス
タにパラレルデータをロードするロード信号を発生する
ロードパルス発生回路と、前記ロードパルス発生回路か
らのロード信号を前記マージン設定用カウンタによるカ
ウント完了時に一致させるため、前記ロードパルス発生
回路のロードパルス発生時の前記マージン設定用カウン
タのカウント値分前記駆動クロックパルスを計数するま
で前記ロードパルス発生回路に計数を停止させるストッ
プ信号を発生するウエイトタイミング発生回路とを備え
たマージン設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60007979A JPH0810897B2 (ja) | 1985-01-18 | 1985-01-18 | マージン設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60007979A JPH0810897B2 (ja) | 1985-01-18 | 1985-01-18 | マージン設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61167275A JPS61167275A (ja) | 1986-07-28 |
| JPH0810897B2 true JPH0810897B2 (ja) | 1996-01-31 |
Family
ID=11680563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60007979A Expired - Lifetime JPH0810897B2 (ja) | 1985-01-18 | 1985-01-18 | マージン設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810897B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3971044A (en) * | 1974-11-11 | 1976-07-20 | Ibm Corporation | Electronic horizontal shifting and variable print width in a buffered printer |
| JPS5339725A (en) * | 1976-09-22 | 1978-04-11 | American Magnetics Corp | Transducer head assembly |
| JPS5955670A (ja) * | 1982-09-24 | 1984-03-30 | Fuji Xerox Co Ltd | 画信号処理装置 |
| JPS5975480A (ja) * | 1982-10-21 | 1984-04-28 | Toshiba Corp | メモリ装置 |
| JPS59160174A (ja) * | 1983-03-02 | 1984-09-10 | フアナツク株式会社 | グラフイツクデイスプレイ装置 |
| JPS59226559A (ja) * | 1983-06-08 | 1984-12-19 | Fuji Xerox Co Ltd | 多色プリンタのレジストレ−シヨン調整装置 |
-
1985
- 1985-01-18 JP JP60007979A patent/JPH0810897B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61167275A (ja) | 1986-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2141270A (en) | Multiple byte serial data transfer protocol | |
| US4956804A (en) | Data processing system with memories access time counting and information processor wait signal generating circuitries | |
| JPH0810897B2 (ja) | マージン設定回路 | |
| JPS6121011B2 (ja) | ||
| US4956717A (en) | Method of and apparatus for controller duplex page printer | |
| JP2617909B2 (ja) | レーザー・プリンタ装置 | |
| JPH0342189B2 (ja) | ||
| JPS61177564A (ja) | 共有記憶装置 | |
| JPH01232061A (ja) | プリンタ制御装置 | |
| JP2796763B2 (ja) | 印字ヘッド制御方式 | |
| US5325515A (en) | Single-component memory controller utilizing asynchronous state machines | |
| KR880000997B1 (ko) | 레이저 프린터의 글자간격 제어장치 | |
| JP2687957B2 (ja) | プリンタ | |
| JP2956767B2 (ja) | プリンタにおける印字データ制御装置 | |
| JP2001022692A (ja) | マイクロコンピュータ及び制御システム | |
| JP2874437B2 (ja) | 画像処理装置 | |
| JPS61131967A (ja) | サ−マルプリンタ | |
| JPH03213361A (ja) | ページプリンタ | |
| JPS59135530A (ja) | Ｄｍａによるメモリ読み出し方式 | |
| SU746735A1 (ru) | Буферное запоминающее устройство | |
| JPS62146069A (ja) | サ−マルラインプリンタ | |
| JPH09207371A (ja) | 熱転写ラインプリンタ用データｄｍａ転送回路 | |
| JPH024542A (ja) | プリンタの制御装置 | |
| JP3256464B2 (ja) | 非同期転送制御方式 | |
| JPS60245362A (ja) | プリンタ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |