JPH08108292A - はんだ付け方法 - Google Patents
はんだ付け方法Info
- Publication number
- JPH08108292A JPH08108292A JP24275694A JP24275694A JPH08108292A JP H08108292 A JPH08108292 A JP H08108292A JP 24275694 A JP24275694 A JP 24275694A JP 24275694 A JP24275694 A JP 24275694A JP H08108292 A JPH08108292 A JP H08108292A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- soldering
- layer
- circuit board
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 電子部品を電子回路基板41に、フラックス
なしで、良好にはんだ付けできるようにする。 【構成】 共晶はんだ層11の表面に、表面張力の小さ
いはんだ層21を被覆した2層はんだを製作し、この2
層はんだに、熱分解性もしくは蒸発性の溶剤を混合して
はんだペーストを製作し、このはんだペーストを還元雰
囲気(水素雰囲気)に維持されたリフロー炉内で電子回
路基板41に供給する。還元雰囲気によりはんだ付け部
の酸化膜を除去するとともに、前記はんだ層21の作用
により共晶はんだ層11の表面張力を低下させて、フラ
ックスなしで、はんだの濡れ性を確保でき、良好なはん
だ付けを実現できる。
なしで、良好にはんだ付けできるようにする。 【構成】 共晶はんだ層11の表面に、表面張力の小さ
いはんだ層21を被覆した2層はんだを製作し、この2
層はんだに、熱分解性もしくは蒸発性の溶剤を混合して
はんだペーストを製作し、このはんだペーストを還元雰
囲気(水素雰囲気)に維持されたリフロー炉内で電子回
路基板41に供給する。還元雰囲気によりはんだ付け部
の酸化膜を除去するとともに、前記はんだ層21の作用
により共晶はんだ層11の表面張力を低下させて、フラ
ックスなしで、はんだの濡れ性を確保でき、良好なはん
だ付けを実現できる。
Description
【0001】
【産業上の利用分野】本発明は、はんだ付けをフラック
スなしで良好に実施できる無洗浄化はんだ付け方法に関
するもので、特に電子回路基板にトランジスタ、抵抗、
コンデンサ、振動子等の種々の電子部品をフラックスな
しではんだ付けできる方法として有効なものである。
スなしで良好に実施できる無洗浄化はんだ付け方法に関
するもので、特に電子回路基板にトランジスタ、抵抗、
コンデンサ、振動子等の種々の電子部品をフラックスな
しではんだ付けできる方法として有効なものである。
【0002】
【従来の技術】従来、この種の無洗浄化はんだ付け方法
としては、還元雰囲気(例えば、H2)中で、フラック
スを使用せずに、電子部品を回路基板にはんだ付けする
ものが知られている。
としては、還元雰囲気(例えば、H2)中で、フラック
スを使用せずに、電子部品を回路基板にはんだ付けする
ものが知られている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来方法では、フラックスを使用していないため、はんだ
の濡れ性を確保するためには、はんだ付け温度(リフロ
ー炉温度)を350°C以上の高温に設定する必要があ
った。すなわち、350°Cでの還元雰囲気でリフロー
することにより、はんだ付け母材(回路基板および電子
部品)側の表面張力を増大して、はんだの濡れ性を確保
するようにしている。
来方法では、フラックスを使用していないため、はんだ
の濡れ性を確保するためには、はんだ付け温度(リフロ
ー炉温度)を350°C以上の高温に設定する必要があ
った。すなわち、350°Cでの還元雰囲気でリフロー
することにより、はんだ付け母材(回路基板および電子
部品)側の表面張力を増大して、はんだの濡れ性を確保
するようにしている。
【0004】そのため、従来方法は、パワートランジス
タのごとき高温耐熱部品しか適用できない。従って、高
温耐熱性を有してない他の部品を回路基板に搭載する場
合には、フラックスを含むはんだを用いて、フラックス
の作用で濡れ性を確保して、235°Cという比較的低
温ではんだ付けを行うようにしている。このフラックス
を含むはんだを用いる場合には、フラックス残渣が生じ
るため、電子回路の電気絶縁信頼性を確保できない。そ
のため、はんだ付け後に、トリクロロエタンやフロンと
いった洗浄剤を用いて、はんだ付け部を洗浄する必要が
あり、洗浄廃液の無公害化といった環境問題への対応等
が必要となるので、製造コストの上昇を招く。
タのごとき高温耐熱部品しか適用できない。従って、高
温耐熱性を有してない他の部品を回路基板に搭載する場
合には、フラックスを含むはんだを用いて、フラックス
の作用で濡れ性を確保して、235°Cという比較的低
温ではんだ付けを行うようにしている。このフラックス
を含むはんだを用いる場合には、フラックス残渣が生じ
るため、電子回路の電気絶縁信頼性を確保できない。そ
のため、はんだ付け後に、トリクロロエタンやフロンと
いった洗浄剤を用いて、はんだ付け部を洗浄する必要が
あり、洗浄廃液の無公害化といった環境問題への対応等
が必要となるので、製造コストの上昇を招く。
【0005】本発明は上記点に鑑みてなされたもので、
220°C〜240°C程度の比較的低温においても、
はんだの濡れ性を確保でき、電子部品をフラックスなし
で(すなわち無洗浄化で)、良好にはんだ付けを行うこ
とができるはんだ付け方法を提供することを目的とす
る。
220°C〜240°C程度の比較的低温においても、
はんだの濡れ性を確保でき、電子部品をフラックスなし
で(すなわち無洗浄化で)、良好にはんだ付けを行うこ
とができるはんだ付け方法を提供することを目的とす
る。
【0006】
【課題を解決するための手段】本発明は上記目的を達成
するため、以下の技術的手段を採用する。請求項1記載
の発明では、主はんだ層(11)の表面に、表面張力の
小さいはんだ層(21)を被覆して2層はんだを製作す
る工程(10、20)と、この2層はんだをはんだ付け
対象物(41)の必要箇所に供給する工程(40)と、
このはんだ付け対象物(41)を還元雰囲気中にてはん
だ付け温度に加熱してはんだ付けを行う工程(60)
と、を有するはんだ付け方法を特徴としている。
するため、以下の技術的手段を採用する。請求項1記載
の発明では、主はんだ層(11)の表面に、表面張力の
小さいはんだ層(21)を被覆して2層はんだを製作す
る工程(10、20)と、この2層はんだをはんだ付け
対象物(41)の必要箇所に供給する工程(40)と、
このはんだ付け対象物(41)を還元雰囲気中にてはん
だ付け温度に加熱してはんだ付けを行う工程(60)
と、を有するはんだ付け方法を特徴としている。
【0007】請求項2記載の発明では、主はんだ層(1
1)の表面に、表面張力の小さいはんだ層(21)を被
覆して2層はんだを製作する工程(10、20)と、こ
の2層はんだに、はんだ付け温度にて熱分解、もしくは
蒸発する溶剤(31)を混合してはんだペーストを製作
する工程(30)と、このはんだペーストを電子回路基
板(41)の必要箇所に供給する工程(40)と、この
はんだペースト供給後に、電子部品を前記電子回路基板
(41)に搭載する工程(50)と、前記電子回路基板
(41)を還元雰囲気中にてはんだ付け温度に加熱し
て、電子回路基板(41)と電子部品とのはんだ付けを
行う工程(60)と、を有するはんだ付け方法を特徴と
している。
1)の表面に、表面張力の小さいはんだ層(21)を被
覆して2層はんだを製作する工程(10、20)と、こ
の2層はんだに、はんだ付け温度にて熱分解、もしくは
蒸発する溶剤(31)を混合してはんだペーストを製作
する工程(30)と、このはんだペーストを電子回路基
板(41)の必要箇所に供給する工程(40)と、この
はんだペースト供給後に、電子部品を前記電子回路基板
(41)に搭載する工程(50)と、前記電子回路基板
(41)を還元雰囲気中にてはんだ付け温度に加熱し
て、電子回路基板(41)と電子部品とのはんだ付けを
行う工程(60)と、を有するはんだ付け方法を特徴と
している。
【0008】請求項3記載の発明では、請求項1または
2に記載のはんだ付け方法において、前記主はんだ層
(11)は、Sn−Pb系の共晶はんだからなり、前記
表面張力の小さいはんだ層(21)は、Sn−Pb−B
i系、 Sn−Pb−In系、およびSn−Pb−Sb
系のいずれか1つからなることを特徴とする。
2に記載のはんだ付け方法において、前記主はんだ層
(11)は、Sn−Pb系の共晶はんだからなり、前記
表面張力の小さいはんだ層(21)は、Sn−Pb−B
i系、 Sn−Pb−In系、およびSn−Pb−Sb
系のいずれか1つからなることを特徴とする。
【0009】なお、上記各手段の括弧内の符号は、後述
する実施例記載の具体的手段との対応関係を示すもので
ある。
する実施例記載の具体的手段との対応関係を示すもので
ある。
【0010】
【発明の作用効果】請求項1〜3記載の発明によれば、
上記技術的手段を有しているため、はんだ付け時に、は
んだ表面の酸化膜は還元雰囲気により還元され、除去さ
れる。同時に、はんだ付けの母材(電子回路基板および
電子部品等)側の表面の酸化膜も、還元雰囲気により還
元、除去される。
上記技術的手段を有しているため、はんだ付け時に、は
んだ表面の酸化膜は還元雰囲気により還元され、除去さ
れる。同時に、はんだ付けの母材(電子回路基板および
電子部品等)側の表面の酸化膜も、還元雰囲気により還
元、除去される。
【0011】また、はんだ付け途中における各部の再酸
化も還元雰囲気により防止される。これにより、酸化膜
によるはんだ濡れ性の低下という障害を解消できる。そ
して、主はんだ層(11)の表面に形成された表面張力
の小さいはんだ層(21)が、220°C〜240°C
程度の比較的低温の温度域で加熱され、溶融する際、こ
のはんだ層(21)は表面張力の小さいはんだ材質で形
成されているため、図3に示すように、容易に広がり始
め、それと同時に、内側層の主はんだ層(11)に対し
て液−液界面を与えて、この主はんだ層(11)の表面
張力を急激に低下させる。
化も還元雰囲気により防止される。これにより、酸化膜
によるはんだ濡れ性の低下という障害を解消できる。そ
して、主はんだ層(11)の表面に形成された表面張力
の小さいはんだ層(21)が、220°C〜240°C
程度の比較的低温の温度域で加熱され、溶融する際、こ
のはんだ層(21)は表面張力の小さいはんだ材質で形
成されているため、図3に示すように、容易に広がり始
め、それと同時に、内側層の主はんだ層(11)に対し
て液−液界面を与えて、この主はんだ層(11)の表面
張力を急激に低下させる。
【0012】これにより、主はんだ層(11)は図3の
矢印イに示す、広がりのための駆動力が発生し、はんだ
付け必要部に容易に広がることができるので、フラック
スなしでも、はんだの濡れ性を確保でき、十分な接合面
積を確保できるので、良好なはんだ付けを達成できる。
しかも、はんだペーストに包含される溶剤(31)は熱
分解性もしくは蒸発性のものであるため、はんだ付け時
の加熱によりはんだ付け部から消滅してしまうので、は
んだ付け対象物(電子回路基板)(41)に残渣は発生
せず、従ってはんだ付け後に洗浄を行う必要がなく、無
洗浄でも、高信頼性のはんだ付け製品を得ることができ
る。
矢印イに示す、広がりのための駆動力が発生し、はんだ
付け必要部に容易に広がることができるので、フラック
スなしでも、はんだの濡れ性を確保でき、十分な接合面
積を確保できるので、良好なはんだ付けを達成できる。
しかも、はんだペーストに包含される溶剤(31)は熱
分解性もしくは蒸発性のものであるため、はんだ付け時
の加熱によりはんだ付け部から消滅してしまうので、は
んだ付け対象物(電子回路基板)(41)に残渣は発生
せず、従ってはんだ付け後に洗浄を行う必要がなく、無
洗浄でも、高信頼性のはんだ付け製品を得ることができ
る。
【0013】以上の結果、220°C〜240°C程度
の比較的低温においても、はんだの濡れ性を確保でき、
電子部品をフラックスなしで、良好にはんだ付けを行う
ことができ、はんだ付け工程の無洗浄化を達成できると
いう効果が大である。
の比較的低温においても、はんだの濡れ性を確保でき、
電子部品をフラックスなしで、良好にはんだ付けを行う
ことができ、はんだ付け工程の無洗浄化を達成できると
いう効果が大である。
【0014】
【実施例】以下、本発明を図に示す実施例について説明
する。図1は本発明を電子回路基板における電子部品の
はんだ付け方法に適用した場合の具体的工程の一例であ
り、図2は本発明によるはんだペーストの構成を示し、
図3は電子回路基板におけるはんだの広がり形態を示
す。
する。図1は本発明を電子回路基板における電子部品の
はんだ付け方法に適用した場合の具体的工程の一例であ
り、図2は本発明によるはんだペーストの構成を示し、
図3は電子回路基板におけるはんだの広がり形態を示
す。
【0015】まず、はんだボール製作工程10では、共
晶はんだ(Sn−Pb系)を溶融し、直線造粒法、遠心
噴霧法、ガスアトマイズ法等の一般的方法で所望の大き
さの共晶はんだボール11を製作する。次に、低表面張
力はんだ被覆工程20では、上記共晶はんだボール11
の表面に表面張力の小さいはんだ層21を蒸着法等の方
法で被覆する。ここで、はんだ層21の具体的材質とし
ては、Sn−Pb−Bi系、Sn−Pb−In系、およ
びSn−Pb−Sb系のいずれか1つを用いることがで
きる。
晶はんだ(Sn−Pb系)を溶融し、直線造粒法、遠心
噴霧法、ガスアトマイズ法等の一般的方法で所望の大き
さの共晶はんだボール11を製作する。次に、低表面張
力はんだ被覆工程20では、上記共晶はんだボール11
の表面に表面張力の小さいはんだ層21を蒸着法等の方
法で被覆する。ここで、はんだ層21の具体的材質とし
ては、Sn−Pb−Bi系、Sn−Pb−In系、およ
びSn−Pb−Sb系のいずれか1つを用いることがで
きる。
【0016】Sn−Pb−Bi系を用いる場合は、表
面張力が低下するとともに、はんだの融点が低下する。 Sn−Pb−In系を用いる場合は、表面張力が低下
するとともに、はんだの融点が低下する。さらに、In
の添加により耐疲労性向上の作用も発揮できる。
面張力が低下するとともに、はんだの融点が低下する。 Sn−Pb−In系を用いる場合は、表面張力が低下
するとともに、はんだの融点が低下する。さらに、In
の添加により耐疲労性向上の作用も発揮できる。
【0017】Sn−Pb−Sb系を用いる場合は、特
に表面張力低下の点で最も効果が大きいが、その一方、
Sbの添加により融点の上昇が生じるので、Sbの添加
は5wt%程度以下に制限した方が好ましい。 次に、はんだペースト製作工程30では、以上のように
して製作された2層はんだボール(11、21)と、溶
剤31及びチクソ剤を混合して、図2に示すはんだペー
ストを製作する。ここで、はんだペーストには、フラッ
クス成分は一切使用してない。
に表面張力低下の点で最も効果が大きいが、その一方、
Sbの添加により融点の上昇が生じるので、Sbの添加
は5wt%程度以下に制限した方が好ましい。 次に、はんだペースト製作工程30では、以上のように
して製作された2層はんだボール(11、21)と、溶
剤31及びチクソ剤を混合して、図2に示すはんだペー
ストを製作する。ここで、はんだペーストには、フラッ
クス成分は一切使用してない。
【0018】上記溶剤31は2層はんだボール(11、
21)をクリーム状にしてペースト化するためのもの
で、後述の電子回路基板41にはんだペーストを印刷方
法にて供給できるようにするためのものである。この溶
剤31の具体的材質としては、はんだ付け時の熱で分解
する熱分解性の溶剤例えばグリセリンを用いるか、ある
いは、はんだ付け時の熱で蒸発する蒸発性の溶剤を用い
る。
21)をクリーム状にしてペースト化するためのもの
で、後述の電子回路基板41にはんだペーストを印刷方
法にて供給できるようにするためのものである。この溶
剤31の具体的材質としては、はんだ付け時の熱で分解
する熱分解性の溶剤例えばグリセリンを用いるか、ある
いは、はんだ付け時の熱で蒸発する蒸発性の溶剤を用い
る。
【0019】次に、はんだペースト供給工程40では、
図3に示す電子回路基板41のはんだ付けの必要箇所に
はんだペーストを供給する。この供給方法は周知のごと
くスクリーンマスクやメタルマスクによる印刷方法、は
んだペーストをスタンプする方法等があるが、本例で
は、メタルマスクによるコンタクト印刷方法を用いてい
る。
図3に示す電子回路基板41のはんだ付けの必要箇所に
はんだペーストを供給する。この供給方法は周知のごと
くスクリーンマスクやメタルマスクによる印刷方法、は
んだペーストをスタンプする方法等があるが、本例で
は、メタルマスクによるコンタクト印刷方法を用いてい
る。
【0020】次に、電子部品搭載工程50では、電子回
路基板41にトランジスタ、抵抗、コンデンサ、振動子
等の電子部品を搭載(仮組付)する。ここで、予め電子
回路基板41に供給されているはんだペーストはそれ自
身の粘性により電子部品を保持する役割も果たす。次
に、還元雰囲気中のはんだ付け工程60では、還元雰囲
気(水素雰囲気または一酸化炭素雰囲気)に維持された
リフロー炉内に、上記電子回路基板41を搬入し、この
リフロー炉内にて電子回路基板41をはんだ付け温度
(はんだの融点より若干高い温度、具体的には220°
C〜240°C)に加熱して、はんだペーストを溶融す
ることにより、電子回路基板41の回路パターンの電極
パッド部に電子部品の端子部をはんだ付けする。
路基板41にトランジスタ、抵抗、コンデンサ、振動子
等の電子部品を搭載(仮組付)する。ここで、予め電子
回路基板41に供給されているはんだペーストはそれ自
身の粘性により電子部品を保持する役割も果たす。次
に、還元雰囲気中のはんだ付け工程60では、還元雰囲
気(水素雰囲気または一酸化炭素雰囲気)に維持された
リフロー炉内に、上記電子回路基板41を搬入し、この
リフロー炉内にて電子回路基板41をはんだ付け温度
(はんだの融点より若干高い温度、具体的には220°
C〜240°C)に加熱して、はんだペーストを溶融す
ることにより、電子回路基板41の回路パターンの電極
パッド部に電子部品の端子部をはんだ付けする。
【0021】次に、上記はんだ付け方法において本実施
例の作用を説明する。はんだ付け工程60では、はんだ
ボールの表面の酸化膜は還元雰囲気により還元され、除
去される。同時に、はんだ付けの母材である電子回路基
板41および電子部品の表面の酸化膜も、還元雰囲気に
より還元、除去される。また、はんだ付け途中における
各部の再酸化も還元雰囲気により防止される。これによ
り、酸化膜によるはんだ濡れ性の低下という障害を解消
できる。
例の作用を説明する。はんだ付け工程60では、はんだ
ボールの表面の酸化膜は還元雰囲気により還元され、除
去される。同時に、はんだ付けの母材である電子回路基
板41および電子部品の表面の酸化膜も、還元雰囲気に
より還元、除去される。また、はんだ付け途中における
各部の再酸化も還元雰囲気により防止される。これによ
り、酸化膜によるはんだ濡れ性の低下という障害を解消
できる。
【0022】そして、共晶はんだボール11の表面に形
成された表面張力の小さいはんだ層21は、リフロー炉
内にて220°C〜240°Cの比較的低温の温度域で
加熱され、溶融する。その際、はんだ層21は表面張力
の小さいはんだ材質で形成されているため、図3に示す
ように、容易に広がり始め、それと同時に、内側層の共
晶はんだ層11に対して液−液界面を与えて、この共晶
はんだ層11の表面張力を急激に低下させる。
成された表面張力の小さいはんだ層21は、リフロー炉
内にて220°C〜240°Cの比較的低温の温度域で
加熱され、溶融する。その際、はんだ層21は表面張力
の小さいはんだ材質で形成されているため、図3に示す
ように、容易に広がり始め、それと同時に、内側層の共
晶はんだ層11に対して液−液界面を与えて、この共晶
はんだ層11の表面張力を急激に低下させる。
【0023】これにより、共晶はんだ層11は図3の矢
印イに示す、広がりのための駆動力が発生し、はんだ付
け必要部に容易に広がることができるので、フラックス
なしで、はんだの濡れ性を確保でき、良好なはんだ付け
を達成できる。しかも、はんだペーストに包含される溶
剤31は熱分解性もしくは蒸発性のものであるため、リ
フロー炉内での加熱によりはんだ付け部から消滅してし
まうので、電子回路基板41に残渣は発生せず、従って
はんだ付け後に洗浄を行う必要がなく、無洗浄でも、高
信頼性のはんだ付け製品を得ることができる。
印イに示す、広がりのための駆動力が発生し、はんだ付
け必要部に容易に広がることができるので、フラックス
なしで、はんだの濡れ性を確保でき、良好なはんだ付け
を達成できる。しかも、はんだペーストに包含される溶
剤31は熱分解性もしくは蒸発性のものであるため、リ
フロー炉内での加熱によりはんだ付け部から消滅してし
まうので、電子回路基板41に残渣は発生せず、従って
はんだ付け後に洗浄を行う必要がなく、無洗浄でも、高
信頼性のはんだ付け製品を得ることができる。
【0024】その結果、パワートランジスタのごとき高
温耐熱部品と、その他の高温耐熱性を有していない部品
とを同時に回路基板41にはんだ付けできるようにな
る。なお、上述の実施例は、本発明の好適な一例を示す
ものであるが、本発明はこれに限定されることなく、種
々変形可能であり、例えば、電子部品のはんだ付けに限
らず、その他の製品のはんだ付けにも本発明を適用する
ことができる。
温耐熱部品と、その他の高温耐熱性を有していない部品
とを同時に回路基板41にはんだ付けできるようにな
る。なお、上述の実施例は、本発明の好適な一例を示す
ものであるが、本発明はこれに限定されることなく、種
々変形可能であり、例えば、電子部品のはんだ付けに限
らず、その他の製品のはんだ付けにも本発明を適用する
ことができる。
【図1】本発明方法の一実施例の工程説明図である。
【図2】本発明方法に用いるはんだペーストの模式的構
成図である。
成図である。
【図3】本発明方法に用いる2層はんだのはんだ付け時
の挙動を示す模式的説明図である。
の挙動を示す模式的説明図である。
11……共晶はんだ層、21……表面張力の小さいはん
だ層、31……溶剤、41……電子回路基板、
だ層、31……溶剤、41……電子回路基板、
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/34 505 B 8718−4E
Claims (3)
- 【請求項1】 主はんだ層の表面に、表面張力の小さい
はんだ層を被覆して2層はんだを製作する工程と、 この2層はんだをはんだ付け対象物の必要箇所に供給す
る工程と、 このはんだ付け対象物を還元雰囲気中にてはんだ付け温
度に加熱してはんだ付けを行う工程と、 を有することを特徴とするはんだ付け方法。 - 【請求項2】 主はんだ層の表面に、表面張力の小さい
はんだ層を被覆して2層はんだを製作する工程と、 この2層はんだに、はんだ付け温度にて熱分解、もしく
は蒸発する溶剤を混合してはんだペーストを製作する工
程と、 このはんだペーストを電子回路基板の必要箇所に供給す
る工程と、 このはんだペースト供給後に、電子部品を前記電子回路
基板に搭載する工程と、 前記電子回路基板を還元雰囲気中にてはんだ付け温度に
加熱して、電子回路基板と電子部品とのはんだ付けを行
う工程と、 を有することを特徴とするはんだ付け方法。 - 【請求項3】 前記主はんだ層は、Sn−Pb系の共晶
はんだからなり、 前記表面張力の小さいはんだ層は、Sn−Pb−Bi
系、 Sn−Pb−In系、およびSn−Pb−Sb系
のいずれか1つからなることを特徴とする請求項1また
は2に記載のはんだ付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24275694A JPH08108292A (ja) | 1994-10-06 | 1994-10-06 | はんだ付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24275694A JPH08108292A (ja) | 1994-10-06 | 1994-10-06 | はんだ付け方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08108292A true JPH08108292A (ja) | 1996-04-30 |
Family
ID=17093805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24275694A Pending JPH08108292A (ja) | 1994-10-06 | 1994-10-06 | はんだ付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08108292A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997000753A1 (fr) * | 1995-06-20 | 1997-01-09 | Matsushita Electric Industrial Co., Ltd. | Metal d'apport de brasage, composant electronique soude et plaque de circuit electronique |
WO1997032457A1 (en) * | 1996-02-28 | 1997-09-04 | Hitachi, Ltd. | Method for manufacturing electronic circuit device |
US5973406A (en) * | 1996-08-26 | 1999-10-26 | Hitachi, Ltd. | Electronic device bonding method and electronic circuit apparatus |
US6227436B1 (en) | 1990-02-19 | 2001-05-08 | Hitachi, Ltd. | Method of fabricating an electronic circuit device and apparatus for performing the method |
US6471115B1 (en) | 1990-02-19 | 2002-10-29 | Hitachi, Ltd. | Process for manufacturing electronic circuit devices |
WO2017057651A1 (ja) * | 2015-09-30 | 2017-04-06 | オリジン電気株式会社 | 還元ガス用ソルダペースト、半田付け製品の製造方法 |
CN110977072A (zh) * | 2019-12-10 | 2020-04-10 | 安徽华东光电技术研究所有限公司 | 共晶组件的低温烧结方法 |
-
1994
- 1994-10-06 JP JP24275694A patent/JPH08108292A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6227436B1 (en) | 1990-02-19 | 2001-05-08 | Hitachi, Ltd. | Method of fabricating an electronic circuit device and apparatus for performing the method |
US6471115B1 (en) | 1990-02-19 | 2002-10-29 | Hitachi, Ltd. | Process for manufacturing electronic circuit devices |
WO1997000753A1 (fr) * | 1995-06-20 | 1997-01-09 | Matsushita Electric Industrial Co., Ltd. | Metal d'apport de brasage, composant electronique soude et plaque de circuit electronique |
US5962133A (en) * | 1995-06-20 | 1999-10-05 | Matsushita Electric Industrial Co., Ltd. | Solder, electronic component mounted by soldering, and electronic circuit board |
WO1997032457A1 (en) * | 1996-02-28 | 1997-09-04 | Hitachi, Ltd. | Method for manufacturing electronic circuit device |
US5973406A (en) * | 1996-08-26 | 1999-10-26 | Hitachi, Ltd. | Electronic device bonding method and electronic circuit apparatus |
WO2017057651A1 (ja) * | 2015-09-30 | 2017-04-06 | オリジン電気株式会社 | 還元ガス用ソルダペースト、半田付け製品の製造方法 |
JPWO2017057651A1 (ja) * | 2015-09-30 | 2017-11-24 | オリジン電気株式会社 | 還元ガス用ソルダペースト、半田付け製品の製造方法 |
EP3357629A4 (en) * | 2015-09-30 | 2019-04-17 | Origin Electric Company, Limited | SOLDER PASTE FOR REDUCTION GAS AND METHOD FOR PRODUCING A SOLDERING PRODUCT |
TWI666085B (zh) * | 2015-09-30 | 2019-07-21 | 日商歐利生股份有限公司 | 還原氣體用之焊料膏、焊接製品的製造方法 |
US10610981B2 (en) | 2015-09-30 | 2020-04-07 | Origin Company, Limited | Solder paste for reduction gas, and method for producing soldered product |
CN110977072A (zh) * | 2019-12-10 | 2020-04-10 | 安徽华东光电技术研究所有限公司 | 共晶组件的低温烧结方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5271548A (en) | Method for applying solder to and mounting components on printed circuit boards | |
US6872464B2 (en) | Soldering agent for use in diffusion soldering processes, and method for producing soldered joints using the soldering agent | |
JP3215008B2 (ja) | 電子回路の製造方法 | |
JP2006134982A (ja) | 半田接合用ペーストおよび半田接合方法 | |
JPH08108292A (ja) | はんだ付け方法 | |
WO1997032457A1 (en) | Method for manufacturing electronic circuit device | |
JP2008246563A (ja) | 半田ペースト、部品搭載方法及び部品搭載装置 | |
WO2001097579A1 (fr) | Procede pour monter une piece electronique | |
TW200913832A (en) | Reflow soldering method for printed circuit board by use of conductive paste | |
JP3346280B2 (ja) | 半田の表面処理方法および半田ならびに半田付け方法 | |
JP3965795B2 (ja) | 電子部品の半田付け方法 | |
JPS6232636B2 (ja) | ||
JPH067989A (ja) | ソルダーペースト | |
JP2646688B2 (ja) | 電子部品の半田付け方法 | |
US5647529A (en) | Method of controlling the temperature of a portion of an electronic part during solder reflow | |
JPH06232134A (ja) | 電子部品におけるバンプ電極の形成方法 | |
JPH11177016A (ja) | 混成集積回路装置 | |
JPH11238961A (ja) | 電子部品の半田付け方法 | |
JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
JP2000049450A (ja) | 電子部品の半田付け方法 | |
JP4091134B2 (ja) | 半導体装置の製造方法 | |
JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
JPH11168171A (ja) | 混成集積回路装置及びその製造方法 | |
JPH0856071A (ja) | はんだバンプ形成方法 | |
JPH1052789A (ja) | はんだペースト |