JPH0810816B2 - 発振回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は温度補正機能を備えた発振回路で、特にCR型
の発振回路に適用され、この発振回路をIC化した際、温
度補正用の外付け素子やそのための専用端子を不要にで
きるものである。

〔従来の技術〕

発振回路を使用するシステムにおいては、発振周波数
を基準として各種制御を行う。そのため、発振周波数の
高精度化が要求される。このような場合、発振用素子と
して水晶発振子やセラミック発振子が使用される。しか
し、これらの素子はコストが高いという欠点がある。し
かも、自動車用システムにおいては−40〜＋100℃の温
度範囲において安定動作が要求されるが、信頼性におい
て不安な面がある。従って、安価なシステムが要求され
る場合には、抵抗、コンデンサを用いたＣ・Ｒ発振回路
が使われる。

〔発明が解決しようとする問題点〕

この回路の欠点は、室温時の発振周波数精度が少々悪
いという点と温度特性を持つという点である。室温時の
発振周波数は外付素子の調整で対応可能である。温度に
よる発振周波数の変動は通常温度の上昇と共に低下する
ような特性をもち、これは、内部回路の温度特性による
ものが大きく、対策には外付素子・回路の追加変更が要
求されコスト・アップとなる。

本発明は、上記点に鑑み、温度補正用の外付け素子や
そのための専用端子を不要にでき、しかも発振周波数の
温度特性を十分低減できるCR型の発振回路を提供するこ
とを目的とする。

〔問題点を解決するための手段〕

そこで、本発明は、 抵抗とコンデンサが直列に接続され、該抵抗を介して
充放電されるCR回路と、 所定電圧を分圧し基準電圧を発生させる基準電圧発生
回路と、 前記CR回路のコンデンサと抵抗の接続点電位を一方の
入力とし、また前記基準電圧発生回路の分圧点電位を他
方の入力とする比較器と、 前記基準電圧の分圧点に接続されるとともに、前記比
較器の出力が変化すると高電位側あるいは低電位側に接
続され、前記分圧点電位を変化させるようにした基準電
圧可変用抵抗とを有し、前記コンデンサは前記分圧点電
位と同様に前記比較器の出力により充放電状態が切り替
わる発振回路であって、 前記基準電圧可変用抵抗の抵抗−温度係数が前記所定
電圧を分圧する分圧抵抗の抵抗−温度係数より大きくな
るように設定されていることを特徴とする。

〔実施例〕

次に本発明の実施例について説明する。第１図におい
てＡはIC化された素子側を示し、外部接続用の端子S1、
S2を有している。IC化素子側において発振用コンパレー
タ１の基準電圧を決める抵抗11、12、13のうち、11、12
をP⁺拡散抵抗で、13をP^-拡散抵抗で構成する。各々の抵
抗の抵抗値は所望の値となるようにする。（例えばR₁＝
R₃＝50kΩ、R₂＝25kΩ）。

CMOS型のインバータ３のＰチャンネルMOSトランジス
タ3AのON抵抗をR₄、そのｎチャンネルMOSトランジスタ3
BのON抵抗をR₅とする。R₄、R₅の値は、基準電圧形成用
の抵抗11〜13の抵抗値R₁〜R₃の値より十分小さくしてお
く（例えば0.25kΩ以下）。充放電用のCR回路をなす抵
抗10、コンデンサ20は外付けとする。なおV_DDは定電圧
源を示す。

P⁺拡散抵抗11、12とP^-拡散抵抗13とは拡散抵抗濃度が
異なる。一般に、P^-抵抗の方がP⁺抵抗より拡散濃度が低
く（シート抵抗値は高い）、抵抗値の温度変化率はP^-抵
抗の方が大きい（第６図参照）。

インバータ３の両トランジスタ3A、3Bはどちらも温度
上昇に対してON抵抗が高くなるが、室温時からの変化率
は−40〜150℃の温度範囲において、数10％程度である
ため、初期値が十分小さければ誤差の範囲となる。

外付けとした抵抗10、および、コンデンサ20の素子値
の温度特性は、素子を選択することにより十分小さくで
き、この場合便宜上無視できるものとする。

そこで発振用コンパレータ１の（＋）入力（非反転入
力）側の基準電圧は次のようになる。

（ｉ）コンパレータ１の出力Ｈレベル（つまり高電圧出
力）時……Ｈレベル基準電圧発生時 インバータ３の出力はＨレベルであり、その時、イン
バータ３のトランジスタ3AがONし、トランジスタ3BがOF
Fする。従って、コンパレータ１の（＋）入力に入るａ
点の電位Va1は、第２図に示した等価回路で示される。
即ち、Va₁＝R₂・V_DD/〔R₂＋R₁（R₃＋R₄）／（R₁＋R₃＋R
₄）〕となる。

（ii）コンパレータ１の出力Ｌレベル（つまり低電位出
力）時……Ｌレベル基準電圧発生時 インバータ３出力はＬレベルであり、その時、トラン
ジスタ3AはOFF、3BはONする。従って、コンパレータ１
の（＋）入力に入るａ点の電位Va2は、第３図に示した
等価回路で示される。即ち、Va₂＝｛R₂（R₃＋R₅）・V_DD
/（R₂＋R₃＋R₅）｝／｛R₁＋R₂（R₃＋R₅）／（R₂＋R₃＋R
₅）｝となる。

ここで、R₁〜R₃はインバータ３の各トランジスタ3A、
3BのON抵抗値R₄、R₅に比べて十分大きいため、R₄、R₅に
よる影響は小さくできる。例えばR₁＝R₃＝50kΩ、R₂＝2
5kΩ、R₄、R₅≦0.25kΩとすると、R₄、R₅の寄与率は１
％以下となる。

発振周波数f_OSの、温度による変動が発生する要因と
しては、以下のものがあげられる。

（１）コンパレータ１の動作スピード（出力反転時） 一般的に、温度上昇と共に動作スピードは遅くなる。
回路内の定電流が負の温度係数をもつものが一般的で、
これが動作スピードが変動する大きな原因となる。ま
た、回路内のトランジスタスイッチングスピードは、温
度上昇とともに低下する。これは、周知の如く、MOSト
ランジスタのスレッショルド電圧V_T、易動度μの温度特
性によってきまる。

（２）インバータ２、３の動作スピード（出力反転時） 上記で説明した如く、トランジスタのスイッチングス
ピードが温度上昇とともに低下する。そのため、コンパ
レータ１と同じく、出力反転時（Ｌ→Ｈ及びＨ→Ｌ）の
動作スピードが温度上昇とともに低下する。反対に、温
度低下時に速くなる。

（３）抵抗値R₁〜R₃の絶対値変動による浮遊容量（配線
容量、接合容量等による）に対する動作スピード 拡散抵抗11〜13の抵抗値は正の温度係数を持っている
ため、温度上昇とともに抵抗値が高くなる。従って、浮
遊容量があるため、抵抗13への電圧印加時の基準電圧レ
ベルの切替スピードが温度上昇とともに低下する。

抵抗11〜13が同じ種類の抵抗で構成されている場合、
抵抗の温度変化率はほぼ同じであるため、コンパレータ
１に入力されるＨレベル、Ｌレベル基準電圧はほとんど
変動しない。コンパレータ１の入力オフ・セット電圧は
発振の一周期間で安定していれば相殺されるため、影響
は非常に小さい。

以上より、抵抗11〜13が同じ種類の抵抗で構成されて
いれば、前記（１）〜（３）より、発振周波数f_OSは温
度変動に対して大きく変動し、その室温からの発振周波
数の変動Δf_OSは、第５図のように示される。つまり、
高温側で減少方向へ、低温側で増加方向となる。

一方、本実施例では抵抗11、12がP⁺抵抗、13がP^-抵抗
であるため、抵抗13の温度に対する変動率が、抵抗11、
12のそれより大きい。従って、高温側では、Ｈレベル基
準電圧は室温時のそれより低く、Ｌレベル基準電圧は室
温時のそれより高くなる。逆に、低温側では、Ｈレベル
基準電圧は室温時のそれより高く、Ｌレベル基準電圧は
室温時のそれより低くなる。

発振用コンデンサ20の充放電電圧波形（ｂ点の電圧波
形）は、第４図で示した如く、ＨレベルとＬレベル基準
電圧間を変動する。実際には、コンパレータ１の入力オ
フセット電圧が各Ｈ、Ｌレベル基準電圧にかさ上げされ
るが、これは相殺される。

本実施例では、高温側でＨレベルとＬレベル基準電圧
との差が室温時のそれより小さくなる。低温側ではその
逆となる。

従って、各周期における充放電時間は、室温時に比べ
て高温側で短く、低温側で長くなる方向に作用する。即
ち、発振周波数f_OSは高温側で速く、低温側で遅くなる
方向に作用する。

従って、温度上昇に伴うコンパレータやインバータの
動作スピードの低下、あるいは温度低下に伴う動作スピ
ードの上昇等による周波数の低下あるいは上昇といった
現象を、基準電圧可変用の抵抗の抵抗−温度係数を所定
電圧を分圧する分圧抵抗の抵抗−温度係数より大きくな
るようにすることで、打ち消すことができる。

故に、前記（１）〜（３）で示した温度特性に対応さ
せて、抵抗11〜13の種類及び抵抗値を決定すれば、所望
の発振周波数の温度特性を得ることができる。

次に抵抗11〜13の他の構成例を以下に示す。

（１） 11、12:N⁺抵抗、13:P⁺抵抗 （２） 11、12:ポリシリコン抵抗、13:P⁺抵抗 （３） 11、12:ポリシリコン抵抗、13:N⁺抵抗 （４） 11、12:ポリシリコン抵抗、13:P^-抵抗 （５） 11、12:N⁺抵抗、13:P^-抵抗 上記の各抵抗及び、第１の実施例の各抵抗は、拡散抵
抗でもイオン打込による抵抗でもよい。

また、発振用抵抗10、コンデンサ20は各々、または、
両方共IC内蔵としてもよい。また、10、20に温度特性が
あってもよい。

また、コンパレータ１の（＋）、（−）基準入力は逆
転してもよい。但し、その時には論理（動作）を合わせ
るため、コンパレータ出力にインバータを追加するか削
減するかすればよい。

また、インバータ２、３についても追加、削減等は構
わない（論理があっていればよい）。遅延回路等を設け
てもよい。また、コンパレータ１は、オペアンプ、また
は、シュミット・トリガー回路で置き替えてもよい。

また、インバータ３の電流容量（トランジスタサイ
ズ）は目的に応じて任意に設定すればよい。また、これ
をスイッチ回路（アナログスイッチ等）で置き替えても
よい。

また、基準電圧源の（＋）、（−）はICの電源から発
生させた別電位のものであってもよい。また、別電源か
らもってきてもよい。コンデンサ20の（−）（この場合
接地電位）電源も同様である。

また、抵抗11〜13は各々各１本でなく、複数本を直
列、または、並列で構成してもよい。その際、温度特性
の異なる抵抗を組みあわせてもよい。

また、発振周波数は、必要に応じて回路の任意の部分
（発振動作をしている部分）から取り出す事が出来る。

以上、２端子発振回路で説明してきたが、第７図に示
した如く、１端子発振回路にも適用できる。その際、前
述の種々の例も全てあてはめることが出来る。なお、５
はコンデンサ20の放電用ＮチャンネルMOSトランジスタ
である。

〔発明の効果〕

以上述べた如く、本発明では、基準電圧可変用の抵抗
の抵抗−温度係数を所定電圧を分圧する分圧抵抗の抵抗
−温度係数より大きくなるように設定することにより、
基準電圧に温度特性を持たせることができる。従って、
比較器等の他の回路素子の温度特性による周波数変動を
抑制する方向に基準電圧の温度特性による周波数変動を
発生させるようにでき、発振回路自体の温度−周波数特
性を相殺する関係に設定しておくことによって、発振回
路の構成素子自体にて温度補正が可能となり、温度補正
用の外付け素子やそのための専用端子を不要にできる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図乃至第
６図は本発明の作動説明に用いるための図、第７図は本
発明の他の実施例を示す回路図である。 １……コンパレータ,2、３……CMOS型インバータ,11、1
2……P⁺抵抗,13……P^-抵抗,10……発振用外付抵抗,20…
…発振用外付コンデンサ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】抵抗とコンデンサが直列に接続され、該抵
   抗を介して充放電されるCR回路と、 所定電圧を分圧し基準電圧を発生させる基準電圧発生回
   路と、 前記CR回路のコンデンサと抵抗の接続点電位を一方の入
   力とし、また前記基準電圧発生回路の分圧点電位を他方
   の入力とする比較器と、 前記基準電圧の分圧点に接続されるとともに、前記比較
   器の出力が変化すると高電位側あるいは低電位側に接続
   され、前記分圧点電位を変化させるようにした基準電圧
   可変用抵抗とを有し、前記コンデンサは前記分圧点電位
   と同様に前記比較器の出力により充放電状態が切り替わ
   る発振回路であって、 前記基準電圧可変用抵抗の抵抗−温度係数が前記所定電
   圧を分圧する分圧抵抗の抵抗−温度係数より大きくなる
   ように設定されている ことを特徴とする発振回路。