JPH08107668A - スイッチングレギュレータ、電源回路、バッテリーチャージャー制御回路及びｄｃモータ制御回路 - Google Patents
スイッチングレギュレータ、電源回路、バッテリーチャージャー制御回路及びｄｃモータ制御回路Info
- Publication number
- JPH08107668A JPH08107668A JP6241292A JP24129294A JPH08107668A JP H08107668 A JPH08107668 A JP H08107668A JP 6241292 A JP6241292 A JP 6241292A JP 24129294 A JP24129294 A JP 24129294A JP H08107668 A JPH08107668 A JP H08107668A
- Authority
- JP
- Japan
- Prior art keywords
- value
- given
- output
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】
【目的】 スイッチングレギュレータをディジタル回路
のみで構成する。 【構成】 スイッチングレギュレータ３０は、スイッチ
ングトランジスタ１の動作を直接制御するドライバ２
と、ドライバ２の出力する論理を決定するＯＲゲート６
とを備えている。ＯＲゲート６の一方の入力端にはＲＳ
フリップフロップ５の出力端子Ｑが接続されており、Ｒ
Ｓフリップフロップ５のセット端子Ｓにはタイマ４０ｃ
の出力が、リセット端子Ｒ１にはＯＲゲート７を介して
コンパレータ４の出力が、それぞれ与えられる。コンパ
レータ４の非反転入力端にはＤ／Ａコンバータ４０ｂに
よって参照電圧ＶＥが、反転入力端にはフィードバック
電圧ＶＦＢが、それぞれ与えられる。 【効果】 方形パルスに基づいてスイッチングトランジ
スタ１のチョッピングが行われる。
のみで構成する。 【構成】 スイッチングレギュレータ３０は、スイッチ
ングトランジスタ１の動作を直接制御するドライバ２
と、ドライバ２の出力する論理を決定するＯＲゲート６
とを備えている。ＯＲゲート６の一方の入力端にはＲＳ
フリップフロップ５の出力端子Ｑが接続されており、Ｒ
Ｓフリップフロップ５のセット端子Ｓにはタイマ４０ｃ
の出力が、リセット端子Ｒ１にはＯＲゲート７を介して
コンパレータ４の出力が、それぞれ与えられる。コンパ
レータ４の非反転入力端にはＤ／Ａコンバータ４０ｂに
よって参照電圧ＶＥが、反転入力端にはフィードバック
電圧ＶＦＢが、それぞれ与えられる。 【効果】 方形パルスに基づいてスイッチングトランジ
スタ１のチョッピングが行われる。
Description
【０００１】
【産業上の利用分野】この発明はスイッチングレギュレ
ータ、電源回路、バッテリーチャージャー及びモータ制
御回路に関するものであり、特にスイッチングをディジ
タル制御する技術に関するものである。
ータ、電源回路、バッテリーチャージャー及びモータ制
御回路に関するものであり、特にスイッチングをディジ
タル制御する技術に関するものである。
【０００２】
【従来の技術】マイクロコンピュータを使用するシステ
ムには、必ず安定化したＤＣ電源が必要である。かかる
ＤＣ電源としては、制御用のスイッチングレギュレータ
ＩＣと、ドライバ用のトランジスタとを使用するタイプ
のスイッチング電源が主流となりつつある。
ムには、必ず安定化したＤＣ電源が必要である。かかる
ＤＣ電源としては、制御用のスイッチングレギュレータ
ＩＣと、ドライバ用のトランジスタとを使用するタイプ
のスイッチング電源が主流となりつつある。
【０００３】図８は従来の安定化ＤＣ電源２００の構成
を示す回路図である。安定化ＤＣ電源２００はスイッチ
ングトランジスタ１と、スイッチングレギュレータ２０
と、安定化コンデンサ８と、電流検出用抵抗１１と、平
滑回路１０と、電圧設定回路９とを備えている。スイッ
チングレギュレータ２０はスイッチングトランジスタ１
の動作を制御し、電流検出用抵抗１１はスイッチングト
ランジスタ１に流れる電流を検出する。また、安定化コ
ンデンサ８は入力電圧ＶＩを安定させる。
を示す回路図である。安定化ＤＣ電源２００はスイッチ
ングトランジスタ１と、スイッチングレギュレータ２０
と、安定化コンデンサ８と、電流検出用抵抗１１と、平
滑回路１０と、電圧設定回路９とを備えている。スイッ
チングレギュレータ２０はスイッチングトランジスタ１
の動作を制御し、電流検出用抵抗１１はスイッチングト
ランジスタ１に流れる電流を検出する。また、安定化コ
ンデンサ８は入力電圧ＶＩを安定させる。
【０００４】スイッチングトランジスタ１は入力電圧Ｖ
Ｉをチョッピングし、スイッチング電圧ＶＳＷに変換す
る。平滑化回路１０はスイッチング電圧ＶＳＷを実効値
として平滑し、出力電圧ＶＯを出力する。
Ｉをチョッピングし、スイッチング電圧ＶＳＷに変換す
る。平滑化回路１０はスイッチング電圧ＶＳＷを実効値
として平滑し、出力電圧ＶＯを出力する。
【０００５】電圧設定回路９は抵抗Ｒｆ，Ｒｇの直列接
続で構成されており、出力電圧ＶＯを分圧し、フィード
バック電圧ＶＦＢをスイッチングレギュレータ２０に与
える。また、電流検出用抵抗１１において生じた電圧降
下もスイッチングレギュレータ２０に与えられる。
続で構成されており、出力電圧ＶＯを分圧し、フィード
バック電圧ＶＦＢをスイッチングレギュレータ２０に与
える。また、電流検出用抵抗１１において生じた電圧降
下もスイッチングレギュレータ２０に与えられる。
【０００６】スイッチングレギュレータ２０はドライバ
２、コンパレータ３，１２、ＲＳフリップフロップ５、
発振器１３、エラーアンプ１５を備えている。
２、コンパレータ３，１２、ＲＳフリップフロップ５、
発振器１３、エラーアンプ１５を備えている。
【０００７】スイッチングトランジスタ１はドライバ２
を介してＲＳフリップフロップ５の出力端子Ｑに与えら
れる論理（Ｑ出力）によってその動作が制御される。Ｒ
Ｓフリップフロップ５のセット端子Ｓには発振器１３か
ら方形パルス波が与えられる。また、第１のリセット端
子Ｒ１にはコンパレータ３の出力が、第２のリセット端
子Ｒ２にはコンパレータ１２の出力が、それぞれ与えら
れている。
を介してＲＳフリップフロップ５の出力端子Ｑに与えら
れる論理（Ｑ出力）によってその動作が制御される。Ｒ
Ｓフリップフロップ５のセット端子Ｓには発振器１３か
ら方形パルス波が与えられる。また、第１のリセット端
子Ｒ１にはコンパレータ３の出力が、第２のリセット端
子Ｒ２にはコンパレータ１２の出力が、それぞれ与えら
れている。
【０００８】コンパレータ３は電流検出用抵抗１１にお
いて生じた電圧降下を入力し、過大な電流がスイッチン
グトランジスタ１に流れた場合にＲＳフリップフロップ
５をリセットすることにより、ドライバ２を介してスイ
ッチングトランジスタ１の動作を停止させる。
いて生じた電圧降下を入力し、過大な電流がスイッチン
グトランジスタ１に流れた場合にＲＳフリップフロップ
５をリセットすることにより、ドライバ２を介してスイ
ッチングトランジスタ１の動作を停止させる。
【０００９】エラーアンプ１５には参照電圧ＶＲと、フ
ィードバック電圧ＶＦＢが与えられ、フィードバック電
圧ＶＦＢが高いほど、その出力電位ＶＥは小さくなる。
例えば参照電圧ＶＲは２．２１Ｖに設定される。
ィードバック電圧ＶＦＢが与えられ、フィードバック電
圧ＶＦＢが高いほど、その出力電位ＶＥは小さくなる。
例えば参照電圧ＶＲは２．２１Ｖに設定される。
【００１０】コンパレータ１２の非反転入力端には発振
器１３からのこぎり波が与えられ、反転入力端にはエラ
ーアンプ１５の出力電位ＶＥが与えられる。そして、エ
ラーアンプ１５の出力がのこぎり波よりも低い場合にの
みＲＳフリップフロップ５をリセットし、ドライバ２を
介してスイッチングトランジスタ１の動作を停止させ
る。
器１３からのこぎり波が与えられ、反転入力端にはエラ
ーアンプ１５の出力電位ＶＥが与えられる。そして、エ
ラーアンプ１５の出力がのこぎり波よりも低い場合にの
みＲＳフリップフロップ５をリセットし、ドライバ２を
介してスイッチングトランジスタ１の動作を停止させ
る。
【００１１】図９は出力電圧ＶＯが上昇することで、フ
ィードバック電圧ＶＦＢが上昇した場合の安定化ＤＣ電
源２００の動作を示す波形図であり、図１０は出力電圧
ＶＯが低下することで、フィードバック電圧ＶＦＢが低
下した場合の安定化ＤＣ電源２００の動作を示す波形図
である。
ィードバック電圧ＶＦＢが上昇した場合の安定化ＤＣ電
源２００の動作を示す波形図であり、図１０は出力電圧
ＶＯが低下することで、フィードバック電圧ＶＦＢが低
下した場合の安定化ＤＣ電源２００の動作を示す波形図
である。
【００１２】何れの場合においても、発振器１３の方形
パルス波及びのこぎり波はその周波数が等しく、例えば
１００ｋＨｚに設定される。そして両者は同時に立ち上
がる。方形パルス波の立ち上がりによってＲＳフリップ
フロップ５の出力端子Ｑの論理は立ち上がる。即ちＲＳ
フリップフロップ５はセットされる。しかし、のこぎり
波の電位が出力電位ＶＥを越えると、コンパレータ１２
によってＲＳフリップフロップ５のＱ出力は立ち下が
る。即ちＲＳフリップフロップ５はリセットされる。
パルス波及びのこぎり波はその周波数が等しく、例えば
１００ｋＨｚに設定される。そして両者は同時に立ち上
がる。方形パルス波の立ち上がりによってＲＳフリップ
フロップ５の出力端子Ｑの論理は立ち上がる。即ちＲＳ
フリップフロップ５はセットされる。しかし、のこぎり
波の電位が出力電位ＶＥを越えると、コンパレータ１２
によってＲＳフリップフロップ５のＱ出力は立ち下が
る。即ちＲＳフリップフロップ５はリセットされる。
【００１３】図９に示される場合には、フィードバック
電圧ＶＦＢが上昇したことにより、エラーアンプ１５の
出力電位ＶＥが低下するので、のこぎり波がこれを下回
る期間は短い。従ってＲＳフリップフロップ５のＱ出力
がセットされている（“Ｈ”となっている）期間は短
く、スイッチングトランジスタ１がＯＮしている期間も
短い。
電圧ＶＦＢが上昇したことにより、エラーアンプ１５の
出力電位ＶＥが低下するので、のこぎり波がこれを下回
る期間は短い。従ってＲＳフリップフロップ５のＱ出力
がセットされている（“Ｈ”となっている）期間は短
く、スイッチングトランジスタ１がＯＮしている期間も
短い。
【００１４】逆に、図１０に示される場合には、エラー
アンプ１５の出力電位ＶＥが上昇し、のこぎり波がこれ
を下回る期間は長い。従ってＲＳフリップフロップ５の
Ｑ出力がセットされている期間が長く、スイッチングト
ランジスタ１がＯＮしている期間も長い。
アンプ１５の出力電位ＶＥが上昇し、のこぎり波がこれ
を下回る期間は長い。従ってＲＳフリップフロップ５の
Ｑ出力がセットされている期間が長く、スイッチングト
ランジスタ１がＯＮしている期間も長い。
【００１５】出力電圧ＶＯはスイッチングトランジスタ
１がＯＮしている期間が長いほど上昇するので、スイッ
チングレギュレータ２０は出力電圧ＶＯに負帰還を掛け
ていることになり、出力電圧ＶＯの安定化が図られてい
る。
１がＯＮしている期間が長いほど上昇するので、スイッ
チングレギュレータ２０は出力電圧ＶＯに負帰還を掛け
ていることになり、出力電圧ＶＯの安定化が図られてい
る。
【００１６】
【発明が解決しようとする課題】しかし、スイッチング
レギュレータ２０の機能をマイクロコンピュータの周辺
機器として取り込むことを考えると、ノイズ特性上の問
題が生じる。というのも、上述のようにスイッチングレ
ギュレータ２０は発振器１３やエラーアンプ１５等、そ
の主な回路がアナログ回路であるため、マイクロコンピ
ュータに内蔵した場合にはマイクロコンピュータが動作
する度にマイクロコンピュータのバスのスイッチングノ
イズが発生し、エラーアンプ１５の入力であるフィード
バック電圧ＶＦＢ、出力である出力電位ＶＥ、のこぎり
波等にノイズが誘導され、正常な動作が行えなくなる。
また、アナログ回路自体も静電容量を持つものもある。
レギュレータ２０の機能をマイクロコンピュータの周辺
機器として取り込むことを考えると、ノイズ特性上の問
題が生じる。というのも、上述のようにスイッチングレ
ギュレータ２０は発振器１３やエラーアンプ１５等、そ
の主な回路がアナログ回路であるため、マイクロコンピ
ュータに内蔵した場合にはマイクロコンピュータが動作
する度にマイクロコンピュータのバスのスイッチングノ
イズが発生し、エラーアンプ１５の入力であるフィード
バック電圧ＶＦＢ、出力である出力電位ＶＥ、のこぎり
波等にノイズが誘導され、正常な動作が行えなくなる。
また、アナログ回路自体も静電容量を持つものもある。
【００１７】かかるノイズ対策としては、アナログ信号
を接地線等のスタティックな信号が載る導線でガードリ
ングを形成したりしてディジタル回路との分離を図るこ
とが挙げられる。これではマイクロコンピュータのチッ
プにはスイッチングレギュレータ２０の回路のみなら
ず、分離のための回路に用いられる面積も必要となり、
相当大きくなって実用的ではない。
を接地線等のスタティックな信号が載る導線でガードリ
ングを形成したりしてディジタル回路との分離を図るこ
とが挙げられる。これではマイクロコンピュータのチッ
プにはスイッチングレギュレータ２０の回路のみなら
ず、分離のための回路に用いられる面積も必要となり、
相当大きくなって実用的ではない。
【００１８】この発明は上記の問題点を解決するために
なされたもので、スイッチングレギュレータをディジタ
ル回路のみで構成することにより、マイクロコンピュー
タなどのディジタル回路へ組み込んでもノイズ特性の劣
化等の問題を将来しない技術を提供するものである。
なされたもので、スイッチングレギュレータをディジタ
ル回路のみで構成することにより、マイクロコンピュー
タなどのディジタル回路へ組み込んでもノイズ特性の劣
化等の問題を将来しない技術を提供するものである。
【００１９】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、（ａ）（ａ−１）相補的な第１及び第
２の論理値の間を遷移する周波数可変の方形パルスが与
えられるセット端と、（ａ−２）リセット端と、（ａ−
３）前記セット端に前記第１の論理値が与えられる場合
には前記第１の論理値を、前記リセット端に前記第１の
論理値が与えられる場合には前記第２の論理値を、それ
ぞれ出力する出力端とを有する第１の論理回路と、
（ｂ）（ｂ−１）固定値が与えられる第１入力端と、
（ｂ−２）被測定値が与えられる第２入力端と、（ｂ−
３）前記第１入力端に与えられる値よりも前記第２入力
端に与えられる値の方が大きい場合には前記第１の論理
値を、前記第１入力端に与えられる値よりも前記第２入
力端に与えられる値の方が小さい場合には前記第２の論
理値を、それぞれ出力し前記第１の論理回路の前記リセ
ット端に接続された出力端とを有する第２の論理回路と
を備えるスイッチングレギュレータである。
にかかるものは、（ａ）（ａ−１）相補的な第１及び第
２の論理値の間を遷移する周波数可変の方形パルスが与
えられるセット端と、（ａ−２）リセット端と、（ａ−
３）前記セット端に前記第１の論理値が与えられる場合
には前記第１の論理値を、前記リセット端に前記第１の
論理値が与えられる場合には前記第２の論理値を、それ
ぞれ出力する出力端とを有する第１の論理回路と、
（ｂ）（ｂ−１）固定値が与えられる第１入力端と、
（ｂ−２）被測定値が与えられる第２入力端と、（ｂ−
３）前記第１入力端に与えられる値よりも前記第２入力
端に与えられる値の方が大きい場合には前記第１の論理
値を、前記第１入力端に与えられる値よりも前記第２入
力端に与えられる値の方が小さい場合には前記第２の論
理値を、それぞれ出力し前記第１の論理回路の前記リセ
ット端に接続された出力端とを有する第２の論理回路と
を備えるスイッチングレギュレータである。
【００２０】この発明のうち請求項２にかかるものは、
請求項１記載のスイッチングレギュレータであって、
（ｃ）前記第１の論理回路の前記出力端に接続された第
１の入力端と、前記方形パルスが与えられる第２の入力
端と、自身の前記第１及び第２の入力端に与えられた論
理値の論理和を出力する出力端とを有する第３の論理回
路を更に備える。
請求項１記載のスイッチングレギュレータであって、
（ｃ）前記第１の論理回路の前記出力端に接続された第
１の入力端と、前記方形パルスが与えられる第２の入力
端と、自身の前記第１及び第２の入力端に与えられた論
理値の論理和を出力する出力端とを有する第３の論理回
路を更に備える。
【００２１】この発明のうち請求項３にかかるものは、
請求項２記載のスイッチングレギュレータであって、前
記スイッチングレギュレータはマイクロコンピュータに
接続され、前記方形パルスは前記マイクロコンピュータ
から供給される。
請求項２記載のスイッチングレギュレータであって、前
記スイッチングレギュレータはマイクロコンピュータに
接続され、前記方形パルスは前記マイクロコンピュータ
から供給される。
【００２２】この発明のうち請求項４にかかるものは、
請求項３記載のスイッチングレギュレータであって、
（ｄ）（ｄ−１）前記第２論理回路の前記出力端に接続
された第１入力端と、（ｄ−２）第２入力端と、（ｄ−
３）前記第１論理回路の前記リセット端に接続され、自
身の前記第１及び第２入力端に与えられた論理値の論理
和を出力する出力端とを有する第４の論理回路を更に備
える。そして、前記マイクロコンピュータは前記第４の
論理回路の前記第２入力端に与えられた論理値を受け、
その論理値に対応してそれぞれ異なる周波数を有する前
記方形パルスを供給する。
請求項３記載のスイッチングレギュレータであって、
（ｄ）（ｄ−１）前記第２論理回路の前記出力端に接続
された第１入力端と、（ｄ−２）第２入力端と、（ｄ−
３）前記第１論理回路の前記リセット端に接続され、自
身の前記第１及び第２入力端に与えられた論理値の論理
和を出力する出力端とを有する第４の論理回路を更に備
える。そして、前記マイクロコンピュータは前記第４の
論理回路の前記第２入力端に与えられた論理値を受け、
その論理値に対応してそれぞれ異なる周波数を有する前
記方形パルスを供給する。
【００２３】この発明のうち請求項５にかかるものは、
（ａ）出力端子、及び入力電圧が供給される入力端子と
（ｂ）前記入力端子に接続された第１端と、前記出力端
子に接続された第２端と、これに与えられる値に基づい
て前記第１端と前記第２端の接続の可否が制御される制
御端とを有するスイッチング素子と、（ｃ）（ｃ−１）
相補的な第１及び第２の論理値の間を遷移する周波数可
変の方形パルスが与えられるセット端と、（ｃ−２）リ
セット端と、（ｃ−３）前記セット端に前記第１の論理
値が与えられる場合には前記第１の論理値を、前記リセ
ット端に前記第１の論理値が与えられる場合には前記第
２の論理値を、それぞれ出力し、前記スイッチング素子
の前記制御端に接続された出力端とを有する第１論理回
路と、（ｄ）（ｄ−１）固定値が与えられる第１入力端
と、（ｄ−２）前記出力端子に与えられる電圧に基づい
て得られる被測定値が与えられる第２入力端と、（ｄ−
３）前記第１入力端に与えられる値よりも前記第２入力
端に与えられる値の方が大きい場合には前記第１の論理
値を、前記第１入力端に与えられる値よりも前記第２入
力端に与えられる値の方が小さい場合には前記第２の論
理値を、それぞれ出力し、前記第１の論理回路の前記リ
セット端に接続された出力端とを有する第２の論理回路
と（ｅ）前記スイッチング素子の第２端と前記出力端子
との間に介在する平滑回路と、（ｆ）前記平滑回路が前
記方形パルスに対して共振しているか否かを検出する共
振検出回路とを備える電源回路である。
（ａ）出力端子、及び入力電圧が供給される入力端子と
（ｂ）前記入力端子に接続された第１端と、前記出力端
子に接続された第２端と、これに与えられる値に基づい
て前記第１端と前記第２端の接続の可否が制御される制
御端とを有するスイッチング素子と、（ｃ）（ｃ−１）
相補的な第１及び第２の論理値の間を遷移する周波数可
変の方形パルスが与えられるセット端と、（ｃ−２）リ
セット端と、（ｃ−３）前記セット端に前記第１の論理
値が与えられる場合には前記第１の論理値を、前記リセ
ット端に前記第１の論理値が与えられる場合には前記第
２の論理値を、それぞれ出力し、前記スイッチング素子
の前記制御端に接続された出力端とを有する第１論理回
路と、（ｄ）（ｄ−１）固定値が与えられる第１入力端
と、（ｄ−２）前記出力端子に与えられる電圧に基づい
て得られる被測定値が与えられる第２入力端と、（ｄ−
３）前記第１入力端に与えられる値よりも前記第２入力
端に与えられる値の方が大きい場合には前記第１の論理
値を、前記第１入力端に与えられる値よりも前記第２入
力端に与えられる値の方が小さい場合には前記第２の論
理値を、それぞれ出力し、前記第１の論理回路の前記リ
セット端に接続された出力端とを有する第２の論理回路
と（ｅ）前記スイッチング素子の第２端と前記出力端子
との間に介在する平滑回路と、（ｆ）前記平滑回路が前
記方形パルスに対して共振しているか否かを検出する共
振検出回路とを備える電源回路である。
【００２４】この発明のうち請求項６にかかるものは、
請求項５記載の電源回路であって、（ｇ）（ｇ−１）前
記方形パルスを出力するタイマと、（ｇ−２）前記タイ
マの動作を制御するＣＰＵと、（ｇ−３）前記タイマ及
び前記ＣＰＵを互いに接続するデータバスとを有するマ
イクロコンピュータを更に備える。そして、前記共振検
出回路は前記平滑回路が前記方形パルスと共振している
ことを前記データバスを介して前記ＣＰＵに伝達する。
請求項５記載の電源回路であって、（ｇ）（ｇ−１）前
記方形パルスを出力するタイマと、（ｇ−２）前記タイ
マの動作を制御するＣＰＵと、（ｇ−３）前記タイマ及
び前記ＣＰＵを互いに接続するデータバスとを有するマ
イクロコンピュータを更に備える。そして、前記共振検
出回路は前記平滑回路が前記方形パルスと共振している
ことを前記データバスを介して前記ＣＰＵに伝達する。
【００２５】この発明のうち請求項７にかかるものは、
請求項６記載の電源回路であって、前記マイクロコンピ
ュータは（ｇ−４）前記データバスに接続され、前記Ｃ
ＰＵの制御を受けて前記固定値を出力するＤ／Ａコンバ
ータを更に有する。
請求項６記載の電源回路であって、前記マイクロコンピ
ュータは（ｇ−４）前記データバスに接続され、前記Ｃ
ＰＵの制御を受けて前記固定値を出力するＤ／Ａコンバ
ータを更に有する。
【００２６】この発明のうち請求項８にかかるものは、
請求項６記載の電源回路であって、（ｈ）前記第１の論
理回路の前記出力端に接続された第１の入力端と、前記
方形パルスが与えられる第２の入力端と、自身の前記第
１及び第２の入力端に与えられた論理値の論理和を出力
する出力端とを有する第３の論理回路を更に備える。
請求項６記載の電源回路であって、（ｈ）前記第１の論
理回路の前記出力端に接続された第１の入力端と、前記
方形パルスが与えられる第２の入力端と、自身の前記第
１及び第２の入力端に与えられた論理値の論理和を出力
する出力端とを有する第３の論理回路を更に備える。
【００２７】この発明のうち請求項９にかかるものは、
請求項８記載の電源回路であって、（ｉ）前記スイッチ
ング素子に流れる電流が所定の値を越えた場合に、前記
第１の論理値を出力する第４の論理回路と、（ｊ）（ｊ
−１）前記第２論理回路の前記出力端に接続された第１
入力端と、（ｊ−２）前記第４の論理回路の出力を受け
る第２入力端と、（ｊ−３）前記第１論理回路の前記リ
セット端に接続され、自身の前記第１及び第２入力端に
与えられた論理値の論理和を出力する出力端とを有する
第５の論理回路を更に備える。そして、前記第４の論理
回路の出力は前記データバスを介して前記ＣＰＵに与え
られ、前記ＣＰＵは前記第４の論理回路の出力が前記第
１及び第２の論理値の何れであるかによって、それぞれ
異なる周波数を有する前記方形パルスを前記タイマに発
生させる。
請求項８記載の電源回路であって、（ｉ）前記スイッチ
ング素子に流れる電流が所定の値を越えた場合に、前記
第１の論理値を出力する第４の論理回路と、（ｊ）（ｊ
−１）前記第２論理回路の前記出力端に接続された第１
入力端と、（ｊ−２）前記第４の論理回路の出力を受け
る第２入力端と、（ｊ−３）前記第１論理回路の前記リ
セット端に接続され、自身の前記第１及び第２入力端に
与えられた論理値の論理和を出力する出力端とを有する
第５の論理回路を更に備える。そして、前記第４の論理
回路の出力は前記データバスを介して前記ＣＰＵに与え
られ、前記ＣＰＵは前記第４の論理回路の出力が前記第
１及び第２の論理値の何れであるかによって、それぞれ
異なる周波数を有する前記方形パルスを前記タイマに発
生させる。
【００２８】この発明のうち請求項１０にかかるもの
は、（ａ）入力電圧が供給される入力端子と、バッテリ
ーに充電電流を供給する出力端子と、（ｂ）前記入力端
子に接続された第１端と、前記出力端子に接続された第
２端と、これに与えられる値に基づいて前記第１端と前
記第２端の接続の可否が制御される制御端とを有するス
イッチング素子と、（ｃ）前記充電電流を電圧に変換す
る電流電圧変換手段と、（ｄ）前記バッテリーに与えら
れる電圧に基づいて被測定値を生成する被測定値生成手
段と、（ｅ）前記被測定値の比較対象となる参照値を与
える参照信号生成手段と、（ｆ）（ｆ−１）相補的な第
１及び第２の論理値の間を遷移する周波数可変の方形パ
ルスを与えるタイマと、（ｆ−２）（ｆ−２−１）前記
方形パルスが与えられるセット端と、（ｆ−２−２）リ
セット端と、（ｆ−２−３）前記セット端に前記第１の
論理値が与えられる場合には前記第１の論理値を、前記
リセット端に前記第１の論理値が与えられる場合には前
記第２の論理値を、それぞれ出力し、前記スイッチング
素子の前記制御端に接続された出力端とを有する第１論
理回路と、（ｆ−３）（ｆ−３−１）固定値が与えられ
る第１入力端と、（ｆ−３−２）前記電流電圧変換手段
の出力が与えられる第２入力端と、（ｆ−３−３）自身
の前記第１入力端に与えられる値よりも自身の前記第２
入力端に与えられる値の方が大きい場合には前記第１の
論理値を、自身の前記第１入力端に与えられる値よりも
自身の前記第２入力端に与えられる値の方が小さい場合
には前記第２の論理値を、それぞれ出力する出力端とを
有する第２の論理回路と（ｆ−４）（ｆ−４−１）前記
参照値が与えられる第１入力端と、（ｆ−３−２）前記
被測定値が与えられる第２入力端と、（ｆ−３−３）自
身の前記第１入力端と自身の前記第２入力端との間に所
定の電位差が生じたときにのみ前記第１の論理値を出力
する出力端とを含む第３の論理回路と、（ｆ−５）（ｆ
−５−１）前記第２の論理回路の出力端に接続された第
１入力端と、（ｆ−５−２）前記第３の論理回路の出力
端に接続された第２入力端と、（ｆ−５−３）自身の前
記第１入力端に与えられた論理値と、自身の前記第２入
力端に与えられた論理値との論理和を出力し、前記第１
の論理回路の前記リセット端に接続される出力端とを含
む第４の論理回路と、（ｆ−６）前記タイマの動作を制
御するＣＰＵと、（ｆ−７）前記タイマ及び前記ＣＰＵ
を互いに接続するデータバスとを有するマイクロコンピ
ュータとを備えたバッテリーチャージャー制御回路であ
る。
は、（ａ）入力電圧が供給される入力端子と、バッテリ
ーに充電電流を供給する出力端子と、（ｂ）前記入力端
子に接続された第１端と、前記出力端子に接続された第
２端と、これに与えられる値に基づいて前記第１端と前
記第２端の接続の可否が制御される制御端とを有するス
イッチング素子と、（ｃ）前記充電電流を電圧に変換す
る電流電圧変換手段と、（ｄ）前記バッテリーに与えら
れる電圧に基づいて被測定値を生成する被測定値生成手
段と、（ｅ）前記被測定値の比較対象となる参照値を与
える参照信号生成手段と、（ｆ）（ｆ−１）相補的な第
１及び第２の論理値の間を遷移する周波数可変の方形パ
ルスを与えるタイマと、（ｆ−２）（ｆ−２−１）前記
方形パルスが与えられるセット端と、（ｆ−２−２）リ
セット端と、（ｆ−２−３）前記セット端に前記第１の
論理値が与えられる場合には前記第１の論理値を、前記
リセット端に前記第１の論理値が与えられる場合には前
記第２の論理値を、それぞれ出力し、前記スイッチング
素子の前記制御端に接続された出力端とを有する第１論
理回路と、（ｆ−３）（ｆ−３−１）固定値が与えられ
る第１入力端と、（ｆ−３−２）前記電流電圧変換手段
の出力が与えられる第２入力端と、（ｆ−３−３）自身
の前記第１入力端に与えられる値よりも自身の前記第２
入力端に与えられる値の方が大きい場合には前記第１の
論理値を、自身の前記第１入力端に与えられる値よりも
自身の前記第２入力端に与えられる値の方が小さい場合
には前記第２の論理値を、それぞれ出力する出力端とを
有する第２の論理回路と（ｆ−４）（ｆ−４−１）前記
参照値が与えられる第１入力端と、（ｆ−３−２）前記
被測定値が与えられる第２入力端と、（ｆ−３−３）自
身の前記第１入力端と自身の前記第２入力端との間に所
定の電位差が生じたときにのみ前記第１の論理値を出力
する出力端とを含む第３の論理回路と、（ｆ−５）（ｆ
−５−１）前記第２の論理回路の出力端に接続された第
１入力端と、（ｆ−５−２）前記第３の論理回路の出力
端に接続された第２入力端と、（ｆ−５−３）自身の前
記第１入力端に与えられた論理値と、自身の前記第２入
力端に与えられた論理値との論理和を出力し、前記第１
の論理回路の前記リセット端に接続される出力端とを含
む第４の論理回路と、（ｆ−６）前記タイマの動作を制
御するＣＰＵと、（ｆ−７）前記タイマ及び前記ＣＰＵ
を互いに接続するデータバスとを有するマイクロコンピ
ュータとを備えたバッテリーチャージャー制御回路であ
る。
【００２９】この発明のうち請求項１１にかかるもの
は、（ａ）入力電圧が供給される入力端子と、ＤＣモー
タに駆動電流を供給する出力端子と、（ｂ）前記入力端
子に接続された第１端と、前記出力端子に接続された第
２端と、これに与えられる値に基づいて前記第１端と前
記第２端の接続の可否が制御される制御端とを有するス
イッチング素子と、（ｃ）前記駆動電流を電圧に変換す
る電流電圧変換手段と、（ｄ）（ｄ−１）相補的な第１
及び第２の論理値の間を遷移する周波数可変の方形パル
スを与えるタイマと、（ｄ−２）（ｄ−２−１）前記方
形パルスが与えられるセット端と、（ｄ−２−２）リセ
ット端と、（ｄ−２−３）前記セット端に前記第１の論
理値が与えられる場合には前記第１の論理値を、前記リ
セット端に前記第１の論理値が与えられる場合には前記
第２の論理値を、それぞれ出力し、前記スイッチング素
子の前記制御端に接続された出力端とを有する第１論理
回路と、（ｄ−３）（ｄ−３−１）固定値が与えられる
第１入力端と、（ｄ−３−２）前記電流電圧変換手段の
出力が与えられる第２入力端と、（ｄ−３−３）自身の
前記第１入力端に与えられる値よりも自身の前記第２入
力端に与えられる値の方が大きい場合には前記第１の論
理値を、自身の前記第１入力端に与えられる値よりも自
身の前記第２入力端に与えられる値の方が小さい場合に
は前記第２の論理値を、それぞれ出力し、前記第１の論
理回路の前記リセット端に接続された出力端とを有する
第２の論理回路と（ｄ−５）前記タイマの動作を制御す
るＣＰＵと、（ｄ−６）前記タイマ及び前記ＣＰＵを互
いに接続するデータバスとを有するマイクロコンピュー
タとを備えたＤＣモータ制御回路である。
は、（ａ）入力電圧が供給される入力端子と、ＤＣモー
タに駆動電流を供給する出力端子と、（ｂ）前記入力端
子に接続された第１端と、前記出力端子に接続された第
２端と、これに与えられる値に基づいて前記第１端と前
記第２端の接続の可否が制御される制御端とを有するス
イッチング素子と、（ｃ）前記駆動電流を電圧に変換す
る電流電圧変換手段と、（ｄ）（ｄ−１）相補的な第１
及び第２の論理値の間を遷移する周波数可変の方形パル
スを与えるタイマと、（ｄ−２）（ｄ−２−１）前記方
形パルスが与えられるセット端と、（ｄ−２−２）リセ
ット端と、（ｄ−２−３）前記セット端に前記第１の論
理値が与えられる場合には前記第１の論理値を、前記リ
セット端に前記第１の論理値が与えられる場合には前記
第２の論理値を、それぞれ出力し、前記スイッチング素
子の前記制御端に接続された出力端とを有する第１論理
回路と、（ｄ−３）（ｄ−３−１）固定値が与えられる
第１入力端と、（ｄ−３−２）前記電流電圧変換手段の
出力が与えられる第２入力端と、（ｄ−３−３）自身の
前記第１入力端に与えられる値よりも自身の前記第２入
力端に与えられる値の方が大きい場合には前記第１の論
理値を、自身の前記第１入力端に与えられる値よりも自
身の前記第２入力端に与えられる値の方が小さい場合に
は前記第２の論理値を、それぞれ出力し、前記第１の論
理回路の前記リセット端に接続された出力端とを有する
第２の論理回路と（ｄ−５）前記タイマの動作を制御す
るＣＰＵと、（ｄ−６）前記タイマ及び前記ＣＰＵを互
いに接続するデータバスとを有するマイクロコンピュー
タとを備えたＤＣモータ制御回路である。
【００３０】この発明のうち請求項１２にかかるもの
は、請求項１１記載のＤＣモータ制御回路であって、前
記マイクロコンピュータは（ｄ−７）前記データバスを
介して前記ＣＰＵによって制御され、前記固定値を与え
るＤ／Ａコンバータを更に有する。
は、請求項１１記載のＤＣモータ制御回路であって、前
記マイクロコンピュータは（ｄ−７）前記データバスを
介して前記ＣＰＵによって制御され、前記固定値を与え
るＤ／Ａコンバータを更に有する。
【００３１】
【作用】この発明のうち請求項１にかかるスイッチング
レギュレータにおいては、第１の論理回路の出力端に与
えられる論理値に基づいて、電流供給を制御するスイッ
チング素子を制御すれば、このスイッチング素子の供給
する電流に基づいて生起される電圧を被測定値として、
スイッチング素子の動作にフィードバックをかけること
ができる。しかもアナログ回路は必要としない。
レギュレータにおいては、第１の論理回路の出力端に与
えられる論理値に基づいて、電流供給を制御するスイッ
チング素子を制御すれば、このスイッチング素子の供給
する電流に基づいて生起される電圧を被測定値として、
スイッチング素子の動作にフィードバックをかけること
ができる。しかもアナログ回路は必要としない。
【００３２】更に、スイッチング素子の供給する電流を
平滑化するためにＬＣ回路を用いた場合には、このＬＣ
回路の共振周波数と方形パルスの周波数とを異ならせる
ことができる。
平滑化するためにＬＣ回路を用いた場合には、このＬＣ
回路の共振周波数と方形パルスの周波数とを異ならせる
ことができる。
【００３３】この発明のうち請求項２にかかるスイッチ
ングレギュレータにおいては、第１の論理回路が前記第
１の論理値を出力しない場合であっても、第３の論理回
路が周期的に第１の論理値を出力する。
ングレギュレータにおいては、第１の論理回路が前記第
１の論理値を出力しない場合であっても、第３の論理回
路が周期的に第１の論理値を出力する。
【００３４】この発明のうち請求項３にかかるスイッチ
ングレギュレータにおいては、方形パルスはマイクロコ
ンピュータから供給される。通常マイクロコンピュータ
にはタイマが備えられているので、マイクロコンピュー
タにスイッチングレギュレータを組み込むことにより、
方形パルスを発生する手段を別途設ける必要がない。
ングレギュレータにおいては、方形パルスはマイクロコ
ンピュータから供給される。通常マイクロコンピュータ
にはタイマが備えられているので、マイクロコンピュー
タにスイッチングレギュレータを組み込むことにより、
方形パルスを発生する手段を別途設ける必要がない。
【００３５】この発明のうち請求項４にかかるスイッチ
ングレギュレータにおいては、第３の論理回路の第２入
力端にリセット信号を与えることにより、第２の論理回
路が第１の論理値を出力しない場合でも、第１の論理回
路をリセットすることができる。そして第１の論理回路
がリセットされる場合とリセットされない場合とで方形
パルスの周波数を異ならせることができる。
ングレギュレータにおいては、第３の論理回路の第２入
力端にリセット信号を与えることにより、第２の論理回
路が第１の論理値を出力しない場合でも、第１の論理回
路をリセットすることができる。そして第１の論理回路
がリセットされる場合とリセットされない場合とで方形
パルスの周波数を異ならせることができる。
【００３６】この発明のうち請求項５にかかる電源回路
においては、このスイッチング素子の供給する電流に基
づいて生起される電圧を被測定値として、スイッチング
素子の動作にフィードバックをかけることができる。し
かもアナログ回路は必要としない。更に、方形パルスの
周波数は可変であるので、平滑回路の共振周波数と方形
パルスの周波数とを異ならせることができる。
においては、このスイッチング素子の供給する電流に基
づいて生起される電圧を被測定値として、スイッチング
素子の動作にフィードバックをかけることができる。し
かもアナログ回路は必要としない。更に、方形パルスの
周波数は可変であるので、平滑回路の共振周波数と方形
パルスの周波数とを異ならせることができる。
【００３７】この発明のうち請求項６にかかる電源回路
においては、マイクロコンピュータにおいて、ＣＰＵが
前記平滑回路が前記方形パルスと共振している場合に前
記方形パルスの周波数を変更する。
においては、マイクロコンピュータにおいて、ＣＰＵが
前記平滑回路が前記方形パルスと共振している場合に前
記方形パルスの周波数を変更する。
【００３８】この発明のうち請求項７にかかる電源回路
においては、マイクロコンピュータにおいて前記固定値
が前記ＣＰＵの制御によって変更できる。
においては、マイクロコンピュータにおいて前記固定値
が前記ＣＰＵの制御によって変更できる。
【００３９】この発明のうち請求項８にかかる電源回路
においては、第１の論理回路が前記第１の論理値を出力
しない場合であっても、第３の論理回路が周期的に第１
の論理値を出力する。
においては、第１の論理回路が前記第１の論理値を出力
しない場合であっても、第３の論理回路が周期的に第１
の論理値を出力する。
【００４０】この発明のうち請求項９にかかる電源回路
においては、前記スイッチング素子に流れる電流が所定
の値を越えた場合に、第２の論理回路が第１の論理値を
出力しない場合でも、第１の論理回路をリセットするこ
とができる。
においては、前記スイッチング素子に流れる電流が所定
の値を越えた場合に、第２の論理回路が第１の論理値を
出力しない場合でも、第１の論理回路をリセットするこ
とができる。
【００４１】この発明のうち請求項１０にかかるバッテ
リーチャージャー制御回路においては、マイクロコンピ
ュータによって与えられる方形パルスに基づいて、バッ
テリーの充電電流がチョッピング制御される。このチョ
ッピング制御は請求項１にかかるスイッチングレギュレ
ータと同様にして行われる。
リーチャージャー制御回路においては、マイクロコンピ
ュータによって与えられる方形パルスに基づいて、バッ
テリーの充電電流がチョッピング制御される。このチョ
ッピング制御は請求項１にかかるスイッチングレギュレ
ータと同様にして行われる。
【００４２】この発明のうち請求項１１にかかるＤＣモ
ータ制御回路においては、請求項１にかかるマイクロコ
ンピュータによって与えられる方形パルスに基づいて、
ＤＣモータの駆動電流がチョッピング制御される。この
チョッピング制御は請求項１にかかるスイッチングレギ
ュレータと同様にして行われる。
ータ制御回路においては、請求項１にかかるマイクロコ
ンピュータによって与えられる方形パルスに基づいて、
ＤＣモータの駆動電流がチョッピング制御される。この
チョッピング制御は請求項１にかかるスイッチングレギ
ュレータと同様にして行われる。
【００４３】この発明のうち請求項１２にかかるＤＣモ
ータ制御回路においては、ＤＣモータの駆動電流の比較
の対象となる固定値がＣＰＵの制御の下で変更できる。
ータ制御回路においては、ＤＣモータの駆動電流の比較
の対象となる固定値がＣＰＵの制御の下で変更できる。
【００４４】
【実施例】図１はこの発明の第１実施例にかかる安定化
ＤＣ電源１００の構成と、これと接続されるマイクロコ
ンピュータ４０との接続関係を示す回路図である。安定
化ＤＣ電源１００は従来の安定化ＤＣ電源２００のスイ
ッチングレギュレータ２０をスイッチングレギュレータ
３０に置換し、電圧設定回路９の抵抗Ｒｆに並列に接続
されるスピードアップコンデンサ１３、共振検出器１４
を追加した構成を備えている。
ＤＣ電源１００の構成と、これと接続されるマイクロコ
ンピュータ４０との接続関係を示す回路図である。安定
化ＤＣ電源１００は従来の安定化ＤＣ電源２００のスイ
ッチングレギュレータ２０をスイッチングレギュレータ
３０に置換し、電圧設定回路９の抵抗Ｒｆに並列に接続
されるスピードアップコンデンサ１３、共振検出器１４
を追加した構成を備えている。
【００４５】スイッチングレギュレータ３０はスイッチ
ングレギュレータ２０と同様、スイッチングトランジス
タ１の動作を制御する。また、スピードアップコンデン
サ１３はフィードバック電圧ＶＦＢの立ち上がりを急峻
にする効果を有する。
ングレギュレータ２０と同様、スイッチングトランジス
タ１の動作を制御する。また、スピードアップコンデン
サ１３はフィードバック電圧ＶＦＢの立ち上がりを急峻
にする効果を有する。
【００４６】スイッチングレギュレータ３０はスイッチ
ングレギュレータ２０と同様、スイッチングトランジス
タ１の動作を直接制御するドライバ２と、ドライバ２の
出力する論理を決定するＯＲゲート６とを備えている。
そして更にコンパレータ３，４、コンパレータ３，４の
出力の論理和を出力するＯＲゲート７をも備えている。
ングレギュレータ２０と同様、スイッチングトランジス
タ１の動作を直接制御するドライバ２と、ドライバ２の
出力する論理を決定するＯＲゲート６とを備えている。
そして更にコンパレータ３，４、コンパレータ３，４の
出力の論理和を出力するＯＲゲート７をも備えている。
【００４７】スイッチングトランジスタ１の動作を制御
する信号はＯＲゲート６によって出力されるが、ＯＲゲ
ート６は耐圧が小さく、そのままではスイッチングトラ
ンジスタ１を直接にはドライブすることができない。そ
のためにドライバ２が両者の間に介在している。
する信号はＯＲゲート６によって出力されるが、ＯＲゲ
ート６は耐圧が小さく、そのままではスイッチングトラ
ンジスタ１を直接にはドライブすることができない。そ
のためにドライバ２が両者の間に介在している。
【００４８】また、従来の場合と同様にしてコンパレー
タ３はスイッチングトランジスタ１に過大な電流が流れ
たことを検出し、ＯＲゲート７の入力端の一方にその出
力を与え、ＲＳフリップフロップ５をリセットする。但
し、この場合においてもスイッチングトランジスタ１は
完全にはＯＦＦされず、ＯＲゲート６によって出力され
る方形パルスによって間欠的に駆動される。これに関し
ては後に詳述する。
タ３はスイッチングトランジスタ１に過大な電流が流れ
たことを検出し、ＯＲゲート７の入力端の一方にその出
力を与え、ＲＳフリップフロップ５をリセットする。但
し、この場合においてもスイッチングトランジスタ１は
完全にはＯＦＦされず、ＯＲゲート６によって出力され
る方形パルスによって間欠的に駆動される。これに関し
ては後に詳述する。
【００４９】コンパレータ４はフィードバック電圧ＶＦ
Ｂを入力する非反転入力端と、マイクロコンピュータ４
０から与えられる参照電圧ＶＥを入力する反転入力端
と、ＯＲゲート７の入力端の他方に接続された出力端を
備える。
Ｂを入力する非反転入力端と、マイクロコンピュータ４
０から与えられる参照電圧ＶＥを入力する反転入力端
と、ＯＲゲート７の入力端の他方に接続された出力端を
備える。
【００５０】ＲＳフリップフロップ５のリセット端子Ｒ
１にはＯＲゲート７の出力端が接続されるが、ＲＳフリ
ップフロップ５のセット端子Ｒ２には何も接続されな
い。従って、本願発明において用いられるＲＳフリップ
フロップには一つのリセット端子しか要求されない。
１にはＯＲゲート７の出力端が接続されるが、ＲＳフリ
ップフロップ５のセット端子Ｒ２には何も接続されな
い。従って、本願発明において用いられるＲＳフリップ
フロップには一つのリセット端子しか要求されない。
【００５１】ＲＳフリップフロップ５のセット端子Ｓに
はマイクロコンピュータ４０から方形パルスが供給され
る。この方形パルスはＯＲゲート６の入力端の一方にも
与えられる。
はマイクロコンピュータ４０から方形パルスが供給され
る。この方形パルスはＯＲゲート６の入力端の一方にも
与えられる。
【００５２】ＲＳフリップフロップ５の出力端子ＱはＯ
Ｒゲート６の入力端の他方に接続される。そしてＯＲゲ
ート６は方形パルスと、ＲＳフリップフロップ５の出力
との論理和を採ってドライバ２に出力する。
Ｒゲート６の入力端の他方に接続される。そしてＯＲゲ
ート６は方形パルスと、ＲＳフリップフロップ５の出力
との論理和を採ってドライバ２に出力する。
【００５３】マイクロコンピュータ４０はＣＰＵ４０
ａ、８ビットＤ／Ａコンバータ４０ｂ、８ビットタイマ
４０ｃを備えている。これらは、マイクロコンピュータ
４０が更に備えるデータバス４０ｄを介して互いに接続
されている。これらは全て、通常のマイクロコンピュー
タにおいて具備されているものである。
ａ、８ビットＤ／Ａコンバータ４０ｂ、８ビットタイマ
４０ｃを備えている。これらは、マイクロコンピュータ
４０が更に備えるデータバス４０ｄを介して互いに接続
されている。これらは全て、通常のマイクロコンピュー
タにおいて具備されているものである。
【００５４】８ビットＤ／Ａコンバータ４０ｂはデータ
バス４０ｄに与えられたデータに基づいて参照電圧ＶＥ
を出力する。また８ビットタイマ４０ｃは、データバス
４０ｄに与えられたデータに基づいて方形パルスをＲＳ
フリップフロップ５及びＯＲゲート６に与える。ここで
その方形パルスの周期はＣＰＵ４０ａからの指示によっ
て可変である。
バス４０ｄに与えられたデータに基づいて参照電圧ＶＥ
を出力する。また８ビットタイマ４０ｃは、データバス
４０ｄに与えられたデータに基づいて方形パルスをＲＳ
フリップフロップ５及びＯＲゲート６に与える。ここで
その方形パルスの周期はＣＰＵ４０ａからの指示によっ
て可変である。
【００５５】データバス４０ｄには共振検出器１４から
もデータが与えられる。共振検出器１４は共振検出子１
４ａ、データ変換部１４ｂを有しており、平滑回路１０
における共振現象を検出する。
もデータが与えられる。共振検出器１４は共振検出子１
４ａ、データ変換部１４ｂを有しており、平滑回路１０
における共振現象を検出する。
【００５６】かかる共振現象は、スイッチングトランジ
スタ１のチョッピングする周波数、即ちドライバ２の出
力する周波数が、平滑回路１０の共振周波数近傍に存在
することで発生する。
スタ１のチョッピングする周波数、即ちドライバ２の出
力する周波数が、平滑回路１０の共振周波数近傍に存在
することで発生する。
【００５７】平滑回路１０は、定電圧ダイオード１０
ａ、インダクタ１０ｂ、コンデンサ１０ｃを含んでい
る。従って、インダクタ１０ｂ、コンデンサ１０ｃのイ
ンピーダンスによって決定される共振周波数とチョッピ
ングする周波数とが接近すると、共振現象を起こすこと
となり、出力電圧ＶＯに悪影響を及ぼす。
ａ、インダクタ１０ｂ、コンデンサ１０ｃを含んでい
る。従って、インダクタ１０ｂ、コンデンサ１０ｃのイ
ンピーダンスによって決定される共振周波数とチョッピ
ングする周波数とが接近すると、共振現象を起こすこと
となり、出力電圧ＶＯに悪影響を及ぼす。
【００５８】かかる共振現象の検出は共振検出子１４ａ
とインダクタ１０ｂとを誘導結合させることによって可
能である。そして共振しているか否かがデータ変換部１
４ｂによってデータとして出力され、データバス４０ｄ
に与えられる。ＣＰＵ４０ａはこれを受けてチョッピン
グする周波数を変化させるべく、８ビットタイマ４０ｃ
の出力する方形パルスの周期を変化させるのである。
とインダクタ１０ｂとを誘導結合させることによって可
能である。そして共振しているか否かがデータ変換部１
４ｂによってデータとして出力され、データバス４０ｄ
に与えられる。ＣＰＵ４０ａはこれを受けてチョッピン
グする周波数を変化させるべく、８ビットタイマ４０ｃ
の出力する方形パルスの周期を変化させるのである。
【００５９】従って、第１実施例においては、スイッチ
ングトランジスタ１のチョッピングの周波数を変化させ
て、平滑回路１０の共振を抑制することができるという
効果を有する。これは従来平滑回路１０の共振を回避す
るためにインダクタ１０ｂの調整を人手で行っていたこ
とと比較してかなり簡単である。
ングトランジスタ１のチョッピングの周波数を変化させ
て、平滑回路１０の共振を抑制することができるという
効果を有する。これは従来平滑回路１０の共振を回避す
るためにインダクタ１０ｂの調整を人手で行っていたこ
とと比較してかなり簡単である。
【００６０】以下、安定化ＤＣ電源１００の具体的な動
作について説明する。図２乃至図５、安定化ＤＣ電源１
００の動作を説明する波形図である。
作について説明する。図２乃至図５、安定化ＤＣ電源１
００の動作を説明する波形図である。
【００６１】図２は、入力電圧ＶＩが出力電圧ＶＯとし
て要求される電圧（以下「設定電圧」と記す）よりも常
に低い場合の動作を示している。このとき、フィードバ
ック電圧ＶＦＢは参照電圧ＶＥよりも常に低く、コンパ
レータ４の出力は常に“Ｌ”である。よって、スイッチ
ングトランジスタ１に過大な電流が流れてコンパレータ
３が“Ｈ”を出力しない限り、ＲＳフリップフロップ５
はリセットされない。従って、８ビットタイマ４０ｃの
発生する方形パルスによって一旦セットされると、ＲＳ
フリップフロップ５のＱ出力は常に“Ｈ”となり、スイ
ッチングトランジスタ１はＯＮし続ける。
て要求される電圧（以下「設定電圧」と記す）よりも常
に低い場合の動作を示している。このとき、フィードバ
ック電圧ＶＦＢは参照電圧ＶＥよりも常に低く、コンパ
レータ４の出力は常に“Ｌ”である。よって、スイッチ
ングトランジスタ１に過大な電流が流れてコンパレータ
３が“Ｈ”を出力しない限り、ＲＳフリップフロップ５
はリセットされない。従って、８ビットタイマ４０ｃの
発生する方形パルスによって一旦セットされると、ＲＳ
フリップフロップ５のＱ出力は常に“Ｈ”となり、スイ
ッチングトランジスタ１はＯＮし続ける。
【００６２】図３は入力電圧ＶＩが設定電圧よりもやや
高い場合の動作を示している。この場合にはスイッチン
グトランジスタ１がＯＮすると、フィードバック電圧Ｖ
ＦＢは上昇して行き、やがて参照電圧ＶＥを越えてしま
う。しかし、フィードバック電圧ＶＦＢが参照電圧ＶＥ
を越えるとコンパレータ４の出力は“Ｈ”となり、ＲＳ
フリップフロップ５はリセットされる。そのためスイッ
チングトランジスタ１はＯＦＦする。その後、平滑回路
１０による遅延があるものの、フィードバック電圧ＶＦ
Ｂは下降し、再び参照電圧ＶＥを下回る。そうするとそ
の後に方形パルスが立ち上がった時点でＲＳフリップフ
ロップ５がセットされ、再びスイッチングトランジスタ
１がＯＮし、フィードバック電圧ＶＦＢは上昇して行
く。
高い場合の動作を示している。この場合にはスイッチン
グトランジスタ１がＯＮすると、フィードバック電圧Ｖ
ＦＢは上昇して行き、やがて参照電圧ＶＥを越えてしま
う。しかし、フィードバック電圧ＶＦＢが参照電圧ＶＥ
を越えるとコンパレータ４の出力は“Ｈ”となり、ＲＳ
フリップフロップ５はリセットされる。そのためスイッ
チングトランジスタ１はＯＦＦする。その後、平滑回路
１０による遅延があるものの、フィードバック電圧ＶＦ
Ｂは下降し、再び参照電圧ＶＥを下回る。そうするとそ
の後に方形パルスが立ち上がった時点でＲＳフリップフ
ロップ５がセットされ、再びスイッチングトランジスタ
１がＯＮし、フィードバック電圧ＶＦＢは上昇して行
く。
【００６３】図４は入力電圧ＶＩが図３に示された場合
よりも高い場合の動作を示している。この場合にはフィ
ードバック電圧ＶＦＢが参照電圧ＶＥを上回る期間が長
くなり、逆に参照電圧ＶＥを下回る期間は短くなる。そ
のため、スイッチングトランジスタ１がＯＮする期間は
図３に示された場合と比較して短い。
よりも高い場合の動作を示している。この場合にはフィ
ードバック電圧ＶＦＢが参照電圧ＶＥを上回る期間が長
くなり、逆に参照電圧ＶＥを下回る期間は短くなる。そ
のため、スイッチングトランジスタ１がＯＮする期間は
図３に示された場合と比較して短い。
【００６４】図５は入力電圧ＶＩが設定電圧よりも常に
高い場合の動作を示している。この場合には、原則的に
はスイッチングトランジスタ１を完全にＯＦＦしてもよ
いが、負荷によっては出力電圧ＶＯを低下させる場合が
あり、短い期間であってもスイッチングトランジスタ１
を間欠的に動作させることが望ましい。このため、ＯＲ
ゲート６が設けられ、ＲＳフリップフロップ５がセット
されず、従ってそのＱ出力が“Ｌ”の場合であってもド
ライバ２に間欠的に“Ｈ”を供給している。例えば方形
パルスのパルス幅を５００ｎｓ、周期を１０μｓとする
ことで、スイッチングトランジスタ１を１０μｓ毎に５
００ｎｓだけＯＮさせることができる。
高い場合の動作を示している。この場合には、原則的に
はスイッチングトランジスタ１を完全にＯＦＦしてもよ
いが、負荷によっては出力電圧ＶＯを低下させる場合が
あり、短い期間であってもスイッチングトランジスタ１
を間欠的に動作させることが望ましい。このため、ＯＲ
ゲート６が設けられ、ＲＳフリップフロップ５がセット
されず、従ってそのＱ出力が“Ｌ”の場合であってもド
ライバ２に間欠的に“Ｈ”を供給している。例えば方形
パルスのパルス幅を５００ｎｓ、周期を１０μｓとする
ことで、スイッチングトランジスタ１を１０μｓ毎に５
００ｎｓだけＯＮさせることができる。
【００６５】以上のようにして、出力電圧ＶＯに対して
負帰還を掛けることにより安定したＤＣ電圧を供給する
ことができる。しかも、アナログ回路を用いていないの
で、スイッチングレギュレータ３０をマイクロコンピュ
ータ４０に組み込んでも、ノイズ上の問題が生じること
もない。また、８ビットＤ／Ａコンバータによって参照
電圧ＶＥを得ているので、ＣＰＵ４０ａの制御により容
易に参照電圧ＶＥを変更することができ、設定電圧が変
更されても、容易に対応することができる。そして方形
パルスは８ビットタイマ４０ｃから供給されるので、ス
イッチングレギュレータ３０をマイクロコンピュータ４
０に組み込むことにより、別途方形パルスを発生させる
手段を設ける必要がなく、集積度を著しく低下させるこ
ともない。しかも平滑回路１０の共振を回避するよう
に、ＣＰＵ４０ａの制御により方形パルスの周波数を変
更することも可能である。
負帰還を掛けることにより安定したＤＣ電圧を供給する
ことができる。しかも、アナログ回路を用いていないの
で、スイッチングレギュレータ３０をマイクロコンピュ
ータ４０に組み込んでも、ノイズ上の問題が生じること
もない。また、８ビットＤ／Ａコンバータによって参照
電圧ＶＥを得ているので、ＣＰＵ４０ａの制御により容
易に参照電圧ＶＥを変更することができ、設定電圧が変
更されても、容易に対応することができる。そして方形
パルスは８ビットタイマ４０ｃから供給されるので、ス
イッチングレギュレータ３０をマイクロコンピュータ４
０に組み込むことにより、別途方形パルスを発生させる
手段を設ける必要がなく、集積度を著しく低下させるこ
ともない。しかも平滑回路１０の共振を回避するよう
に、ＣＰＵ４０ａの制御により方形パルスの周波数を変
更することも可能である。
【００６６】また、方形パルスの周波数の変更は、過大
な電流が流れた際にチョッピングの周波数を低くするこ
とが可能となる。この様に制御することにより、負荷が
短絡した場合の安全性を高めることができる。かかる制
御はコンパレータ３の出力がデータバス４０ｄを介して
ＣＰＵ４０ａに与えられることにより過大な電流の検出
を行い、ＣＰＵ４０ａがこれに基づいて８ビットタイマ
４０ｃの発振する方形パルスの周波数を低くすることに
よって実現できる。
な電流が流れた際にチョッピングの周波数を低くするこ
とが可能となる。この様に制御することにより、負荷が
短絡した場合の安全性を高めることができる。かかる制
御はコンパレータ３の出力がデータバス４０ｄを介して
ＣＰＵ４０ａに与えられることにより過大な電流の検出
を行い、ＣＰＵ４０ａがこれに基づいて８ビットタイマ
４０ｃの発振する方形パルスの周波数を低くすることに
よって実現できる。
【００６７】この、負荷が短絡した場合における方形パ
ルスの周波数は、安全性の面からは低い方が望ましく、
負荷の異常が回復した場合に出力電圧ＶＯを復帰させる
面からは高い方が望ましい。従って、当該周波数の選定
は場合に応じて適宜設定されるべきである。本発明にお
いては方形パルスの周波数はＣＰＵ４０ａによって変更
可能であるので、あらかじめプログラムしておくことに
より様々な場合に対応して、負荷短絡時のチョッピング
の周波数を設定できるという利点がある。
ルスの周波数は、安全性の面からは低い方が望ましく、
負荷の異常が回復した場合に出力電圧ＶＯを復帰させる
面からは高い方が望ましい。従って、当該周波数の選定
は場合に応じて適宜設定されるべきである。本発明にお
いては方形パルスの周波数はＣＰＵ４０ａによって変更
可能であるので、あらかじめプログラムしておくことに
より様々な場合に対応して、負荷短絡時のチョッピング
の周波数を設定できるという利点がある。
【００６８】第２実施例：図６はこの発明の第２実施例
にかかるバッテリーチャージャー２０１の構成、及びバ
ッテリーチャージャー制御回路であるマイクロコンピュ
ータ４１との接続関係を示す回路図である。そしてバッ
テリーチャージャー２０１及びマイクロコンピュータ４
１は、ダイオードＤ１，Ｄ２、モニタ回路１９ｂ、三端
子レギュレータ１６と共にＤＣ電源４００を構成してい
る。
にかかるバッテリーチャージャー２０１の構成、及びバ
ッテリーチャージャー制御回路であるマイクロコンピュ
ータ４１との接続関係を示す回路図である。そしてバッ
テリーチャージャー２０１及びマイクロコンピュータ４
１は、ダイオードＤ１，Ｄ２、モニタ回路１９ｂ、三端
子レギュレータ１６と共にＤＣ電源４００を構成してい
る。
【００６９】ＤＣ電源４００は、入力電圧Ｖｉｎを受
け、出力電圧Ｖｏｕｔを安定して出力する機能を有して
いる。そのため、入力電圧Ｖｉｎが所定の電圧を維持し
ている場合にはダイオードＤ１を介してこれを出力電圧
Ｖｏｕｔとして出力し、入力電圧Ｖｉｎが低下した場合
にはダイオードＤ２を介してバッテリー電圧を出力電圧
Ｖｏｕｔとして出力する。出力電圧Ｖｏｕｔはモニタ回
路１９ｂによって分圧され、マイクロコンピュータ４１
の端子ＡＮ０に与えられる。マイクロコンピュータ４１
はこの電圧に基づいてバッテリーの充放電を制御する。
上記バッテリーはバッテリーチャージャー２０１におい
てバッテリー１７として設けられている。
け、出力電圧Ｖｏｕｔを安定して出力する機能を有して
いる。そのため、入力電圧Ｖｉｎが所定の電圧を維持し
ている場合にはダイオードＤ１を介してこれを出力電圧
Ｖｏｕｔとして出力し、入力電圧Ｖｉｎが低下した場合
にはダイオードＤ２を介してバッテリー電圧を出力電圧
Ｖｏｕｔとして出力する。出力電圧Ｖｏｕｔはモニタ回
路１９ｂによって分圧され、マイクロコンピュータ４１
の端子ＡＮ０に与えられる。マイクロコンピュータ４１
はこの電圧に基づいてバッテリーの充放電を制御する。
上記バッテリーはバッテリーチャージャー２０１におい
てバッテリー１７として設けられている。
【００７０】バッテリーチャージャー２０１はバッテリ
ー１７のほか充電回路１ａ，１ｂ、放電回路１ｃ、平滑
回路１０、電圧設定回路９、スピードアップコンデンサ
１３、比較電圧設定回路１９ａ、電流検出抵抗１８を備
えている。
ー１７のほか充電回路１ａ，１ｂ、放電回路１ｃ、平滑
回路１０、電圧設定回路９、スピードアップコンデンサ
１３、比較電圧設定回路１９ａ、電流検出抵抗１８を備
えている。
【００７１】バッテリー１７は放電回路１ｃによって放
電された後、充電回路１ｂによってトリクル充電され、
平滑回路１０を介して充電回路１ａによって急速充電さ
れる。放電はマイクロコンピュータ４１の端子Ｐ１１に
出力される電圧によって、また、トリクル充電は端子Ｐ
１０に出力される電圧によって、それぞれ制御される。
電された後、充電回路１ｂによってトリクル充電され、
平滑回路１０を介して充電回路１ａによって急速充電さ
れる。放電はマイクロコンピュータ４１の端子Ｐ１１に
出力される電圧によって、また、トリクル充電は端子Ｐ
１０に出力される電圧によって、それぞれ制御される。
【００７２】マイクロコンピュータ４１には第１実施例
で示されたスイッチングレギュレータ３０、マイクロコ
ンピュータ４０が内蔵されており、マイクロコンピュー
タ４１の端子ＣＭＰ１＋，ＣＭＰ１−はそれぞれコンパ
レータ３の非反転入力端及び反転入力端に接続されてい
る。また、端子ＣＭＰ２＋はコンパレータ４の非反転入
力端子に接続されている。更にＰＷＭ端子はドライバ２
の出力端に接続されている。
で示されたスイッチングレギュレータ３０、マイクロコ
ンピュータ４０が内蔵されており、マイクロコンピュー
タ４１の端子ＣＭＰ１＋，ＣＭＰ１−はそれぞれコンパ
レータ３の非反転入力端及び反転入力端に接続されてい
る。また、端子ＣＭＰ２＋はコンパレータ４の非反転入
力端子に接続されている。更にＰＷＭ端子はドライバ２
の出力端に接続されている。
【００７３】充電回路１ａは図１のスイッチングトラン
ジスタ１と同様にしてドライバ２の制御の下でチョッピ
ングを行うトランジスタＱ１を有している。そして図１
と同様にして平滑回路１０によって平滑された電圧が、
バッテリー１７の陽極に与えられる。このとき、バッテ
リー１７に流れる充電電流は電流検出抵抗１８において
電圧降下を生じさせ、その電圧が端子ＣＭＰ２＋を介し
てコンパレータ４の非反転入力端に与えられる。この電
圧がコンパレータ４の反転入力端に与えられる参照電圧
ＶＥと比較され、図２乃至図５において示されたのと同
様の制御が行われる。これによって急速充電時の充電電
流の安定化を図ることができる。
ジスタ１と同様にしてドライバ２の制御の下でチョッピ
ングを行うトランジスタＱ１を有している。そして図１
と同様にして平滑回路１０によって平滑された電圧が、
バッテリー１７の陽極に与えられる。このとき、バッテ
リー１７に流れる充電電流は電流検出抵抗１８において
電圧降下を生じさせ、その電圧が端子ＣＭＰ２＋を介し
てコンパレータ４の非反転入力端に与えられる。この電
圧がコンパレータ４の反転入力端に与えられる参照電圧
ＶＥと比較され、図２乃至図５において示されたのと同
様の制御が行われる。これによって急速充電時の充電電
流の安定化を図ることができる。
【００７４】なお、この時のバッテリー１７の温度は端
子ＡＮ１を介してマイクロコンピュータ４１へとモニタ
される。
子ＡＮ１を介してマイクロコンピュータ４１へとモニタ
される。
【００７５】一方、バッテリー１７の電圧は電圧設定回
路９、スピードアップコンデンサ１３によって分圧さ
れ、端子ＣＭＰ１＋においてモニタされる。一方、端子
ＣＭＰ−には比較電圧設定回路１９ａによって所定の電
圧が与えられる。よってバッテリー１７の電圧が過大と
なった場合にはコンパレータ３が“Ｈ”を出力してＲＳ
フリップフロップ５をリセットし、トランジスタＱ１が
ＯＦＦする。
路９、スピードアップコンデンサ１３によって分圧さ
れ、端子ＣＭＰ１＋においてモニタされる。一方、端子
ＣＭＰ−には比較電圧設定回路１９ａによって所定の電
圧が与えられる。よってバッテリー１７の電圧が過大と
なった場合にはコンパレータ３が“Ｈ”を出力してＲＳ
フリップフロップ５をリセットし、トランジスタＱ１が
ＯＦＦする。
【００７６】なお放電の確認のため、バッテリー１７の
電圧は端子ＡＮ２を介してマイクロコンピュータ４１へ
とモニタされる。
電圧は端子ＡＮ２を介してマイクロコンピュータ４１へ
とモニタされる。
【００７７】また、発振子ＸＴが端子Ｘｉｎ，Ｘｏｕｔ
の間に設けられているのでマイクロコンピュータ４１は
所定のクロックに基づいて動作し、８ビットタイマ４０
ｃはこのクロックを基にして方形パルスを生成すること
ができる。
の間に設けられているのでマイクロコンピュータ４１は
所定のクロックに基づいて動作し、８ビットタイマ４０
ｃはこのクロックを基にして方形パルスを生成すること
ができる。
【００７８】以上のように、第２実施例によればバッテ
リー１７の充電電流を安定させることができる。
リー１７の充電電流を安定させることができる。
【００７９】第３実施例：図７はこの発明の第３実施例
にかかるＤＣモータ駆動回路１ｄと、ＤＣモータ駆動制
御回路であるマイクロコンピュータ４２とを示す回路図
である。ＤＣモータ駆動回路１ｄはモータ２１にＤＣ電
圧を印加するトランジスタＱ２を有し、その結果モータ
２１に流れる電流は電流検出抵抗１８に流れる。この電
流の大きさはモータ２１の速度に対応している。
にかかるＤＣモータ駆動回路１ｄと、ＤＣモータ駆動制
御回路であるマイクロコンピュータ４２とを示す回路図
である。ＤＣモータ駆動回路１ｄはモータ２１にＤＣ電
圧を印加するトランジスタＱ２を有し、その結果モータ
２１に流れる電流は電流検出抵抗１８に流れる。この電
流の大きさはモータ２１の速度に対応している。
【００８０】マイクロコンピュータ４２はマイクロコン
ピュータ４１と同様の構成を有しており、電流検出抵抗
１８における電圧降下は端子ＣＭＰ２＋を介してコンパ
レータ４の非反転入力端に与えられる。そして端子ＰＷ
Ｍを介してドライバ２の出力がＤＣモータ駆動回路１ｄ
に与えられ、図２乃至図５に示されたのと同様の制御が
なされる。従ってモータ２１の動作を安定に制御するこ
とができる。
ピュータ４１と同様の構成を有しており、電流検出抵抗
１８における電圧降下は端子ＣＭＰ２＋を介してコンパ
レータ４の非反転入力端に与えられる。そして端子ＰＷ
Ｍを介してドライバ２の出力がＤＣモータ駆動回路１ｄ
に与えられ、図２乃至図５に示されたのと同様の制御が
なされる。従ってモータ２１の動作を安定に制御するこ
とができる。
【００８１】その上、マイクロコンピュータ４２は８ビ
ットＤ／Ａコンバータ４０ｂを備えているので、参照電
圧ＶＥを変更することによりモータ２１の速度制御を容
易に行うことができる。
ットＤ／Ａコンバータ４０ｂを備えているので、参照電
圧ＶＥを変更することによりモータ２１の速度制御を容
易に行うことができる。
【００８２】またモータ制御では、モータを駆動する際
に、目標速度まで達するまでの立ち上がり時間を短くす
るために目標値に達するまでは大電流を流し、これに到
達した後は小電流で等速制御に移行させる場合が多い。
この場合、大電流を流すにはインダクタにおける飽和現
象を防ぐため、高い周波数でのスイッチングが必要とな
る。また、小電流で等速制御を行うことにより、消費電
力を抑える。
に、目標速度まで達するまでの立ち上がり時間を短くす
るために目標値に達するまでは大電流を流し、これに到
達した後は小電流で等速制御に移行させる場合が多い。
この場合、大電流を流すにはインダクタにおける飽和現
象を防ぐため、高い周波数でのスイッチングが必要とな
る。また、小電流で等速制御を行うことにより、消費電
力を抑える。
【００８３】本発明では、８ビットタイマ４０ｃの生成
する方形パルスはその周波数等を容易に変化させること
ができるので、駆動初期に高い周波数で、その後周波数
を低下させて、モータ２１を駆動することができる。従
って、効率的なモータの運転を行うことができるという
効果が付加される。
する方形パルスはその周波数等を容易に変化させること
ができるので、駆動初期に高い周波数で、その後周波数
を低下させて、モータ２１を駆動することができる。従
って、効率的なモータの運転を行うことができるという
効果が付加される。
【００８４】
【発明の効果】この発明のうち請求項１にかかるスイッ
チングレギュレータにおいては、ディジタル回路のみで
スイッチングレギュレータを構成することができ、マイ
クロコンピュータに組み込んでもノイズの影響を受けず
に動作する。更に、スイッチング素子の供給する電流を
平滑化するためにＬＣ回路を用いた場合には、このＬＣ
回路とスイッチング素子のチョッピングとの共振を回避
することができる。
チングレギュレータにおいては、ディジタル回路のみで
スイッチングレギュレータを構成することができ、マイ
クロコンピュータに組み込んでもノイズの影響を受けず
に動作する。更に、スイッチング素子の供給する電流を
平滑化するためにＬＣ回路を用いた場合には、このＬＣ
回路とスイッチング素子のチョッピングとの共振を回避
することができる。
【００８５】この発明のうち請求項２にかかるスイッチ
ングレギュレータにおいては、第３の論理回路の出力端
に与えられる論理値に基づいて、電流供給を制御するス
イッチング素子を制御すれば、被測定値が固定値よりも
大きい場合においても電流を供給することができる。
ングレギュレータにおいては、第３の論理回路の出力端
に与えられる論理値に基づいて、電流供給を制御するス
イッチング素子を制御すれば、被測定値が固定値よりも
大きい場合においても電流を供給することができる。
【００８６】この発明のうち請求項３にかかるスイッチ
ングレギュレータにおいては、方形パルスを発生する手
段を別途設ける必要がないので、集積度を著しく低下さ
せることなくこれをマイクロコンピュータに組み込むこ
とができる。
ングレギュレータにおいては、方形パルスを発生する手
段を別途設ける必要がないので、集積度を著しく低下さ
せることなくこれをマイクロコンピュータに組み込むこ
とができる。
【００８７】この発明のうち請求項４にかかるスイッチ
ングレギュレータにおいては、過大な電流が流れるなど
の、回避すべき事態が生じたときに、第１の論理回路の
出力端に与えられる論理値に基づいて制御されるスイッ
チング素子の動作の周波数を低くすることができる。し
かもその周波数はマイクロコンピュータのプログラミン
グにより、容易に変更することができる。
ングレギュレータにおいては、過大な電流が流れるなど
の、回避すべき事態が生じたときに、第１の論理回路の
出力端に与えられる論理値に基づいて制御されるスイッ
チング素子の動作の周波数を低くすることができる。し
かもその周波数はマイクロコンピュータのプログラミン
グにより、容易に変更することができる。
【００８８】この発明のうち請求項５にかかる電源回路
においては、ディジタル回路のみで、第１及び第２の論
理回路を構成することができ、これらをマイクロコンピ
ュータに組み込んでもノイズの影響を受けずに動作す
る。更に、平滑回路とスイッチング素子のチョッピング
との共振を回避することができる。
においては、ディジタル回路のみで、第１及び第２の論
理回路を構成することができ、これらをマイクロコンピ
ュータに組み込んでもノイズの影響を受けずに動作す
る。更に、平滑回路とスイッチング素子のチョッピング
との共振を回避することができる。
【００８９】この発明のうち請求項６にかかる電源回路
においては、平滑回路とスイッチング素子のチョッピン
グとの共振を回避することができる。
においては、平滑回路とスイッチング素子のチョッピン
グとの共振を回避することができる。
【００９０】この発明のうち請求項７にかかる電源回路
においては、出力端子に与えられるべき電圧の値を容易
に変更することができる。
においては、出力端子に与えられるべき電圧の値を容易
に変更することができる。
【００９１】この発明のうち請求項８にかかる電源回路
においては、第３の論理回路の出力端に与えられる論理
値に基づいてスイッチング素子を制御するので、被測定
値が固定値よりも大きい場合においても電流を供給する
ことができる。
においては、第３の論理回路の出力端に与えられる論理
値に基づいてスイッチング素子を制御するので、被測定
値が固定値よりも大きい場合においても電流を供給する
ことができる。
【００９２】この発明のうち請求項９にかかる電源回路
においては、スイッチング素子に過大な電流が流れたと
きに、スイッチング素子を低い周波数で動作させること
ができる。しかもその周波数はマイクロコンピュータの
プログラミングにより、容易に変更することができる。
においては、スイッチング素子に過大な電流が流れたと
きに、スイッチング素子を低い周波数で動作させること
ができる。しかもその周波数はマイクロコンピュータの
プログラミングにより、容易に変更することができる。
【００９３】この発明のうち請求項１０にかかるバッテ
リーチャージャー制御回路においては、チョッピング制
御がディジタルで行われるので、当該制御を行う部分が
マイクロコンピュータに組み込まれてもノイズ特性が劣
化する事がない。
リーチャージャー制御回路においては、チョッピング制
御がディジタルで行われるので、当該制御を行う部分が
マイクロコンピュータに組み込まれてもノイズ特性が劣
化する事がない。
【００９４】この発明のうち請求項１１にかかるＤＣモ
ータ制御回路においては、チョッピング制御がディジタ
ルで行われるので、当該制御を行う部分がマイクロコン
ピュータに組み込まれてもノイズ特性が劣化する事がな
い。しかも、チョッピングのタイミングは方形パルスに
基づいており、この方形パルスの周期がＣＰＵによって
容易に制御されるので、効率的にＤＣモータを駆動する
ことができる。
ータ制御回路においては、チョッピング制御がディジタ
ルで行われるので、当該制御を行う部分がマイクロコン
ピュータに組み込まれてもノイズ特性が劣化する事がな
い。しかも、チョッピングのタイミングは方形パルスに
基づいており、この方形パルスの周期がＣＰＵによって
容易に制御されるので、効率的にＤＣモータを駆動する
ことができる。
【００９５】この発明のうち請求項１２にかかるＤＣモ
ータ制御回路においては、ＤＣモータの駆動電流を容易
に変更できるので、その速度調整が容易である。
ータ制御回路においては、ＤＣモータの駆動電流を容易
に変更できるので、その速度調整が容易である。
【図１】 この発明の第１実施例を示す回路図である。
【図２】 この発明の第１実施例の動作を説明する波形
図である。
図である。
【図３】 この発明の第１実施例の動作を説明する波形
図である。
図である。
【図４】 この発明の第１実施例の動作を説明する波形
図である。
図である。
【図５】 この発明の第１実施例の動作を説明する波形
図である。
図である。
【図６】 この発明の第２実施例を示す回路図である。
【図７】 この発明の第３実施例を示す回路図である。
【図８】 従来の技術を示す回路図である。
【図９】 従来の技術の動作を説明する波形図である。
【図１０】 従来の技術の動作を説明する波形図であ
る。
る。
１ スイッチングトランジスタ（スイッチング素子）、
２ バッファ、３ コンパレータ（第４の論理回路）、
４ コンパレータ（第２の論理回路）、５ ＲＳフリッ
プフロップ（第１の論理回路）、６ ＯＲゲート（第３
の論理回路）、７ ＯＲゲート（第４の論理回路、また
は第５の論理回路）、１０ 平滑回路、１４ 共振検出
器（共振検出回路）、３０ スイッチングレギュレー
タ、４０，４１，４２ マイクロコンピュータ、４０ａ
ＣＰＵ、４０ｂ ８ビットＤ／Ａコンバータ、４０ｃ
８ビットタイマ。
２ バッファ、３ コンパレータ（第４の論理回路）、
４ コンパレータ（第２の論理回路）、５ ＲＳフリッ
プフロップ（第１の論理回路）、６ ＯＲゲート（第３
の論理回路）、７ ＯＲゲート（第４の論理回路、また
は第５の論理回路）、１０ 平滑回路、１４ 共振検出
器（共振検出回路）、３０ スイッチングレギュレー
タ、４０，４１，４２ マイクロコンピュータ、４０ａ
ＣＰＵ、４０ｂ ８ビットＤ／Ａコンバータ、４０ｃ
８ビットタイマ。
Claims (12)
- 【請求項１】 （ａ）（ａ−１）相補的な第１及び第２
の論理値の間を遷移する周波数可変の方形パルスが与え
られるセット端と、（ａ−２）リセット端と、（ａ−
３）前記セット端に前記第１の論理値が与えられる場合
には前記第１の論理値を、前記リセット端に前記第１の
論理値が与えられる場合には前記第２の論理値を、それ
ぞれ出力する出力端とを有する第１の論理回路と、 （ｂ）（ｂ−１）固定値が与えられる第１入力端と、
（ｂ−２）被測定値が与えられる第２入力端と、（ｂ−
３）前記第１入力端に与えられる値よりも前記第２入力
端に与えられる値の方が大きい場合には前記第１の論理
値を、前記第１入力端に与えられる値よりも前記第２入
力端に与えられる値の方が小さい場合には前記第２の論
理値を、それぞれ出力し前記第１の論理回路の前記リセ
ット端に接続された出力端とを有する第２の論理回路と
を備えるスイッチングレギュレータ。 - 【請求項２】 （ｃ）前記第１の論理回路の前記出力端
に接続された第１の入力端と、前記方形パルスが与えら
れる第２の入力端と、自身の前記第１及び第２の入力端
に与えられた論理値の論理和を出力する出力端とを有す
る第３の論理回路を更に備える、請求項１記載のスイッ
チングレギュレータ。 - 【請求項３】 前記スイッチングレギュレータはマイク
ロコンピュータに接続され、 前記方形パルスは前記マイクロコンピュータから供給さ
れる、請求項２記載のスイッチングレギュレータ。 - 【請求項４】 （ｄ）（ｄ−１）前記第２論理回路の前
記出力端に接続された第１入力端と、（ｄ−２）第２入
力端と、（ｄ−３）前記第１論理回路の前記リセット端
に接続され、自身の前記第１及び第２入力端に与えられ
た論理値の論理和を出力する出力端とを有する第４の論
理回路を更に備え、 前記マイクロコンピュータは前記第４の論理回路の前記
第２入力端に与えられた論理値を受け、その論理値に対
応してそれぞれ異なる周波数を有する前記方形パルスを
供給する、請求項３記載のスイッチングレギュレータ。 - 【請求項５】 （ａ）出力端子、及び入力電圧が供給さ
れる入力端子と （ｂ）前記入力端子に接続された第１端と、前記出力端
子に接続された第２端と、これに与えられる値に基づい
て前記第１端と前記第２端の接続の可否が制御される制
御端とを有するスイッチング素子と、 （ｃ）（ｃ−１）相補的な第１及び第２の論理値の間を
遷移する周波数可変の方形パルスが与えられるセット端
と、（ｃ−２）リセット端と、（ｃ−３）前記セット端
に前記第１の論理値が与えられる場合には前記第１の論
理値を、前記リセット端に前記第１の論理値が与えられ
る場合には前記第２の論理値を、それぞれ出力し、前記
スイッチング素子の前記制御端に接続された出力端とを
有する第１論理回路と、 （ｄ）（ｄ−１）固定値が与えられる第１入力端と、
（ｄ−２）前記出力端子に与えられる電圧に基づいて得
られる被測定値が与えられる第２入力端と、（ｄ−３）
前記第１入力端に与えられる値よりも前記第２入力端に
与えられる値の方が大きい場合には前記第１の論理値
を、前記第１入力端に与えられる値よりも前記第２入力
端に与えられる値の方が小さい場合には前記第２の論理
値を、それぞれ出力し、前記第１の論理回路の前記リセ
ット端に接続された出力端とを有する第２の論理回路と （ｅ）前記スイッチング素子の第２端と前記出力端子と
の間に介在する平滑回路と、 （ｆ）前記平滑回路が前記方形パルスに対して共振して
いるか否かを検出する共振検出回路とを備える電源回
路。 - 【請求項６】 （ｇ）（ｇ−１）前記方形パルスを出力
するタイマと、（ｇ−２）前記タイマの動作を制御する
ＣＰＵと、（ｇ−３）前記タイマ及び前記ＣＰＵを互い
に接続するデータバスとを有するマイクロコンピュータ
を更に備え、 前記共振検出回路は前記平滑回路が前記方形パルスと共
振していることを前記データバスを介して前記ＣＰＵに
伝達する、請求項５記載の電源回路。 - 【請求項７】 前記マイクロコンピュータは（ｇ−４）
前記データバスに接続され、前記ＣＰＵの制御を受けて
前記固定値を出力するＤ／Ａコンバータを更に有する、
請求項６記載の電源回路。 - 【請求項８】 （ｈ）前記第１の論理回路の前記出力端
に接続された第１の入力端と、前記方形パルスが与えら
れる第２の入力端と、自身の前記第１及び第２の入力端
に与えられた論理値の論理和を出力する出力端とを有す
る第３の論理回路を更に備える、請求項６記載の電源回
路。 - 【請求項９】 （ｉ）前記スイッチング素子に流れる電
流が所定の値を越えた場合に、前記第１の論理値を出力
する第４の論理回路と、 （ｊ）（ｊ−１）前記第２論理回路の前記出力端に接続
された第１入力端と、（ｊ−２）前記第４の論理回路の
出力を受ける第２入力端と、（ｊ−３）前記第１論理回
路の前記リセット端に接続され、自身の前記第１及び第
２入力端に与えられた論理値の論理和を出力する出力端
とを有する第５の論理回路を更に備え、 前記第４の論理回路の出力は前記データバスを介して前
記ＣＰＵに与えられ、 前記ＣＰＵは前記第４の論理回路の出力が前記第１及び
第２の論理値の何れであるかによって、それぞれ異なる
周波数を有する前記方形パルスを前記タイマに発生させ
る、請求項８記載の電源回路。 - 【請求項１０】 （ａ）入力電圧が供給される入力端子
と、バッテリーに充電電流を供給する出力端子と、 （ｂ）前記入力端子に接続された第１端と、前記出力端
子に接続された第２端と、これに与えられる値に基づい
て前記第１端と前記第２端の接続の可否が制御される制
御端とを有するスイッチング素子と、 （ｃ）前記充電電流を電圧に変換する電流電圧変換手段
と、 （ｄ）前記バッテリーに与えられる電圧に基づいて被測
定値を生成する被測定値生成手段と、 （ｅ）前記被測定値の比較対象となる参照値を与える参
照信号生成手段と、 （ｆ）（ｆ−１）相補的な第１及び第２の論理値の間を
遷移する周波数可変の方形パルスを与えるタイマと、 （ｆ−２）（ｆ−２−１）前記方形パルスが与えられる
セット端と、（ｆ−２−２）リセット端と、（ｆ−２−
３）前記セット端に前記第１の論理値が与えられる場合
には前記第１の論理値を、前記リセット端に前記第１の
論理値が与えられる場合には前記第２の論理値を、それ
ぞれ出力し、前記スイッチング素子の前記制御端に接続
された出力端とを有する第１論理回路と、 （ｆ−３）（ｆ−３−１）固定値が与えられる第１入力
端と、（ｆ−３−２）前記電流電圧変換手段の出力が与
えられる第２入力端と、（ｆ−３−３）自身の前記第１
入力端に与えられる値よりも自身の前記第２入力端に与
えられる値の方が大きい場合には前記第１の論理値を、
自身の前記第１入力端に与えられる値よりも自身の前記
第２入力端に与えられる値の方が小さい場合には前記第
２の論理値を、それぞれ出力する出力端とを有する第２
の論理回路と （ｆ−４）（ｆ−４−１）前記参照値が与えられる第１
入力端と、（ｆ−３−２）前記被測定値が与えられる第
２入力端と、（ｆ−３−３）自身の前記第１入力端と自
身の前記第２入力端との間に所定の電位差が生じたとき
にのみ前記第１の論理値を出力する出力端とを含む第３
の論理回路と、 （ｆ−５）（ｆ−５−１）前記第２の論理回路の出力端
に接続された第１入力端と、（ｆ−５−２）前記第３の
論理回路の出力端に接続された第２入力端と、（ｆ−５
−３）自身の前記第１入力端に与えられた論理値と、自
身の前記第２入力端に与えられた論理値との論理和を出
力し、前記第１の論理回路の前記リセット端に接続され
る出力端とを含む第４の論理回路と、 （ｆ−６）前記タイマの動作を制御するＣＰＵと、 （ｆ−７）前記タイマ及び前記ＣＰＵを互いに接続する
データバスとを有するマイクロコンピュータとを備えた
バッテリーチャージャー制御回路。 - 【請求項１１】 （ａ）入力電圧が供給される入力端子
と、ＤＣモータに駆動電流を供給する出力端子と、 （ｂ）前記入力端子に接続された第１端と、前記出力端
子に接続された第２端と、これに与えられる値に基づい
て前記第１端と前記第２端の接続の可否が制御される制
御端とを有するスイッチング素子と、 （ｃ）前記駆動電流を電圧に変換する電流電圧変換手段
と、 （ｄ）（ｄ−１）相補的な第１及び第２の論理値の間を
遷移する周波数可変の方形パルスを与えるタイマと、 （ｄ−２）（ｄ−２−１）前記方形パルスが与えられる
セット端と、（ｄ−２−２）リセット端と、（ｄ−２−
３）前記セット端に前記第１の論理値が与えられる場合
には前記第１の論理値を、前記リセット端に前記第１の
論理値が与えられる場合には前記第２の論理値を、それ
ぞれ出力し、前記スイッチング素子の前記制御端に接続
された出力端とを有する第１論理回路と、 （ｄ−３）（ｄ−３−１）固定値が与えられる第１入力
端と、（ｄ−３−２）前記電流電圧変換手段の出力が与
えられる第２入力端と、（ｄ−３−３）自身の前記第１
入力端に与えられる値よりも自身の前記第２入力端に与
えられる値の方が大きい場合には前記第１の論理値を、
自身の前記第１入力端に与えられる値よりも自身の前記
第２入力端に与えられる値の方が小さい場合には前記第
２の論理値を、それぞれ出力し、前記第１の論理回路の
前記リセット端に接続された出力端とを有する第２の論
理回路と （ｄ−５）前記タイマの動作を制御するＣＰＵと、 （ｄ−６）前記タイマ及び前記ＣＰＵを互いに接続する
データバスとを有するマイクロコンピュータとを備えた
ＤＣモータ制御回路。 - 【請求項１２】 前記マイクロコンピュータは （ｄ−７）前記データバスを介して前記ＣＰＵによって
制御され、前記固定値を与えるＤ／Ａコンバータを更に
有する、請求項１１記載のＤＣモータ制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6241292A JPH08107668A (ja) | 1994-10-05 | 1994-10-05 | スイッチングレギュレータ、電源回路、バッテリーチャージャー制御回路及びｄｃモータ制御回路 |
| US08/495,391 US5675240A (en) | 1994-10-05 | 1995-06-28 | All digital switching regulator for use in power supplies, battery chargers, and DC motor control circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6241292A JPH08107668A (ja) | 1994-10-05 | 1994-10-05 | スイッチングレギュレータ、電源回路、バッテリーチャージャー制御回路及びｄｃモータ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107668A true JPH08107668A (ja) | 1996-04-23 |
Family
ID=17072106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6241292A Pending JPH08107668A (ja) | 1994-10-05 | 1994-10-05 | スイッチングレギュレータ、電源回路、バッテリーチャージャー制御回路及びｄｃモータ制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5675240A (ja) |
| JP (1) | JPH08107668A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009545284A (ja) * | 2006-07-21 | 2009-12-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイナリコントローラ及びバイナリコントローラをそなえたパワーサプライ |
| RU2505913C1 (ru) * | 2012-07-16 | 2014-01-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Уфимский государственный авиационный технический университет" | Импульсный регулятор постоянного напряжения |
| JP2016100916A (ja) * | 2014-11-18 | 2016-05-30 | 三菱電機株式会社 | 制御装置 |
| JP2017153238A (ja) * | 2016-02-24 | 2017-08-31 | 本田技研工業株式会社 | 電源装置、機器及び制御方法 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5943227A (en) * | 1996-06-26 | 1999-08-24 | Fairchild Semiconductor Corporation | Programmable synchronous step down DC-DC converter controller |
| US5877611A (en) * | 1996-10-09 | 1999-03-02 | Lucent Technologies Inc. | Simple and efficient switching regulator for fast transient loads such as microprocessors |
| US5905370A (en) * | 1997-05-06 | 1999-05-18 | Fairchild Semiconductor Corporation | Programmable step down DC-DC converter controller |
| EP0927451B1 (en) * | 1997-07-17 | 2003-05-14 | Koninklijke Philips Electronics N.V. | A power convertor, an integrated circuit and a telecommunication device |
| DE19748328C2 (de) * | 1997-10-31 | 1999-08-12 | Siemens Ag | Spannungs-Konstanthalter |
| US6020729A (en) * | 1997-12-16 | 2000-02-01 | Volterra Semiconductor Corporation | Discrete-time sampling of data for use in switching regulators |
| US5969515A (en) * | 1998-02-27 | 1999-10-19 | Motorola, Inc. | Apparatus and method for digital control of a power converter current |
| JP3744680B2 (ja) * | 1998-03-31 | 2006-02-15 | 富士通株式会社 | 電源装置、および電源回路の制御方法 |
| US5929619A (en) * | 1998-04-22 | 1999-07-27 | Victory Industrial Corporation | System and method for stabilizing an automotive alternator voltage regulator with load response control |
| JP3650276B2 (ja) * | 1998-10-22 | 2005-05-18 | セイコーインスツル株式会社 | 電子携帯機器 |
| US6268716B1 (en) | 1998-10-30 | 2001-07-31 | Volterra Semiconductor Corporation | Digital voltage regulator using current control |
| US6198261B1 (en) | 1998-10-30 | 2001-03-06 | Volterra Semiconductor Corporation | Method and apparatus for control of a power transistor in a digital voltage regulator |
| US6160441A (en) * | 1998-10-30 | 2000-12-12 | Volterra Semiconductor Corporation | Sensors for measuring current passing through a load |
| US6100676A (en) * | 1998-10-30 | 2000-08-08 | Volterra Semiconductor Corporation | Method and apparatus for digital voltage regulation |
| US6137702A (en) * | 1999-05-03 | 2000-10-24 | Semiconductor Components Industries, Llc | Circuit and method of activating and de-activating a switching regulator at any point in a regulation cycle |
| JP3726584B2 (ja) * | 1999-09-16 | 2005-12-14 | セイコーエプソン株式会社 | 電源回路および電気光学装置 |
| DE10026938A1 (de) * | 2000-05-30 | 2001-12-06 | Sauer Danfoss Nordborg As Nord | Schaltungsanordnung zur Versorgung einer elektrischen Spule mit einem vorbestimmten Betriebsstrom |
| WO2002058217A2 (en) * | 2001-01-18 | 2002-07-25 | Koninklijke Philips Electronics N.V. | A single level time-shifted reference dc/dc converter |
| US6593725B1 (en) * | 2001-02-22 | 2003-07-15 | Cypress Semiconductor Corp. | Feed-forward control for DC-DC converters |
| US6859022B2 (en) * | 2002-02-15 | 2005-02-22 | Motorola, Inc. | Timer circuit and battery protection circuit using same |
| US7227652B2 (en) * | 2002-10-17 | 2007-06-05 | Lexmark International, Inc. | Switching power supply, method of operation and device-and-power-supply assembly |
| US6888339B1 (en) * | 2003-04-03 | 2005-05-03 | Lockheed Martin Corporation | Bus voltage control using gated fixed energy pulses |
| JP3717492B2 (ja) * | 2003-04-16 | 2005-11-16 | ローム株式会社 | 電源装置 |
| JP4651428B2 (ja) * | 2005-03-28 | 2011-03-16 | ローム株式会社 | スイッチングレギュレータ及びこれを備えた電子機器 |
| US20060245131A1 (en) | 2005-04-29 | 2006-11-02 | Ramey Blaine E | Electrical protection circuitry for a docking station base of a hand held meter and method thereof |
| US7539028B2 (en) * | 2005-07-01 | 2009-05-26 | Power Integrations, Inc. | Method and apparatus for fault detection in a switching power supply |
| US7568117B1 (en) | 2005-10-03 | 2009-07-28 | Zilker Labs, Inc. | Adaptive thresholding technique for power supplies during margining events |
| US7936023B1 (en) | 2006-09-26 | 2011-05-03 | Cypress Semiconductor Corporation | High voltage diode |
| US8174251B2 (en) * | 2007-09-13 | 2012-05-08 | Freescale Semiconductor, Inc. | Series regulator with over current protection circuit |
| KR100806295B1 (ko) * | 2007-11-26 | 2008-02-22 | 주식회사 룩센테크놀러지 | 출력전압 순응형 전압 변환 장치 및 그 방법 |
| US8169081B1 (en) | 2007-12-27 | 2012-05-01 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits using under bump metallization |
| US20090243577A1 (en) * | 2008-03-28 | 2009-10-01 | Matsushita Electric Industrial Co., Ltd. | Reverse current reduction technique for dcdc systems |
| CN101557165B (zh) * | 2008-04-11 | 2011-11-02 | 普诚科技股份有限公司 | 电源转换装置及电源转换方法 |
| US7737676B2 (en) | 2008-10-16 | 2010-06-15 | Freescale Semiconductor, Inc. | Series regulator circuit |
| US8179108B2 (en) | 2009-08-02 | 2012-05-15 | Freescale Semiconductor, Inc. | Regulator having phase compensation circuit |
| US8514595B1 (en) | 2009-08-04 | 2013-08-20 | Qualcomm Incorporated | Switching power supply operation with reduced harmonic interference |
| TWI483091B (zh) * | 2012-12-04 | 2015-05-01 | Acer Inc | 電壓調節裝置與電子裝置 |
| CN103869852B (zh) * | 2012-12-18 | 2016-10-19 | 宏碁股份有限公司 | 电压调节装置与电子设备 |
| TWI842128B (zh) * | 2022-10-14 | 2024-05-11 | 立錡科技股份有限公司 | 切換式電源供應器及其操作時脈訊號產生電路與控制方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2504757A1 (fr) * | 1981-04-27 | 1982-10-29 | Thomson Csf | Procede et dispositif autoadaptatif d'amorcage d'un triac |
| US4455526A (en) * | 1982-06-29 | 1984-06-19 | The United States Of America As Represented By The Secretary Of The Air Force | FET Switching regulator |
| US4975820A (en) * | 1989-09-01 | 1990-12-04 | National Semiconductor Corporation | Adaptive compensating ramp generator for current-mode DC/DC converters |
| US5057765A (en) * | 1991-02-05 | 1991-10-15 | Allegro Microsystems, Inc. | Current regulation circuit for inductive loads |
| JP2596314B2 (ja) * | 1993-05-31 | 1997-04-02 | 日本電気株式会社 | スイッチング電源回路 |
| US5565761A (en) * | 1994-09-02 | 1996-10-15 | Micro Linear Corp | Synchronous switching cascade connected offline PFC-PWM combination power converter controller |
| US5528125A (en) * | 1995-04-05 | 1996-06-18 | Texas Instruments Incorporated | Buck-boost switch mode power supply with burst topology |
-
1994
- 1994-10-05 JP JP6241292A patent/JPH08107668A/ja active Pending
-
1995
- 1995-06-28 US US08/495,391 patent/US5675240A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009545284A (ja) * | 2006-07-21 | 2009-12-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイナリコントローラ及びバイナリコントローラをそなえたパワーサプライ |
| RU2505913C1 (ru) * | 2012-07-16 | 2014-01-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Уфимский государственный авиационный технический университет" | Импульсный регулятор постоянного напряжения |
| JP2016100916A (ja) * | 2014-11-18 | 2016-05-30 | 三菱電機株式会社 | 制御装置 |
| JP2017153238A (ja) * | 2016-02-24 | 2017-08-31 | 本田技研工業株式会社 | 電源装置、機器及び制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5675240A (en) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08107668A (ja) | スイッチングレギュレータ、電源回路、バッテリーチャージャー制御回路及びｄｃモータ制御回路 | |
| US6147477A (en) | DC to DC converter producing output voltage exhibiting rise and fall characteristics independent of load thereon | |
| US6954056B2 (en) | Switching power supply unit and controller IC thereof | |
| JP4591892B2 (ja) | 電源装置 | |
| US6815938B2 (en) | Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit | |
| US7170197B2 (en) | Switching power supply controller with built-in supply switching | |
| US7397151B2 (en) | Power supply unit and portable apparatus using the same | |
| KR101182932B1 (ko) | 이중 모드 조정기 및 이중 모드 조정기 동작 방법 | |
| EP0582814B1 (en) | Dropout recovery circuit | |
| US7629778B2 (en) | Voltage converter | |
| KR100701911B1 (ko) | 전원 회로 및 그 전원 회로의 출력 전압을 상승시키는 방법 | |
| US7218085B2 (en) | Integrated ZVS synchronous buck DC-DC converter with adaptive control | |
| US20090128113A1 (en) | Power converter having auto conversion function for pulse skip mode and control method | |
| JP2006042524A (ja) | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 | |
| JP2004096982A (ja) | Ｄｃ−ｄｃコンバータ | |
| TWI442207B (zh) | 電壓調節器、用以配合其使用的調變器以及用以控制其的方法 | |
| JP2018113811A (ja) | スイッチング電源装置 | |
| US7535206B2 (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
| US10892675B2 (en) | Voltage converting circuit and control circuit thereof | |
| JP5993786B2 (ja) | Ｄｃ／ｄｃコンバーター用回路モジュール、及びｄｃ／ｄｃコンバーター | |
| KR100439848B1 (ko) | 역률보상회로 | |
| JP2003289664A (ja) | スイッチング電源装置用の制御回路及びこれを用いたスイッチング電源装置 | |
| JP7489300B2 (ja) | 電源ｉｃ、及び、スイッチングレギュレータ | |
| JP7443974B2 (ja) | 集積回路、電源回路 | |
| US20200389089A1 (en) | Power control apparatus and power conrol method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20081129 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20101129 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20111129 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20121129 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20121129 |