JPH08105940A - 診断装置及び被診断装置並びにこれらを含む電子装置 - Google Patents

診断装置及び被診断装置並びにこれらを含む電子装置

Info

Publication number
JPH08105940A
JPH08105940A JP6240459A JP24045994A JPH08105940A JP H08105940 A JPH08105940 A JP H08105940A JP 6240459 A JP6240459 A JP 6240459A JP 24045994 A JP24045994 A JP 24045994A JP H08105940 A JPH08105940 A JP H08105940A
Authority
JP
Japan
Prior art keywords
data
diagnosed
scan
serial communication
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6240459A
Other languages
English (en)
Inventor
Makoto Okajima
眞 岡島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP6240459A priority Critical patent/JPH08105940A/ja
Publication of JPH08105940A publication Critical patent/JPH08105940A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 診断に必要な信号線数を少なくする。 【構成】 被診断装置200及び300は、診断装置1
00から送出されたシリアルパケット形式のデータを受
信し、この受信したデータを自装置内に設けられたスキ
ャンパスを構成する各FFに対して書込む。診断装置1
00は、シリアルパケット形式のデータを送出する他、
被診断装置200及び300から送出されたスキャンパ
スを構成する各FFの保持データについてのシリアルパ
ケット形式のデータを受信する。この受信データを基に
各被診断装置の診断を行う。 【効果】 シリアルパケット形式でデータを送受信し、
スキャンクロックを用いないので、診断に必要な信号線
数が少ない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子装置に関し、特に診
断装置及び被診断装置を含む電子装置に関する。
【0002】
【従来の技術】ディジタル電子装置で構成されるシステ
ムについての診断方法の1つとしてスキャンパスを用い
る方法がある。例えば、特開昭62―182938号公
報に開示されているように、ディジタル電子装置の故障
時等の診断や障害時等の障害の詳細情報の採取のために
スキャンパスが用いられる。
【0003】また、集積回路の内部にスキャンパスを予
め設けておく技術が、特開平3―249574号公報、
特開平4―50783号公報、特開平4―181185
公報等に開示されている。
【0004】図9は従来の電子装置の一構成例を示すブ
ロック図である。本電子装置は、被診断装置800及び
900の診断処理や障害発生時に障害情報の詳細データ
を採取する診断装置700と、複数のLSIから構成さ
れ通常動作時はシステム内の機能回路として動作する被
診断装置800及び900とから構成されている。
【0005】診断装置700は、デコーダ720及びセ
レクタ730を制御して被診断装置800又は900の
診断を行うプロセッサ710と、プロセッサ710に指
定された被診断装置800又は900をシフトモードに
セットするためのデコーダ720と、被診断装置800
又は900からのスキャンアウトデータを選択するため
のセレクタ730と、各診断パスのフリップフロップ数
を記憶しておくメモリからなるFF数テーブル740と
を含んで構成されている。
【0006】被診断装置800と900とは内部構成が
同一である。以下の説明では被診断装置800を中心に
説明する。
【0007】被診断装置800は、LSI810及び8
20を含んで構成されている。これらLSI810及び
820は、スキャンモード端子SMに送られるスキャン
モード信号10が“1”の状態で、スキャンクロック端
子SCLOCKに送られるスキャンクロック12を1つ
(1パルス)受信すると、スキャンイン端子SIに送ら
れるスキャンインデータ11を取込む。それと同時に両
LSIは、スキャンアウトデータ端子SOからスキャン
アウトデータ13を送出する。この状態をスキャンモー
ドと呼ぶ。なお、以上の構成は、被診断装置900につ
いても同様である。
【0008】かかる構成において、診断装置700が被
診断装置800のスキャンデータを採取する場合につい
て説明する。
【0009】まず、プロセッサ710は被診断装置80
0のスキャンビット数をFF数テーブル740から読出
し、スキャン動作の準備を行う。次に、スキャンモード
信号10を“1”にし、スキャンパスに接続されている
LSI810、820をスキャンモードに設定する。
【0010】そして、スキャンインデータ11をセット
してスキャンクロック12をFF数分入力する。スキャ
ンパスに接続されているLSI810、820は、スキ
ャンクロック12を1つ受信する毎に自LSIの内部の
フリップフロップ(図示せず)の保持情報をスキャンア
ウトデータ13として送出する。プロセッサ710はセ
レクタ730を介してスキャンアウトデータ13を受信
する。
【0011】次に、図10のタイムチャートを参照して
各制御信号線について説明する。
【0012】まず、スキャンモード信号10が立上がる
と、LSI810、820では、スキャンモードに設定
されスキャンアウトデータ13の内容が、OUTDT
(00)〜OUTDT(n)のように確定する。それと
同時に、プロセッサ710ではスキャンインデータ11
の内容がINDT(00)〜INDT(n)のように確
定する。この状態でスキャンクロック12を出してデー
タを1ビットずつシフトさせるのである。
【0013】ここで、スキャンクロック12の各クロッ
ク幅Wは、スキャンパスに接続されているフリップフロ
ップ(以下、FFと略す)の配線遅延を全て満足した値
に設定する必要がある。すなわち、クロック幅Wが短す
ぎると、装置間の距離が大きい場合にはクロックスキュ
ーが大きくなって誤動作する可能性があり、クロック幅
Wを十分に大きくしておく必要がある。
【0014】
【発明が解決しようとする課題】上述した従来の診断装
置等においては、スキャンパスを構成するFF全てを1
つのスキャンクロックでシフト動作させるため、クロッ
ク幅Wを、スキャンパスに接続されるFF間の配線遅延
時間を全て満足した値に設定する必要があるという欠点
がある。
【0015】また、スキャンパスを構成する全FFによ
る全ビット数分のスキャンクロックを診断装置から送る
必要があるので、1回のスキャン動作に時間がかかると
いう欠点がある。特に、診断装置と被診断装置との間の
離れた電子装置においては、配線が長くなるため、隣接
する装置間の遅延量に比べて数倍の遅延量があり、1回
のスキャン動作に非常に大きな時間がかかるという欠点
がある。
【0016】さらにまた、スキャンパスを構成する全F
Fをスキャンモードに設定する必要があり、多くの信号
線を必要とするという欠点がある。
【0017】これらの各欠点は、上述した各公報に開示
されているスキャンパスについても生じるものであり、
これら公報に開示の技術では解決することができない。
【0018】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はスキャン動作
に大きな時間がかからず、また信号線数も少ない診断装
置及び被診断装置並びにこれらを含む電子装置を提供す
ることである。
【0019】
【課題を解決するための手段】本発明による診断装置
は、被診断装置内に設けられたスキャンパスを構成する
各フリップフロップに対してデータを書込む診断装置で
あって、前記データをシリアルパケット形式で送出する
データ送出手段と、被診断装置から送出された前記スキ
ャンパスを構成する各フリップフロップの保持データに
ついてのシリアルパケット形式のデータを受信する受信
手段とを含み、この受信データを基に前記被診断装置の
診断を行うことを特徴とする。
【0020】本発明による被診断装置は、診断装置から
送出されたシリアルパケット形式のデータを受信する受
信手段と、この受信データを自装置内に設けられたスキ
ャンパスを構成する各フリップフロップに対して書込む
手段とを含むことを特徴とする。
【0021】本発明による電子装置は、被診断装置と、
この被診断装置内に設けられたスキャンパスを構成する
各フリップフロップに対してデータを書込む診断装置と
を含む電子装置であって、前記被診断装置は、前記診断
装置から送出されたシリアルパケット形式のデータを受
信する第1の受信手段と、この受信した受信データを自
装置内に設けられたスキャンパスを構成する各フリップ
フロップに対して書込む書込手段とを含み、前記診断装
置は、前記シリアルパケット形式のデータを送出するデ
ータ送出手段と、前記被診断装置から送出された前記ス
キャンパスを構成する各フリップフロップの保持データ
についてのシリアルパケット形式のデータを受信する第
2の受信手段とを含み、前記第2の受信手段の受信デー
タを基に前記被診断装置の診断を行うことを特徴とす
る。
【0022】
【作用】被診断装置は、診断装置から送出されたシリア
ルパケット形式のデータを受信し、この受信したデータ
を自装置内に設けられたスキャンパスを構成する各フリ
ップフロップに対して書込む。診断装置は、シリアルパ
ケット形式のデータを送出する他、被診断装置から送出
されたスキャンパスを構成する各フリップフロップの保
持データについてのシリアルパケット形式のデータを受
信する。この受信データを基に被診断装置の診断を行
う。
【0023】
【実施例】次に、本発明について図面を参照して説明す
る。
【0024】図1は本発明による診断装置及び被診断装
置並びにこれらを含む電子装置の第1の実施例の構成を
示すブロック図である。
【0025】図において、本実施例の電子装置は、被診
断装置200及び300と、これらの診断を行う診断装
置100とを含んで構成されている。
【0026】診断装置100は被診断装置200及び3
00の診断処理や障害発生時における障害情報の詳細デ
ータを採取する装置である。
【0027】この診断装置100は、診断制御プロセッ
サ120の指示に応答してスキャンデータを後述する図
2に示されているシリアルパケット形式で被診断装置2
00、300に対して送信するシリアル通信送信部11
0と、被診断装置固有のスキャンデータ数を記憶し、シ
ステムの初期設定時に各診断パス毎のFF数を与えるF
F数テーブル130と、被診断装置200からのシリア
ルパケット形式による通信を受信するシリアル通信受信
部140とを含んで構成されている。なお、シリアル通
信受信部140は、正常に通信が送られてきたかどうか
のチェックを行うエラー検出回路141と、エラーを検
出した時にセットされるエラー検出フラグ142とを含
んで構成されている。
【0028】また、診断装置100は、被診断装置から
返信されたシリアル通信パケットをプロセッサに取込む
パスを選択するためセレクタ150と、診断制御プロセ
ッサ120に指定された被診断装置にシリアル通信送信
部110からのシリアル通信を送出するためのデコーダ
160と、シリアル通信送信部110、デコーダ16
0、セレクタ150、シリアル通信受信部140、FF
数テーブル130を制御して被診断装置200、300
の診断を制御する診断制御プロセッサ120とを含んで
構成されている。
【0029】被診断装置200及び300は、ディジタ
ル電子装置であり、夫々複数のLSIを含んで構成され
ている。そして、これら被診断装置は通常動作中はシス
テム内の機能回路として動作する。
【0030】LSI210及び220は、共に診断対象
のLSIであり、スキャンイン端子SIに診断装置10
0からのシリアル通信パケットを受信すると受信したシ
リアル通信パケットを取込み、同時に自LSI内部のス
キャンデータを図2に示されているシリアル通信パケッ
トのフォーマットで診断装置100へ返信する機能を有
する。
【0031】ここで、LSI210に着目すると、LS
I210はシリアル通信受信部211と、シリアル通信
送信部212と、LSI内部情報FF213とを含んで
構成されている。
【0032】シリアル通信受信部211は、診断装置1
00からのシリアル通信パケットを受信して受信データ
をLSI内部情報FF213に書込む回路であり、シリ
アル通信パケットを正常に受信できたかどうかを検出す
るエラー検出回路214と、、正常に受信できなかった
場合にセットされるエラー検出フラグ215とを含んで
構成されている。
【0033】シリアル通信送信部212は、LSI内部
情報FF213内のデータをシリアル通信パケットの形
式で診断装置100に返信する回路であり、診断装置1
00からのシリアル通信パケットを正常に受信できない
場合、すなわちエラー検出フラグ215が“1”のとき
に返信のシリアル通信パケットのエンドビットを“0”
として正常に受信できなかったことを通知する機能を有
する。
【0034】LSI内部情報FF213は、LSI内部
のFF群であり、夫々スキャンパスで接続されているも
のとする。
【0035】次に、各部の動作について説明する。本例
では、診断装置100が被診断装置200のLSI21
0のスキャンデータ64ビットを採取する場合について
説明する。
【0036】まず、診断プロセッサ120はLSI21
0のスキャンデータ数をFF数テーブル130から読出
し、64ビットであることを認識する。すると、診断プ
ロセッサ120はスキャンインするデータとスキャンビ
ット数64をシリアル通信送信部110に与え、動作開
始を指示する。シリアル通信送信部110は診断制御プ
ロセッサ120から与えられたスキャンインデータとス
キャンビット数からシリアル通信パケットを生成してデ
コーダ160に送る。デコーダ160は、シリアル通信
送信部110から送られたシリアル通信パケットを診断
制御プロセッサ120に指示されたLSI210へのパ
ス1にのせて送信する。
【0037】LSI210のシリアル通信受信部211
は、スキャンイン端子SIにシリアル通信パケット1の
スタートビットを受信すると、スタートビットの後に続
くスキャンデータ64ビットを抽出し、LSI内部情報
FF213に書込む。それと同時に、シリアル通信受信
部211は、シリアル通信送信部212にシリアル通信
パケットの返信を指示する。また、シリアル通信受信部
211は診断装置100からのシリアル通信パケットを
エラー検出回路214でチェックし、正常受信できなか
った場合にはエラー検出フラグ215をセットする。
【0038】シリアル通信送信部212は、シリアル通
信パケットの返信の指示を受けると、LSI内部情報F
F213から自LSIのスキャンアウトデータ64ビッ
トを読出し、パス2によりシリアル通信パケットの形式
で診断装置100に返信する。このとき、診断装置から
のシリアル通信パケットを正常に受信できたときエンド
ビットを“1”にセットして返信する。ただし、正常に
受信できなかったとき、すなわちエラー検出フラグ21
5がセットされているときはエンドビットを“0”にセ
ットして返信する。
【0039】診断装置100はセレクタ150を介して
LSI210からの返信シリアル通信パケット2をシリ
アル通信受信部140で受信するとスキャンデータ64
ビットを抽出する。そして、エンドビットが“1”であ
ることを確認したときはエラー検出フラグ142を
“0”として診断制御プロセッサ110に受信データを
引渡す。ただし、エンドビットが“0”であることを確
認したときはエラー検出フラグ142を“1”として、
診断制御プロセッサ110に受信データを引渡す。ま
た、LSI210から返信されたシリアル通信パケット
2を正常に受信できなかった場合もエラー検出フラグ1
42を“1”とする。
【0040】受信データを受取った診断制御プロセッサ
120は、シリアル通信受信部140から引渡されたエ
ラー検出フラグ142を判断し、受信失敗の場合、再実
行あるいは失敗処理を行う。
【0041】以上説明した動作により、LSI210の
64ビットのスキャンデータを採取することができる。
他のパスに関しても同様であり、スキャンビット数は予
めFF数テーブル140に記憶させておくことで任意の
ビット数を設定することができる。
【0042】次に、図2を参照してシリアル通信パケッ
トのフォーマットについて説明する。本例におけるシリ
アル通信パケットは、スタートビット、スキャンデー
タ、エンドビットで構成されている。
【0043】スタートビットは1T(周期)間“0”を
送出してデータのスタートを知らせるためのビットであ
る。
【0044】スキャンデータは、1T毎に1ビットずつ
内容が切替えられたデータである。そのデータの長さは
変化自在であるが、予め診断装置100と被診断装置と
の間での取決めが必要で、FF数テーブル130に記録
しておくことができる。本例ではビット0〜63の64
Tの長さであるものとする。なお、全ての診断パスを同
じビット数にして固定長とする場合には、図1のFF数
テーブル140は必要なくなる。
【0045】エンドビットは受信したスキャンデータを
正常に受信できた場合は、“1”、エラーがあった場合
は“0”に設定することでシリアル通信パケットを正常
に受信できたか否かを知らせるためのビットである。
【0046】なお、シリアル通信を行わない期間、すな
わちノーオペレーション(NOP)の期間は、全て
“1”レベルの信号とする。
【0047】次に、シリアル通信送信部110及び21
2のハードウェア構成例について説明する。
【0048】シリアル通信送信部110及び212は、
ほとんど同じ回路構成で実現できるため、ここでは診断
装置100側のシリアル通信送信部110の構成を主体
に説明する。
【0049】図3はシリアル通信送信部110の構成例
を示すブロック図である。この図3の構成は、図2で説
明したシリアル通信パケットの1T間を320[ns]
とし、診断装置100のシステムクロックを40[n
s]として設計したものである。 図において、送信デ
ータ格納バッファ401は多段シフト接続されたFF群
で構成され、シフトアドバンス(Shift Adva
nce)信号SFTADVの入力に応答して1ビットず
つ入力した送信データ4010を出力するバッファであ
る。
【0050】動作中フラグ402は動作開始信号402
0によりセットされるフラグであり、このフラグがセッ
トされることにより送信動作が開始になる。
【0051】時間カウンタ403は、1ビット320
[ns]を保障するための3ビットカウンタであり、動
作中フラグ402の“1”がストローブ端子STBに入
力されると順次+1され、“7”までカウントすると
“0”に戻ってカウントアップを続けるものである。
【0052】データ数カウンタ404は、時間カウンタ
値“7”と動作中フラグ402との論理積による信号が
ストローブ端子STBに入力されると順次+1されるn
ビットカウンタであり、シリアル通信パケットのデータ
ビット数をカウントするためのものである。
【0053】動作中フラグ402、時間カウンタ403
及びデータ数カウンタ404は、アンドゲート423の
出力信号によりリセットされる。
【0054】データ数格納レジスタ405は、診断制御
プロセッサ120より与えられたスキャンビット数40
50を記憶するためのレジスタである。
【0055】セレクタ407は、シリアル通信パケット
のスタートビット、データビット、エンドビットを選択
するためのセレクタである。
【0056】シリアル通信送出FF406は、セレクタ
407で選択された信号をシリアル通信パスに送出する
ためのFFである。
【0057】セレクタ408は、エンドビットを選択す
るためのセレクタであり、シリアル通信送信部110の
場合固定値“1”を選択し、シリアル通信送信部212
の場合、シリアル通信送信部211のエラー検出フラグ
からの出力4080を選択する。つまり、通信送信部1
10かシリアル通信送信部212かに応じて制御信号4
081のレベルを決定し、決定したら固定することにな
る。
【0058】プラス1回路409〜411は、入力デー
タに1を加算した値を出力する回路である。
【0059】プラス2回路412は、入力データに2を
加算した値を出力する回路である。
【0060】比較器413〜417は、2つの入力が一
致すると“1”を出力する回路である。比較器413の
入力の一方には常に“000”が与えられ、比較器41
4の入力の一方には常に“111”が与えられている。
比較器415の入力の一方は“0”に固定されている。
【0061】アンドゲート418〜423は、各入力の
論理積を出力する回路である。
【0062】インバータ424〜427は、各入力の反
転信号を出力する回路である。
【0063】以上の構成からなるシリアル通信送信部1
10の動作について図面を参照して説明する。図4は図
3の各部の動作を示すタイムチャートであり、動作中フ
ラグ402、時間カウンタ403、データ数カウンタ4
04、シフトアドバンス信号SFTADV、シリアル通
信送出FFの出力信号が示されている。
【0064】まず、診断制御プロセッサ120よりスキ
ャンインデータが送信データ格納バッファ401に与え
られ、更にスキャンビット数がデータ数格納レジスタ4
05に与えられ、スタート指示として動作中フラグ40
2がセットされる。すると、時間カウンタ403がカウ
ントアップを開始する。それと同時に、データ数カウン
タ404の値が“0”であるので、セレクタ407はス
タートビットの“0”を選択してシリアル通信送出FF
406にセットする。
【0065】時間カウンタ403がカウントアップを続
けてその値が“7”になると、データ数カウンタ404
の値が+1される。時間カウンタ403の値が“0”に
なると、セレクタ407は送信データ格納バッファ40
1のスキャンインデータを選択して出力し、シリアル通
信送出FF406をセットする。
【0066】スキャンインデータの出力はデータ数カウ
ンタ404の値がデータ数格納レジスタ405の値にな
るまで、すなわちスキャンデータの送出が完了するまで
行われる。そして、データ数カウンタ404の値がデー
タ数格納レジスタ405の+1の値になると、セレクタ
407はエンドビットを選択してシリアル通信送出FF
406にセットする。さらに、データ数カウンタ404
の値がデータ数格納レジスタ405の+2の値になる
と、動作中フラグ402及びデータ数カウンタ404が
リセットされて動作が終了となる。
【0067】次に、シリアル通信受信部140及び21
1のハードウェア構成例について説明する。
【0068】シリアル通信受信部140及び211は、
ほとんど同じ回路構成で実現できるため、ここでは診断
装置100側のシリアル通信受信部140の動作を主体
に説明する。
【0069】図5はシリアル通信受信部140の構成例
を示すブロック図である。この図5の構成は、図2で説
明したシリアル通信の1T間を320[ns]とし、装
置のシステムクロックを40[ns]として設計したも
のである。つまり、シリアル通信パケットのデータクロ
ックの周期よりも装置のシステムクロックのの周期の方
が短いのである。この点は被診断装置内のシリアル通信
受信部シリアル通信送信部211においても同様であ
る。
【0070】図5において、スキャンインレジスタ(S
IR)501は、シリアル通信パケットの信号5010
を受信する部分であり、システムクロックの40[n
s]の周期でシフト動作する8段のFFにより構成さ
れ、1ビットが320[ns]のデータを8Tで受信す
るものである。
【0071】時間カウンタ502は、受信したシリアル
通信パケットからデータを抽出するタイミングをはかる
ための3ビットカウンタであり、動作中フラグ506が
“1”のとき+1され、“7”までカウントすると
“0”に戻ってカウントアップを続けるものである。
【0072】データ数カウンタ503は、nビットで構
成され、時間カウンタ値“7”と動作中フラグ506と
の論理積で+1されるカウンタであり、シリアル通信パ
ケットのデータビット数をカウントするためのものであ
る。
【0073】時間カウンタ502及びデータ数カウンタ
503は、アンドゲート536の出力信号によりリセッ
トされる。
【0074】データ数格納レジスタ504は、診断制御
プロセッサ120より与えられたスキャンビット数50
40を記憶するためのレジスタである。
【0075】スタート検出フラグ505はシリアル通信
パケットのスタートビットを受信した時点でセットさ
れ、データ抽出のサンプリングタイミングを検出するた
めのフラグである。
【0076】動作中フラグ506は、スタート検出フラ
グ505で検出したサンプリングタイミングでセットさ
れるフラグである。
【0077】エラー検出フラグ142は、1ビットのデ
ータ受信中にサンプリングタイミングの前後80[n
s]以内にデータが変化しないことをチェックして、変
化があった場合にセットされるフラグである。また、こ
のエラー検出フラグ142は、エンドビットが“1”で
ない場合、すなわち送信側よりエラーの通知があった場
合にもセットされる。なお、エラー検出フラグ142の
値はエラー検出信号1420として送出される。
【0078】受信データ格納バッファ508は、FF群
で構成され、シフトアドバンス信号SFTADVで受信
データを1ビットずつ格納するバッファである。この受
信データ格納バッファ508からは受信データ5080
が送出される。
【0079】プラス1回路509、510、512は、
入力データに1を加算した値を出力する回路である。
【0080】プラス2回路551は、入力データに2を
加算した値を出力する回路である。
【0081】比較器513〜517は、2つの入力が一
致すると“1”を出力する回路である。比較器513の
入力の一方には常に“000”が与えられ、比較器51
4の入力の一方には常に“111”が与えられている。
比較器515の入力の一方は“0”に固定されている。
【0082】アンドゲート518〜524、526、5
28〜530、534〜536は、各入力の論理積を出
力する回路である。
【0083】ナンドゲート519は、各入力の論理積の
反転信号を出力する回路である。
【0084】反転入力ナンドゲート520は、各入力を
反転して論理積をとり、更にその反転信号を出力する回
路である。
【0085】インバータ527、531〜533は、各
入力の反転信号を出力する回路である。
【0086】オアゲート525は、入力の論理和を出力
する回路である。
【0087】以上の構成からなるシリアル通信受信部1
40の動作について図面を参照して説明する。図6及び
図7は図5の各部の動作を示すタイムチャートである。
【0088】まず、図6を参照すると、シリアル通信受
信部140がシリアル通信パケットを受信するとスキャ
ンインレジスタ501に“1”→“0”のパターンが発
生し、スタートビットが検出される。スタートビットが
検出されるとスタート検出フラグ505がセットされる
()。スタート検出フラグ505とスキャンインレジ
スタ501の第6及び第7ビットとでサンプリングタイ
ミング、すなわち通信パケットデータの中央が検出さ
れ、動作中フラグ506がセットされる()。
【0089】動作中フラグ506がセットされると、時
間カウンタ502がカウントアップを開始する()。
時間カウンタ502の値が“7”になるとデータ数カウ
ンタ503が+1されて“1”になる()。
【0090】データ数カウンタ503の値が“1”にな
ると時間カウンタの値“0”でシフトアドバンス信号S
FTADVが“1”となり、受信データ格納バッファ5
08にスキャンインレジスタ501の第3ビット、すな
わちシリアル通信パケットの受信データから抽出した1
ビットを格納する()。
【0091】以後、データ数カウンタ503とデータ数
格納レジスタ504の値が一致するまでスキャンインデ
ータビットの抽出を繰返す。
【0092】そして、図7に移り、スキャンデータビッ
トの受信が終了するまで繰返し()、データ数カウン
タ503の値がデータ数格納レジスタ502の値に
“1”を加えた値になったときに、エンドビットを受信
する()。
【0093】受信したエンドビットが“1”の場合は正
常終了とし、“0”の場合はエラー検出フラグ142を
セットする()。そして、データ数カウンタ502の
値がデータ数格納レジスタ503の値に“2”を加えた
値になったときに、動作中フラグ506、時間カウンタ
502、データ数カウンタ503をリセットして動作を
終了する()。
【0094】診断制御プロセッサ120は動作中フラグ
506を監視し、その値が“0”になったら受信データ
格納バッファ508とエラー検出フラグ142とを参照
する。エラー検出フラグ142が“1”の場合、診断制
御プロセッサ120は再実行あるいは失敗処理を行う。
【0095】図8は本発明による診断装置及び被診断装
置並びにこれらを含む電子装置の第2の実施例の構成を
示すブロック図であり、図1と同等部分は同一符号によ
り示されている。図において本実施例の電子装置は、被
診断装置600及び601と、これらの診断を行う診断
装置100とを含んで構成されている。
【0096】本実施例では、被診断装置600内のLS
Iのスキャンビット数を統一し、同一装置内のLSI同
士を接続した構成になっている。かかる構成により、診
断装置100と被診断装置600及び601との間のパ
スの数を少なくすることができる。
【0097】かかる構成において、診断装置100から
1回目のシリアル通信でLSI210のスキャンデータ
が返信のシリアルデータとしてLSI220に移動す
る。それと同時に、LSI220のスキャンデータが返
信のシリアルデータとして診断装置100に読込まれ
る。さらに、2回のシリアル通信では、1回目のシリア
ル通信でLSI220に移動したLSI210のスキャ
ンデータが返信のシリアルデータとして診断装置100
に読込まれる。
【0098】この2回のシリアル通信の間にエラーが発
生すると、シリアル通信パケットのエンドビットに表示
しているエラー表示の伝搬で、診断装置100はエラー
の有無を判定することができる。
【0099】以上、第1及び第2の実施例において説明
したように、本発明の電子装置ではシリアルパケット形
式の通信によりスキャン動作を行うので、診断装置と被
診断装置とが離れて設置されていても、装置間の配線遅
延を無視してスキャン動作を行うことができる。このた
め、迅速に被診断装置の診断を行うことができる。ま
た、被診断装置内のLSIのI/O(Input/Ou
tput)ピンも従来のスキャンパス方式に比べて削減
することができる。さらに、スキャンクロックを持たず
に各装置内のクロックを用いて診断するので、システム
を停止させずに装置動作中にLSIの内部情報を読出す
ことができるのである。
【0100】ここで、本発明の電子装置による診断時間
を、従来装置との比較において検証する。装置間の配線
遅延時間X[ns]と転送ビット長L[bit]とをパ
ラメータとすると、従来技術による1回の転送時間TP
は、 TP =2XL[ns] である。一方、本実施例による1回の転送時間TN は、
1ビット当たりの転送サイクルをC[ns]とすると、 TN =2X+CL[ns] となる。さらに、転送ビット長Lが大きい場合には、 TN ≒CL[ns] となる。転送時間TP と転送時間TN とを比較すると次
のことがいえる。まず、従来技術では最大の装置間遅延
時間により転送時間が決定されてしまうため、物理的に
広がりを持った装置の診断には不利である。また、一般
的にX>Cであり、TP >TN であることが明らかであ
る。
【0101】以上のことから、Lが極端に小さくなる場
合やXとCとが同程度である場合(これは余りありえな
い)でなければ、本例の装置は従来装置よりも高速に診
断を行うことができることがわかる。
【0102】
【発明の効果】以上説明したように本発明は、シリアル
パケット形式でデータを送受信することにより、スキャ
ンクロックを用いず、診断に必要な信号線数が少ないと
いう効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例による診断装置及び被診
断装置並びにこれらを含む電子装置の構成を示すブロッ
ク図である。
【図2】図1中のシリアル通信パケットのフォーマット
を示す図である。
【図3】図1中のシリアル通信送信部の内部構成例を示
すブロック図である。
【図4】図3の各部の動作を示すタイムチャートであ
る。
【図5】図1中のシリアル通信受信部の内部構成例を示
すブロック図である。
【図6】図5の各部の動作を示すタイムチャートであ
る。
【図7】図5の各部の動作を示すタイムチャートであ
る。
【図8】本発明の第2の実施例による診断装置及び被診
断装置並びにこれらを含む電子装置の構成を示すブロッ
ク図である。
【図9】従来の診断装置及び被診断装置並びにこれらを
含む電子装置の構成を示すブロック図である。
【図10】図9の各部の動作を示すタイムチャートであ
る。
【符号の説明】
100 診断装置 110、212 シリアル通信送信部 130 FF数テーブル 140、211 シリアル通信受信部 150 セレクタ 160 デコーダ 200、300、600、601 被診断装置 210、220 LSI 213 LSI内部情報FF

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 被診断装置内に設けられたスキャンパス
    を構成する各フリップフロップに対してデータを書込む
    診断装置であって、前記データをシリアルパケット形式
    で送出するデータ送出手段と、被診断装置から送出され
    た前記スキャンパスを構成する各フリップフロップの保
    持データについてのシリアルパケット形式のデータを受
    信する受信手段とを含み、この受信データを基に前記被
    診断装置の診断を行うことを特徴とする診断装置。
  2. 【請求項2】 前記受信手段は、前記データのデータク
    ロックの周期より短い周期のクロックにより前記データ
    をサンプリングするサンプリング手段を有し、このサン
    プリング結果を前記受信データとすることを特徴とする
    請求項1記載の診断装置。
  3. 【請求項3】 診断装置から送出されたシリアルパケッ
    ト形式のデータを受信する受信手段と、この受信データ
    を自装置内に設けられたスキャンパスを構成する各フリ
    ップフロップに対して書込む手段とを含むことを特徴と
    する被診断装置。
  4. 【請求項4】 前記受信手段は、前記データのデータク
    ロックの周期より短い周期のクロックにより前記データ
    をサンプリングするサンプリング手段を有し、このサン
    プリング結果を前記受信データとすることを特徴とする
    請求項3記載の診断装置。
  5. 【請求項5】 被診断装置と、この被診断装置内に設け
    られたスキャンパスを構成する各フリップフロップに対
    してデータを書込む診断装置とを含む電子装置であっ
    て、 前記被診断装置は、前記診断装置から送出されたシリア
    ルパケット形式のデータを受信する第1の受信手段と、
    この受信した受信データを自装置内に設けられたスキャ
    ンパスを構成する各フリップフロップに対して書込む書
    込手段とを含み、 前記診断装置は、前記シリアルパケット形式のデータを
    送出するデータ送出手段と、前記被診断装置から送出さ
    れた前記スキャンパスを構成する各フリップフロップの
    保持データについてのシリアルパケット形式のデータを
    受信する第2の受信手段とを含み、前記第2の受信手段
    の受信データを基に前記被診断装置の診断を行うことを
    特徴とする電子装置。
  6. 【請求項6】 前記第1及び第2の受信手段は、前記デ
    ータのデータクロックの周期より短い周期のクロックに
    より前記データをサンプリングするサンプリング手段
    と、このサンプリング結果を前記受信データとすること
    を特徴とする請求項5記載の電子装置。
JP6240459A 1994-10-05 1994-10-05 診断装置及び被診断装置並びにこれらを含む電子装置 Withdrawn JPH08105940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6240459A JPH08105940A (ja) 1994-10-05 1994-10-05 診断装置及び被診断装置並びにこれらを含む電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6240459A JPH08105940A (ja) 1994-10-05 1994-10-05 診断装置及び被診断装置並びにこれらを含む電子装置

Publications (1)

Publication Number Publication Date
JPH08105940A true JPH08105940A (ja) 1996-04-23

Family

ID=17059822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6240459A Withdrawn JPH08105940A (ja) 1994-10-05 1994-10-05 診断装置及び被診断装置並びにこれらを含む電子装置

Country Status (1)

Country Link
JP (1) JPH08105940A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000028547A1 (fr) * 1998-11-05 2000-05-18 Hitachi, Ltd. Dispositif de stockage a semi-conducteur et systeme de test

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000028547A1 (fr) * 1998-11-05 2000-05-18 Hitachi, Ltd. Dispositif de stockage a semi-conducteur et systeme de test

Similar Documents

Publication Publication Date Title
EP1890234B1 (en) Microcomputer and method for testing the same
JP2950370B2 (ja) Pllジッタ測定方法及び集積回路
US20040017219A1 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
EP1762856A1 (en) Fault Diagnosis Apparatus and Method for System-on-Chip (SOC)
JPS61163444A (ja) デ−タ処理装置のエラ−・テスト装置
US20070074141A1 (en) Simulation apparatus and simulation method
JPH08149120A (ja) 非同期シリアルデータ受信装置
JP2008170444A (ja) 集積回路
JP2010091482A (ja) 半導体集積回路装置及びその遅延故障テスト方法
Caselli et al. Cooperative built-in self-testing and self-diagnosis of NoC bisynchronous channels
JP3363691B2 (ja) 半導体論理集積回路
JPH08105940A (ja) 診断装置及び被診断装置並びにこれらを含む電子装置
US7340656B2 (en) Method and apparatus for probing a computer bus
US7408958B2 (en) Device for transmitting asynchronous data having clock deviation control
JPH1164450A (ja) 半導体試験装置
JP3177963B2 (ja) 情報処理装置
JPWO2008026283A1 (ja) クロック監視回路、情報処理装置およびクロック監視方法
JP2740492B2 (ja) Lsi間非同期データ転送回路
JPH0290744A (ja) 通信システム自己診断装置
JP3090053B2 (ja) 回路データ用モニタ装置
JP3580763B2 (ja) データ送受信装置
JPH07212413A (ja) 非同期データの受信回路
JP2001349933A (ja) 遅延時間検出回路
JPH077345B2 (ja) 論理回路ブロックの自己診断回路
SU1755207A1 (ru) Устройство дл контрол и диагностировани цифровых узлов

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115