JPH08102507A - Plastic ball grid array - Google Patents

Plastic ball grid array

Info

Publication number
JPH08102507A
JPH08102507A JP23680794A JP23680794A JPH08102507A JP H08102507 A JPH08102507 A JP H08102507A JP 23680794 A JP23680794 A JP 23680794A JP 23680794 A JP23680794 A JP 23680794A JP H08102507 A JPH08102507 A JP H08102507A
Authority
JP
Japan
Prior art keywords
ball
grid array
ball grid
insulating layer
plastic ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23680794A
Other languages
Japanese (ja)
Inventor
Muneisa Yamada
宗勇 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP23680794A priority Critical patent/JPH08102507A/en
Publication of JPH08102507A publication Critical patent/JPH08102507A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PURPOSE: To obtain a plastic ball grid array in which the ball-like terminals of the plastic ball grid array can be soldered rigidly to the connection pads of a mother board. CONSTITUTION: A plurality of circuits 2, 2 are provided on the opposite sides of an insulation layer 1 and conduction paths 3 penetrate the insulation layer 1 to connect the upper and lower circuits 2, 2. Furthermore, ball-like terminals 4 principally comprising Pb and Sn are provided to be connected with the circuit. The ball-like terminal 4 is coated with a gold plating film 5 of 0.25μm thick or less.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プラスチック ボール
グリッド アレイに関する。
FIELD OF THE INVENTION This invention relates to plastic ball grid arrays.

【0002】[0002]

【従来の技術】従来、絶縁層をかまして複数の回路を上
下に備え、さらに前記絶縁層を貫通する、上下の回路間
の導電路を備え、さらに前記回路に導通するボール状端
子を備え、このボール状端子が主成分としてPbとSn
から成るたプラスチック ボール グリッド アレイが
実用されている。この導電路は、一般に、絶縁層を貫通
するビア ホールの内面に薄い金属メッキの導電膜を形
成して上下の回路間を導通するものである。
2. Description of the Related Art Conventionally, a plurality of circuits are provided one above the other by sandwiching an insulating layer, a conductive path between the upper and lower circuits penetrating the insulating layer, and a ball-shaped terminal electrically connected to the circuit, This ball-shaped terminal is mainly composed of Pb and Sn.
A plastic ball grid array consisting of is in practical use. This conductive path is generally formed by forming a thin metal-plated conductive film on the inner surface of a via hole penetrating the insulating layer to electrically connect the upper and lower circuits.

【0003】このプラスチック ボール グリッド ア
レイに搭載された半導体素子と回路との接続は、ワイヤ
ボンデングでなされる。このワイヤボンデングのため
に、回路上に通常0.5μm以上の厚みを有する、金メ
ッキの被膜が形成される。この金メッキの被膜を形成す
る際に、前記ボール状端子に0.5μm以上の金メッキ
の被膜が同時に形成される。ところが、ボール状端子に
0.5μm以上の金メッキの被膜が形成されると、プラ
スチック ボール グリッド アレイのボール状端子を
回路パターンを有するマザー ボードの接続用パッドに
半田付けで接続した際に、ボール状端子に形成された金
メッキの被膜は、金くわれ現象が発生し、プラスチック
ボール グリッド アレイのボール状端子とマザー
ボードの接続用パッドとの接続強度が低下する問題があ
った。
The connection between the semiconductor element mounted on the plastic ball grid array and the circuit is made by wire bonding. Due to this wire bonding, a gold-plated coating, which usually has a thickness of 0.5 μm or more, is formed on the circuit. When forming the gold-plated film, a gold-plated film of 0.5 μm or more is simultaneously formed on the ball-shaped terminal. However, if the ball-shaped terminals have a gold-plated film of 0.5 μm or more formed on them, the ball-shaped terminals of the plastic ball grid array are soldered to the connection pads of the mother board having the circuit pattern. The gold-plated film formed on the terminals causes the phenomenon of gold tearing, which causes the ball-shaped terminals of the plastic ball grid array and the mother
There was a problem that the connection strength with the connection pads on the board decreased.

【0004】[0004]

【発明が解決しようとする課題】したがって、本発明の
目的は、絶縁層をかまして複数の回路、および前記絶縁
層を貫通する、上下の回路間の導電路を備え、さらに前
記回路に導通するボール状端子を備え、このボール状端
子が主成分としてPbとSnから成るプラスチック ボ
ール グリッド アレイの前記ボール状端子をマザー
ボードの接続用パッドに半田付けで接続する際に、ボー
ル状端子が金くわれのないプラスチックボール グリッ
ド アレイを提供するものである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a plurality of circuits which are sandwiched by an insulating layer, and a conductive path between upper and lower circuits which penetrates the insulating layer and which is electrically connected to the circuit. A ball terminal is provided, and the ball terminal of a plastic ball grid array composed of Pb and Sn as main components is used as the mother terminal.
It provides a plastic ball grid array in which the ball-shaped terminals are free of gold when soldered to the connection pads of the board.

【0005】[0005]

【課題を解決するための手段】本発明の請求項1のプラ
スチック ボール グリッド アレイは、絶縁層1をか
まして複数の回路2、2を備え、、前記絶縁層1を貫通
する、上下の回路2、2間の導電路3を備え、さらに前
記回路2に導通するボール状端子4を備え、このボール
状端子4が主成分としてPbとSnから成るプラスチッ
ク ボール グリッド アレイにおいて、前記ボール状
端子に0.25μm以下の金メッキの被膜5を形成した
ことを特徴とするものである。
A plastic ball grid array according to claim 1 of the present invention comprises a plurality of circuits 2 and 2 with an insulating layer 1 sandwiched therebetween, and upper and lower circuits 2 penetrating the insulating layer 1. And a ball-shaped terminal 4 which is electrically connected to the circuit 2. The ball-shaped terminal 4 is a plastic ball grid array mainly composed of Pb and Sn. The feature is that a gold-plated coating 5 having a thickness of 0.25 μm or less is formed.

【0006】[0006]

【作用】本発明の請求項1のプラスチック ボール グ
リッド アレイは、絶縁層1をかまして複数の回路2、
2を備え、前記絶縁層1を貫通する、上下の回路2、2
間の導電路3を備え、さらに前記回路2に導通するボー
ル状端子4を備え、このボール状端子4が主成分として
PbとSnから成るプラスチック ボール グリッド
アレイの前記ボール状端子に0.25μm以下の金メッ
キの被膜5を形成したので、マザー ボードの接続用パ
ッドに半田付けで接続する際に、ボール状端子4の金く
われが減少する。
According to the plastic ball grid array of claim 1 of the present invention, the insulating layer 1 is covered to form a plurality of circuits 2.
Upper and lower circuits 2 and 2 each of which includes 2 and penetrates the insulating layer 1.
A plastic ball grid having a conductive path 3 between them and a ball-shaped terminal 4 electrically connected to the circuit 2, the ball-shaped terminal 4 containing Pb and Sn as main components.
Since the gold-plated coating 5 having a thickness of 0.25 μm or less is formed on the ball-shaped terminals of the array, when the solder is connected to the connection pads of the mother board, the gold-clad portion of the ball-shaped terminals 4 is reduced.

【0007】以下、本発明を実施例として示した図面に
基づいて詳細に説明する。
The present invention will be described in detail below with reference to the drawings showing examples.

【0008】[0008]

【実施例】図1は、本発明の実施例に係るプラスチック
ボール グリッド アレイの断面図である。
1 is a sectional view of a plastic ball grid array according to an embodiment of the present invention.

【0009】本発明のプラスチック ボール グリッド
アレイは、絶縁層1をかまして複数の回路2、2を備
える。絶縁層1は、たとえば、ガラスクロス、セルロー
ス系ペーパ等の基材にフェノール樹脂、エポキシ樹脂、
イミド樹脂、ポリエステル樹脂、弗素樹脂等のプラスチ
ックを含浸した絶縁板で構成される。この絶縁層1には
回路2が形成されており、絶縁層1と複数の回路2は交
互に積層されている。この回路2は、絶縁層1に接着さ
れた銅箔をエッチングして形成される。
The plastic ball grid array of the present invention comprises a plurality of circuits 2 and 2 with an insulating layer 1 sandwiched therebetween. The insulating layer 1 is made of, for example, a glass cloth, a cellulosic paper, or another base material, a phenol resin, an epoxy resin,
It is composed of an insulating plate impregnated with plastic such as imide resin, polyester resin, and fluorine resin. A circuit 2 is formed on the insulating layer 1, and the insulating layer 1 and the plurality of circuits 2 are alternately laminated. The circuit 2 is formed by etching the copper foil bonded to the insulating layer 1.

【0010】本発明のプラスチック ボール グリッド
アレイは、上記の上下の回路2、2間を導通する導電
路3を備える。この導電路3は、複数の絶縁層1、1に
渡って貫通するビア ホール6の内面にたとえば銅、ニ
ッケル、銀などを無電解メッキを施して形成される。
The plastic ball grid array of the present invention comprises a conductive path 3 for conducting the above-mentioned upper and lower circuits 2 and 2. The conductive path 3 is formed by electrolessly plating, for example, copper, nickel, silver or the like on the inner surface of the via hole 6 penetrating through the plurality of insulating layers 1, 1.

【0011】本発明のプラスチック ボール グリッド
アレイは、二次実装するプリント回路板から成るマザ
ーボードの回路と接続するためのボール状端子4が、半
導体チップ等の電子部品を搭載するために形成された窪
み7と反対側に形成されている。このボール状端子4
は、たとえば導電路3を介して回路2に導通する端子
で、主成分としてPbとSnから成り、さらに表面は
0.25μm以下の金メッキの被膜5で形成されてい
る。
In the plastic ball grid array of the present invention, the ball-shaped terminal 4 for connecting to the circuit of the mother board composed of the printed circuit board to be secondarily mounted is a recess formed for mounting an electronic component such as a semiconductor chip. It is formed on the side opposite to 7. This ball-shaped terminal 4
Is a terminal which is electrically connected to the circuit 2 through the conductive path 3, and is composed of Pb and Sn as main components, and the surface thereof is formed by the gold-plated coating 5 of 0.25 μm or less.

【0012】しかして、本発明のプラスチック ボール
グリッド アレイによると、絶縁層1をかまして形成
された回路2に導通するボール状端子4は、主成分とし
てPbとSnから成り、さらに表面は0.25μm以下
の金メッキの被膜5で形成されているので、このプラス
チック ボール グリッド アレイのボール状端子4を
マザー ボードの接続用パッドに半田付けで接続する際
に、ボール状端子4の金くわれが減少し、その結果、ボ
ール状端子4と接続用パッドとの接続強度の低下を防ぐ
ことができる。
According to the plastic ball grid array of the present invention, however, the ball-shaped terminal 4 which is formed by biting the insulating layer 1 and is electrically connected to the circuit 2 is composed of Pb and Sn as main components, and has a surface of 0. Since the ball-shaped terminal 4 of this plastic ball grid array is connected to the connection pad of the mother board by soldering because it is formed of the gold-plated film 5 of 25 μm or less, the gold-plated portion of the ball-shaped terminal 4 is reduced. As a result, it is possible to prevent a decrease in connection strength between the ball-shaped terminal 4 and the connection pad.

【0013】[0013]

【発明の効果】本発明のプラスチック ボール グリッ
ド アレイによると、 絶縁層をかまして複数の回路を
備え、前記絶縁層を貫通する、上下の回路間の導電路を
備え、さらに前記回路に導通するボール状端子を備え、
このボール状端子が主成分としてPbとSnから成るプ
ラスチック ボール グリッド アレイの前記ボール状
端子をマザー ボードの接続用パッドに半田付けで接続
する際に、ボール状端子と接続パッドを強固に接続する
ことができる。
According to the plastic ball grid array of the present invention, a ball provided with a plurality of circuits with an insulating layer sandwiched therebetween, a conductive path between upper and lower circuits penetrating the insulating layer, and further conducting to the circuit. Equipped with a shaped terminal,
When connecting the ball-shaped terminals of the plastic ball grid array whose main components are Pb and Sn to the connection pads of the mother board by soldering, firmly connect the ball-shaped terminals to the connection pads. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係るプラスチック ボール
グリッド アレイの断面図である。
FIG. 1 is a plastic ball according to an embodiment of the present invention.
It is sectional drawing of a grid array.

【符号の説明】[Explanation of symbols]

1 絶縁層 2 回路 3 導電路 4 ボール状端子 5 被膜 1 Insulating layer 2 Circuit 3 Conductive path 4 Ball-shaped terminal 5 Coating

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 絶縁層(1)をかまして複数の回路
(2)、(2)、および前記絶縁層(1)を貫通する、
上下の回路(2)、(2)間の導電路(3)を備え、さ
らに前記回路(2)に導通するボール状端子(4)を備
え、このボール状端子(4)が主成分としてPbとSn
から成るプラスチック ボール グリッドアレイにおい
て、前記ボール状端子に0.25μm以下の金メッキの
被膜(5)を形成したことを特徴とするプラスチック
ボール グリッド アレイ。
1. A plurality of circuits (2), (2) and the insulating layer (1) are penetrated by biting the insulating layer (1),
A conductive path (3) between the upper and lower circuits (2) and (2) is provided, and a ball-shaped terminal (4) electrically connected to the circuit (2) is further provided. The ball-shaped terminal (4) is a main component of Pb. And Sn
In the plastic ball grid array consisting of, the ball-shaped terminal is formed with a gold-plated film (5) of 0.25 μm or less.
Ball grid array.
JP23680794A 1994-09-30 1994-09-30 Plastic ball grid array Withdrawn JPH08102507A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23680794A JPH08102507A (en) 1994-09-30 1994-09-30 Plastic ball grid array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23680794A JPH08102507A (en) 1994-09-30 1994-09-30 Plastic ball grid array

Publications (1)

Publication Number Publication Date
JPH08102507A true JPH08102507A (en) 1996-04-16

Family

ID=17006079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23680794A Withdrawn JPH08102507A (en) 1994-09-30 1994-09-30 Plastic ball grid array

Country Status (1)

Country Link
JP (1) JPH08102507A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586186B2 (en) 2006-01-24 2009-09-08 Denso Corporation Ball grid array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586186B2 (en) 2006-01-24 2009-09-08 Denso Corporation Ball grid array

Similar Documents

Publication Publication Date Title
JP3502776B2 (en) Metal foil with bump, circuit board, and semiconductor device using the same
US6028358A (en) Package for a semiconductor device and a semiconductor device
JP3213291B2 (en) Multilayer substrate and semiconductor device
KR100335454B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
US4538143A (en) Light-emitting diode displayer
JPH0462866A (en) Mounting method for surface mounting component
JPH07106509A (en) Multilayer structure semiconductor device
JPH0425038A (en) Semiconductor device and manufacture of the same and electronic circuit utilizing the semiconductor device
JPH08102507A (en) Plastic ball grid array
JPH02164096A (en) Multilayer electronic circuit board and its manufacture
JPH02343A (en) Substrate for mounting electronic parts
JP2784525B2 (en) Substrate for mounting electronic components
JP3692810B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
KR920005952Y1 (en) Semiconductor apparatus
JP2787230B2 (en) Substrate for mounting electronic components
JPH05235498A (en) Printed circuit board having protruding electrode and bonding method therefor
JPH0464199B2 (en)
JP2002094241A (en) Built-up printed wiring board
JP2000200848A (en) Electronic component mounting circuit board and semiconductor device
JP2001291800A (en) Package for electronic component
JP3088391B2 (en) Semiconductor device
JPS6025910Y2 (en) semiconductor equipment
JPS6329566A (en) Semiconductor device
JPH06326475A (en) Multilayered circuit board with bump contact part and its connecting method
JP2000294905A (en) Manufacture of package wiring board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115