JPH0799745B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0799745B2
JPH0799745B2 JP60218362A JP21836285A JPH0799745B2 JP H0799745 B2 JPH0799745 B2 JP H0799745B2 JP 60218362 A JP60218362 A JP 60218362A JP 21836285 A JP21836285 A JP 21836285A JP H0799745 B2 JPH0799745 B2 JP H0799745B2
Authority
JP
Japan
Prior art keywords
film
oxide film
silicon oxide
silicon
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60218362A
Other languages
English (en)
Other versions
JPS6278852A (ja
Inventor
昭三 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60218362A priority Critical patent/JPH0799745B2/ja
Publication of JPS6278852A publication Critical patent/JPS6278852A/ja
Publication of JPH0799745B2 publication Critical patent/JPH0799745B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に導電層間の
絶縁膜の形成方法に関する。
〔従来の技術〕
従来、導電層間に絶縁膜を形成するには、下層の導電層
表面に熱酸化法により絶縁膜を形成し、その上に上層の
導電層を形成していた。
〔発明が解決しようとする問題点〕
上述した従来の絶縁層の形成方法は、工程数は少いもの
の、均一な膜厚の絶縁層を得るのが大変難しく、特に絶
縁膜上に設け、所定形状に加工した下層の導電層の端部
の側壁で絶縁膜の膜厚が薄くなり、下地の絶縁膜と接す
る境界部分で絶縁膜の膜質が一様でないために絶縁性が
劣化する。十分な絶縁性を得るために、絶縁膜の膜厚を
厚くするには、熱酸化前の下層導電層の膜厚も厚くする
必要があり平坦性が悪くなる。また、形成される絶縁膜
表面は、熱酸化前の下層の導電層表面にくらべて凹凸が
増したものとなり、後工程での加工を難しくする点があ
る。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、絶縁膜を有する半導
体基板の一主面の所定領域に第1の導電膜とその上に第
1の酸化膜と酸化阻止膜が交互に積層された多層膜を形
成する工程と、全面に多結晶シリコン膜を形成する工程
と、前記多結晶シリコン膜を酸化性雰囲気中で全てシリ
コン酸化膜に変換すると共に、前記酸化性雰囲気中で前
記シリコン酸化膜を有して前記第1の導電膜を酸化する
ことにより、前記第1の導電膜と前記シリコン酸化膜の
界面に第2の酸化膜を形成する工程と、前記シリコン酸
化膜を等方性エッチング除去して前記絶縁膜を露出する
工程と、前記第2の酸化膜を介して前記第1の導電膜と
電気的に絶縁された第2の導電膜を形成する工程を含む
ことを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)〜(f)は本発明の一実施例の工程順縦断
面図である。シリコン酸化膜2を有するシリコン基板1
上に気相成長法によってポリシリコン膜3を堆積した
後、これにリン(P)等の不純物を含有せしめて良導電
膜とする。ポリシリコン膜3表面に熱酸化法によりシリ
コン酸化膜4を形成し、さらにその上に気相成長法によ
りシリコン窒化膜5を形成する。ここで、シリコン酸化
膜2はシリコン基板1とポリシリコン膜3間を絶縁して
いる(第1図(a))。次に、シリコン窒化膜5とシリ
コン酸化膜4及びポリシリコン膜3からなる3層膜の所
望領域以外の領域を写真食刻法によりエッチング除去し
(第1図(b))、続いて全面にポリシリコン膜6を堆
積する(第1図(c))。次に、熱酸化法によりポリシ
リコン膜6を全てシリコン酸化膜7に変え、さらに熱酸
化を継続し、ポリシリコン膜3の側面を酸化する。ポリ
シリコン膜3は含有するリンによる増速効果のためシリ
コン基板1より速く酸化されるが、この酸化はポリシリ
コン膜3の側面に限られ、シリコン窒化膜5で酸化が阻
止された上面には及ばない(第1図(d))。次に、全
面を等方性のウェットエッチング液でエッチング除去し
てゆき、シリコン基板1に接するシリコン酸化膜2及び
7を全てエッチング除去し、ポリシリコン膜3の表面に
シリコン酸化膜7が残る状態で止める(第1図
(e))。最後に、露出したシリコン基板1表面に熱酸
化法によりシリコン酸化膜8を所望の厚さに形成した
後、上層の導電層として、気相成長法でポリシリコン膜
9を堆積し、リンを含有せしめて良導電膜とし写真食刻
法により所望領域以外の領域をエッチング除去する(第
1図(f))。
本実施例によれば、ポリシリコン膜3の側面に形成され
る酸化膜の膜厚は、特に不均一な個所はなくなり、ま
た、その膜質も一様になる。これは、側面酸化の初期段
階が改善されるためである。すなわち、本実施例ではま
ず第1に、ポリシリコン膜3の側面への酸化剤の供給
が、ほぼ同じ膜厚をもったシリコン酸化膜を通して行な
われる。ゆえに、ポリシリコン膜の側面への酸化剤の供
給がポリシリコン膜3の側面全体にわたってほぼ均一に
行なわれる。第2に、ポリシリコン膜3の側面の酸化
は、シリコン酸化膜を介して行われるため、膜成長は拡
散律速になるため、急激な膜成長が抑制される。かつポ
リシリコン膜3もさほど酸化されないのでシリコン酸化
膜7の膜圧を薄くすることができる。従って、これら2
つの相乗効果により、ポリシリコン膜3の側面に側面酸
化の初期段階で膜圧が均一で、かつ、膜質の良いものが
成長する。そして、酸化時間を長くすることにより、こ
のような膜質の良い酸化膜を十分に厚く形成することが
出来る。さらに上述した如く、ポリシリコン膜3の側面
に形成される酸化膜の膜質が一様であること、及び、ポ
リシリコン膜6の酸化により形成されるシリコン酸化膜
の膜質が一様であることにより、その後の等方性エッチ
ング工程において、均一性の高い形が保存される。ま
た、ポリシリコン膜6の熱酸化によりポリシリコン膜3
に鋭角の縁辺部や角部が残らない。従って、ポリシリコ
ン膜3、ポリシリコン膜9間の絶縁性を十分高くでき
る。
第2図(a)〜(e)は、本発明の他の実施例の工程順
縦断面図である。シリコン酸化膜2上にシリコン窒化膜
10が積層された絶縁膜を有するシリコン基板1上に、前
記実施例と同様にしてポリシリコン膜3とシリコン酸化
膜4及びシリコン窒化膜5を形成し更に、シリコン窒化
膜5の上に、シリコン酸化膜12とシリコン窒化膜13を順
次気相成長法によって堆積し、この5層膜を所定形状に
加工する。この時、ポリシリコン膜3に対してシリコン
酸化膜及び窒化膜を選択的にエッチング除去する等方性
のプラズマエッチングでまずシリコン窒化膜13、シリコ
ン酸化膜12、シリコン窒化膜5及びシリコン酸化膜4の
各膜を順次エッチング除去した後、異方性のプラズマエ
ッチングでポリシリコン膜3をエッチング除去する。次
に、全面にポリシリコン膜6を堆積する(第2図
(a))。次にポリシリコン膜6を熱酸化し全てシリコ
ン酸化膜7に変え(第2図(b))、続いて、シリコン
窒化膜10上及びシリコン窒化膜13上のシリコン酸化膜7
を等方性のウェットエッチングで除去し、ポリシリコン
膜3の側面にのみシリコン酸化膜7を残す(第2図
(c)。次に、表面に露出しているシリコン窒化膜10及
び13とその直下にあるシリコン酸化膜2及び12を順次エ
ッチング除去し(第2図(d))、次いで熱酸化法によ
りシリコン基板表面にシリコン酸化膜8を形成した後、
所定形状のポリシリコン膜9を形成する(第2図
(e))。
本実施例では、シリコン基板表面はシリコン窒化膜10で
覆われているので前記実施例と異なり酸化されない。ま
た、シリコン窒化膜10をエッチング除去する際、ポリシ
リコン膜3の上面はシリコン窒化膜が2層あるので、エ
ッチング時のオーバエッチングによってポリシリコン膜
上面の絶縁膜が過度に除去されてしまうことが防げる利
点がある。
〔発明の効果〕
以上説明したように本発明は、下層導電膜パターン側面
に接し基板全面を覆うポリシリコン膜を全てシリコン酸
化膜に変え、さらに下層導電膜パターン側面とシリコン
酸化膜の接触する界面に下層導電膜の酸化膜を形成し、
前記シリコン酸化膜は全て除去し下層導電膜の酸化膜を
介して下層導電膜と電気的に絶縁した上層導電膜を形成
する。これにより、絶縁性に優れ、素子の平坦化及び微
細化に適した絶縁膜を形成することができる。
【図面の簡単な説明】
第1図(a)〜(f)は本発明の一実施例の工程順縦断
面図、第2図(a)〜(e)は本発明の他の実施例の工
程順縦断面図である。 1……シリコン基板、2,4,7,8,11,12……シリコン酸化
膜、3,6,9……ポリシリコン膜、5,10,13……シリコン窒
化膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁膜を有する半導体基板の一主面の所定
    領域に第1の導電膜とその上に第1の酸化膜と酸化阻止
    膜が交互に積層された多層膜を形成する工程と、全面に
    多結晶シリコン膜を形成する工程と、前記多結晶シリコ
    ン膜を酸化性雰囲気中で全てシリコン酸化膜に変換する
    と共に、前記酸化性雰囲気中で前記シリコン酸化膜を介
    して前記第1の導電膜を酸化することにより、前記第1
    の導電膜と前記シリコン酸化膜の界面に第2の酸化膜を
    形成する工程と、前記シリコン酸化膜を等方性エッチン
    グ除去して前記絶縁膜を露出する工程と、前記第2の酸
    化膜を介して前記第1の導電膜と電気的に絶縁された第
    2の導電膜を形成する工程を含むことを特徴とする半導
    体装置の製造方法。
JP60218362A 1985-09-30 1985-09-30 半導体装置の製造方法 Expired - Lifetime JPH0799745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60218362A JPH0799745B2 (ja) 1985-09-30 1985-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60218362A JPH0799745B2 (ja) 1985-09-30 1985-09-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6278852A JPS6278852A (ja) 1987-04-11
JPH0799745B2 true JPH0799745B2 (ja) 1995-10-25

Family

ID=16718695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60218362A Expired - Lifetime JPH0799745B2 (ja) 1985-09-30 1985-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0799745B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7216955B2 (ja) * 2019-01-09 2023-02-02 株式会社東海理化電機製作所 有機el素子の製造方法及び有機el装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609348B2 (ja) * 1979-12-28 1985-03-09 富士通株式会社 半導体装置の製造方法
JPS57211251A (en) * 1981-06-23 1982-12-25 Toshiba Corp Manufacture of semiconductor integrated circuit

Also Published As

Publication number Publication date
JPS6278852A (ja) 1987-04-11

Similar Documents

Publication Publication Date Title
JP3619597B2 (ja) 半導体装置の絶縁膜形成方法
KR100190010B1 (ko) 반도체 소자의 소자분리막 형성방법
US6258726B1 (en) Method of forming isolation film for semiconductor devices
JPH06216120A (ja) 集積回路の電気的分離構造の形成方法
JPH0214784B2 (ja)
US6274509B1 (en) Global planarization method for inter-layer-dielectric and inter-metal dielectric
JPH0799745B2 (ja) 半導体装置の製造方法
JPS5861641A (ja) 半導体装置の製造方法
JPS63204746A (ja) 半導体装置の製造方法
JPS5849027B2 (ja) 半導体集積回路装置の製法
JPH079930B2 (ja) 半導体装置の製造方法
JPH0258778B2 (ja)
JPS6278853A (ja) 半導体装置の製造方法
JPS6387742A (ja) 半導体装置の製造方法
JPS62219961A (ja) 薄膜型mos構造半導体装置の製造法
JPS63144542A (ja) 半導体装置及びその製造方法
JPS6310898B2 (ja)
JPH0330300B2 (ja)
JPH0748494B2 (ja) 半導体装置の製造方法
JP2969722B2 (ja) 半導体集積回路装置及びその製造方法
JPH04267543A (ja) 半導体装置およびその製造方法
KR100545176B1 (ko) 반도체 소자의 소자 분리막 제조 방법
JPS6149437A (ja) 半導体装置
JPH0416019B2 (ja)
JPH0230160A (ja) 半導体装置