JPH0799672A - Digital chrominance signal processing circuit - Google Patents

Abstract

PURPOSE:To easily control hue and density by the constitution small in scale, low in cost and reduced in the number of elements constituting a circuit. CONSTITUTION:Low-band chrominance signals are turned to the data of phases and amplitude by a Hilbert filter 16, a phase taking out circuit 18 and an amplitude taking out circuit 20 after an ACC processing by a variable amplifier 10 or the like, digital conversion by an A/D converter 12 and DC cutting by a DC cutting circuit 14. To phase data, phase rotation cancellation by a ROT cancellation circuit 21, the elimination of low-band angular frequency components by a decoding circuit 22, the elimination of the phase errors of beat components or the like by frequency correction circuit 24, the correction of jitters or the like by a phase correction circuit 26, the addition of high-band angular frequency components by an encoding circuit 28, conversion to continuous waveforms by a sine ROM 30 and the addition of amplitude data by a multiplier 32 are performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ＶＴＲなどにおいて映
像信号中の色信号の低域変換による記録再生を行うため
のデジタル色信号処理回路の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a digital color signal processing circuit for recording / reproducing by converting a color signal in a video signal into a low frequency band in a VTR or the like.

【０００２】[0002]

【従来の技術】従来のデジタル色信号処理回路として
は、例えば図１４に示すものがある。この従来例は、テ
レビジョン学会技術報告，VOL.15,No.36,PP.1〜6に開示
されたものである。同図中、ＤＣカット回路１００，櫛
形フィルタ１０８，フィードフォワードＡＰＣ回路１１
４，櫛形フィルタ１１８は再生時に使用される回路であ
り、ＡＦＣ回路１３０，乗算器１３２は記録時に使用さ
れる回路である。これら以外の回路は、記録・再生に共
通の回路である。2. Description of the Related Art A conventional digital color signal processing circuit is shown in FIG. This conventional example is disclosed in Technical Report of Television Society, VOL.15, No.36, PP.1-6. In the figure, a DC cut circuit 100, a comb filter 108, a feedforward APC circuit 11
4, the comb filter 118 is a circuit used during reproduction, and the AFC circuit 130 and the multiplier 132 are circuits used during recording. Circuits other than these are common to recording and reproduction.

【０００３】まず色信号再生時について説明すると、ビ
デオテープなどから読み取られた低域変換色信号データ
は、ＤＣカット回路１００によって直流成分がカットさ
れて乗算器１０２に供給される。この乗算器１０２に
は、ＣＰＵ１１０に制御されたキャリア発生器１１２か
らキャリア信号が入力されており、これらの回路によっ
てＡＰＣループが構成され、低域変換搬送色信号の同期
検波が行われる。First, when the color signal is reproduced, the DC component of the low frequency conversion color signal data read from the video tape or the like is cut by the DC cut circuit 100 and supplied to the multiplier 102. A carrier signal is input to the multiplier 102 from a carrier generator 112 controlled by the CPU 110, and an APC loop is configured by these circuits to perform synchronous detection of the low-frequency conversion carrier color signal.

【０００４】その後、データはデシメーションＬＰＦ１
０４に供給され、ここで不要成分の除去とデータの間引
（１／６）が行われる。デシメーションＬＰＦ１０４か
ら出力されたデータは、乗算器１０６及びＣＰＵ１１０
によるＡＣＣループに供給され、ここでバーストＡＣＣ
の処理が行われる。After that, the data is decimation LPF1.
04, where unnecessary components are removed and data is thinned (1/6). The data output from the decimation LPF 104 is the multiplier 106 and the CPU 110.
To the ACC loop, where the burst ACC
Is processed.

【０００５】次に、処理後のデータは、櫛形フィルタ１
０８に供給されてクロストーク除去が行われた後、フィ
ードフォワードＡＰＣ回路１１４に供給されて残留位相
誤差の補正が行われる。このデータは、櫛形フィルタ１
１８に供給され、ここでＳ／Ｎの改善が行われる。その
後、付加機能回路１２２，インターポレーションＬＰＦ
１２４による処理が行われて乗算器１２６に供給され、
ここでキャリア発生器１２８から出力されたキャリア信
号と乗算されて搬送色信号に変調され、色信号の再生が
行われる。Next, the processed data is the comb filter 1
After being supplied to 08 for crosstalk removal, it is supplied to the feedforward APC circuit 114 to correct the residual phase error. This data is for comb filter 1
It is supplied to 18 where the S / N is improved. After that, the additional function circuit 122, the interpolation LPF
Is processed by 124 and supplied to the multiplier 126,
Here, the carrier signal output from the carrier generator 128 is multiplied and modulated into a carrier color signal, and the color signal is reproduced.

【０００６】次に、色信号記録時について説明すると、
高域にある色信号データは、ＤＣカット回路１００を介
して乗算器１０２に入力される。この乗算器１０２で
は、ＣＰＵ１１０，キャリア発生器１１２によるＡＰＣ
ループによって、搬送色信号の同期検波が行われる。Next, the color signal recording operation will be described.
The color signal data in the high frequency band is input to the multiplier 102 via the DC cut circuit 100. In the multiplier 102, the APC by the CPU 110 and the carrier generator 112
The loop performs synchronous detection of the carrier color signal.

【０００７】乗算器１０２から出力されたデータはデシ
メーションＬＰＦ１０４に供給され、ここで不要成分の
除去とデータの間引（１／２）が行われる。デシメーシ
ョンＬＰＦ１０４から出力されたデータは、乗算器１０
６及びＣＰＵ１１０によるＡＣＣループに供給され、こ
こでバーストＡＣＣ，クロマＡＣＣの処理が行われる。
処理後のデータは、切換スイッチ１２０を介して付加機
能回路１２２に供給され、ここでＣＮＲ等のノイズリダ
クションの処理が行われる。The data output from the multiplier 102 is supplied to the decimation LPF 104, where unnecessary components are removed and data is thinned (1/2). The data output from the decimation LPF 104 is the multiplier 10
6 and the CPU 110 are supplied to the ACC loop, where burst ACC and chroma ACC processing is performed.
The processed data is supplied to the additional function circuit 122 via the changeover switch 120, and noise reduction processing such as CNR is performed here.

【０００８】このデータは、インターポレーションＬＰ
Ｆ１２４に供給され、ここでデータの補間が行われる。
補間後のデータは、乗算器１３２に供給される。乗算器
１３２，ＡＦＣ回路１３０は、色差信号を低域変換色信
号に変調するためのもので、水平同期信号に同期したキ
ャリアが発生している。これらの作用によって、低域変
換された色信号データが得られるようになる。This data is used for interpolation LP.
The data is supplied to F124, and the data is interpolated here.
The interpolated data is supplied to the multiplier 132. The multiplier 132 and the AFC circuit 130 are for modulating the color difference signal into the low-frequency conversion color signal, and the carrier synchronized with the horizontal synchronizing signal is generated. By these actions, low-pass converted color signal data can be obtained.

【０００９】このようなデジタル色信号処理回路には、
次のような特徴がある。 （１）色差信号に変換して処理を行っている。 （２）ＡＣＣ，ＡＰＣなどはソフトウェア管理のＣＰＵ
で時系列的に処理されている。 （３）フィードフォワード型のＡＰＣを採用して、単一
色でのＰＭノイズに対するＳ／Ｎの向上を図っている。 （４）同期検波を行う乗算器１０２による処理の後はク
ロック周波数を下げて１Ｈ（１水平走査期間）遅延回路
などの素子数を減少させている。 （５）キャリア発生器１１２がＣＰＵ１１０によって制
御さている。In such a digital color signal processing circuit,
It has the following features. (1) Processing is performed by converting into color difference signals. (2) CPU for software management such as ACC and APC
Are processed in chronological order. (3) The feedforward type APC is adopted to improve the S / N ratio against PM noise in a single color. (4) After the processing by the multiplier 102 which performs synchronous detection, the clock frequency is lowered to reduce the number of elements such as a 1H (1 horizontal scanning period) delay circuit. (5) The carrier generator 112 is controlled by the CPU 110.

【００１０】[0010]

【発明が解決しようとする課題】しかしながら、以上の
ような従来技術には次のような不都合がある。 （１）乗算器１０２，１０６，１２６，１３２が用いら
れており、ゲート数（素子数）が非常に多くなる。その
他、ＣＰＵ１１０，キャリア発生器１１２によるフィー
ドバックＡＰＣでも、位相差情報を積分してＰＬＬ制御
が行なわれるため、データのビット数がかなり多くな
る。また、このフィードバックＡＰＣの他にフィードフ
ォワードＡＰＣ回路１１４もあり、両者それぞれ制御回
路があるため、構成上無駄が多い。周波数変換用のロー
カルキャリアとなる正弦波を生成するキャリア発生器も
１１２，１２８と２つあり、それぞれ積分器やサインＲ
ＯＭが必要となって、同様に回路規模を大きくする。However, the above conventional techniques have the following disadvantages. (1) Since the multipliers 102, 106, 126, 132 are used, the number of gates (the number of elements) becomes very large. In addition, also in the feedback APC by the CPU 110 and the carrier generator 112, since the phase difference information is integrated and the PLL control is performed, the number of bits of data becomes considerably large. Further, in addition to the feedback APC, there is a feedforward APC circuit 114, and each has a control circuit. There are also two carrier generators 112 and 128 that generate a sine wave that serves as a local carrier for frequency conversion, and each has an integrator and a sine R.
The OM is required, and the circuit scale is similarly increased.

【００１１】（２）色相に変化がある場合、構成上回路
規模を小さくしようとすると（ビット情報の削減等）、
Ｓ／Ｎが劣化して解像度が低下するようになる。 （３）現在一般に普及しているアナログ処理用の集積回
路と比較して非常に高く、特に民生用の用途にはコスト
的に見合わない。(2) When there is a change in hue, it is attempted to reduce the circuit scale due to the configuration (reduction of bit information, etc.),
The S / N deteriorates and the resolution decreases. (3) It is extremely expensive as compared with an integrated circuit for analog processing which is generally popular nowadays, and it is not cost-effective particularly for consumer use.

【００１２】本発明は、これらの点に着目したもので、
第１の目的は、回路を構成する素子数を低減した小規模
の構成で良好な色信号処理を行うことである。第２の目
的は、色相，濃度の制御を簡便に行うことである。第３
の目的は、コスト的に有利な回路構成とすることであ
る。第４の目的は、クロストーク除去，画質の向上を図
ることである。The present invention focuses on these points,
The first purpose is to perform good color signal processing with a small-scale configuration in which the number of elements that configure the circuit is reduced. The second purpose is to easily control the hue and density. Third
The purpose of is to have a circuit configuration that is cost effective. The fourth purpose is to eliminate crosstalk and improve image quality.

【００１３】[0013]

【課題を解決するための手段】前記目的を達成するた
め、第１の発明は、低域変換色信号をデジタル化して再
生処理を行い、高域変換して出力するデジタル色信号処
理回路において、デジタル化された色信号を位相データ
及び振幅データに分離する信号分離手段と、低域変換周
波数に対応する定数を位相データに対して加減するデコ
ード手段と、バースト部の位相を参照して得られた周波
数及び位相の補正量を位相データに対して加減する補正
手段と、高域変換周波数に対応する定数を位相データに
対して加減するエンコード手段と、これらの手段による
処理が行われた位相データに基づいて連続波を得る連続
波生成手段と、これによって生成された連続波に、前記
信号分離手段によって分離された振幅データを乗算して
高域変換色信号を得る振幅付加手段とを備えたことを特
徴とする。In order to achieve the above object, a first invention is a digital color signal processing circuit which digitizes a low-frequency conversion color signal to perform a reproduction process, and performs a high-frequency conversion for output. Signal separation means for separating the digitized color signal into phase data and amplitude data, decoding means for adjusting a constant corresponding to the low frequency conversion frequency with respect to the phase data, and phase of the burst part Correction means for adjusting the amount of frequency and phase correction with respect to the phase data, encoding means for adjusting a constant corresponding to the high frequency conversion frequency with respect to the phase data, and phase data processed by these means Continuous wave generating means for obtaining a continuous wave based on the above, and the continuous wave generated thereby is multiplied by the amplitude data separated by the signal separating means to obtain a high-frequency conversion color signal. Characterized by comprising an amplitude addition means.

【００１４】第２の発明は、高域色信号をデジタル化し
て記録処理を行い、低域変換して出力するデジタル色信
号処理回路において、デジタル化された色信号を位相デ
ータ及び振幅データに分離する信号分離手段と、高域周
波数に対応する定数を位相データに対して加減するデコ
ード手段と、バースト部の位相を参照して得られた周波
数及び位相の補正量を位相データに対して加減する補正
手段と、低域変換周波数に対応する定数を位相データに
対して加減するエンコード手段と、水平同期周波数に基
づくＡＦＣを位相データに対して行うＡＦＣ手段と、こ
れらの手段による処理が行われた位相データに基づいて
連続波を得る連続波生成手段と、これによって生成され
た連続波に、前記信号分離手段によって分離された振幅
データを乗算して低域変換色信号を得る振幅付加手段と
を備えたことを特徴とする。According to a second aspect of the present invention, in a digital color signal processing circuit for digitizing a high frequency band color signal to perform a recording process and converting it into a low frequency band and outputting it, the digitized color signal is separated into phase data and amplitude data. Signal separation means, a decoding means for adjusting a constant corresponding to a high frequency with respect to the phase data, and a frequency and a phase correction amount obtained by referring to the phase of the burst part, with respect to the phase data. A correction unit, an encoding unit that adjusts a constant corresponding to the low frequency conversion frequency with respect to the phase data, an AFC unit that performs AFC based on the horizontal synchronization frequency on the phase data, and processing by these units are performed. Continuous wave generating means for obtaining a continuous wave based on the phase data, and the continuous wave generated thereby is multiplied by the amplitude data separated by the signal separating means. Characterized by comprising an amplitude addition means for obtaining a band converting chrominance signal.

【００１５】第３の発明は、低域変換色信号をデジタル
化して再生処理を行い、９０゜位相がシフトした色差信
号を出力するデジタル色信号処理回路において、デジタ
ル化された色信号を位相データ及び振幅データに分離す
る信号分離手段と、低域変換周波数に対応する定数を位
相データに対して加減するデコード手段と、バースト部
の位相を参照して得られた周波数及び位相の補正量を位
相データに対して加減する補正手段と、これらの手段に
よる処理後の位相データに基づいて連続波を得る第１の
連続波生成手段と、前記処理後の位相データの位相を９
０゜シフトするための位相シフト手段と、これによって
位相がシフトした位相データに基づいて連続波を得る第
２の連続波生成手段と、第１及び第２の連続波生成手段
によって生成された連続波に、前記信号分離手段によっ
て分離された振幅データをそれぞれ乗算する振幅付加手
段とを備えたことを特徴とする。A third aspect of the present invention is a digital color signal processing circuit which digitizes a low frequency conversion color signal and performs reproduction processing, and outputs a color difference signal having a 90 ° phase shift, and outputs the digitized color signal as phase data. And a signal separation means for separating the amplitude data, a decoding means for adding or subtracting a constant corresponding to the low frequency conversion frequency to the phase data, and a frequency and a phase correction amount obtained by referring to the phase of the burst part. A correction unit that adjusts the data, a first continuous wave generation unit that obtains a continuous wave based on the phase data processed by these units, and the phase of the processed phase data is 9
Phase shift means for shifting by 0 °, second continuous wave generation means for obtaining a continuous wave based on phase data whose phase has been shifted by the phase shift means, and continuous waves generated by the first and second continuous wave generation means An amplitude adding means for multiplying the wave by the amplitude data separated by the signal separating means is provided.

【００１６】第４の発明は、低域変換色信号をデジタル
化して再生処理を行い、高域変換して出力するデジタル
色信号処理回路において、デジタル化された色信号を位
相データ及び振幅データに分離する第１の信号分離手段
と、低域変換周波数に対応する定数を位相データに対し
て加減するデコード手段と、同期信号を参照して得られ
た周波数エラー成分を位相データに対して補正する周波
数補正手段と、バースト部の位相を参照して得られた位
相エラーに基づいてフィードバックによる位相エラー補
正を行うフィードバックＡＰＣ手段と、高域変換周波数
に対応する定数を位相データに対して加減するエンコー
ド手段と、これらの手段による処理が行われた位相デー
タに基づいて連続波を得る第１の連続波生成手段と、こ
れによって生成された連続波に、前記第１の信号分離手
段によって分離された振幅データを乗算して高域変換色
信号を得る第１の振幅付加手段と、これによる信号に対
してその遅延信号との減算を行う櫛形フィルタ手段と、
これによる処理後の信号を位相データ及び振幅データに
分離する第２の信号分離手段と、分離された位相データ
に対してフィードフォワードによる位相エラー補正を行
うフィードフォワードＡＰＣ手段と、これによる処理後
の位相データに基づいて連続波を得る第２の連続波生成
手段と、これによって生成された連続波に、前記第２の
信号分離手段によって分離された振幅データを乗算して
色信号を得る第２の振幅付加手段とを備えたことを特徴
とする。According to a fourth aspect of the present invention, in a digital color signal processing circuit which digitizes a low-frequency conversion color signal and performs reproduction processing, and performs high-frequency conversion to output the digitized color signal into phase data and amplitude data. First signal separating means for separating, decoding means for adding or subtracting a constant corresponding to the low frequency conversion frequency to the phase data, and a frequency error component obtained by referring to the synchronizing signal is corrected for the phase data. Frequency correction means, feedback APC means for performing phase error correction by feedback based on the phase error obtained by referring to the phase of the burst part, and encoding for adjusting a constant corresponding to the high frequency conversion frequency with respect to the phase data. Means and a first continuous wave generating means for obtaining a continuous wave based on the phase data processed by these means, and The continuous wave is multiplied by the amplitude data separated by the first signal separating means to obtain a high-frequency converted color signal, and subtraction of the delayed signal from the signal by the first amplitude adding means. Comb-shaped filter means for performing,
Second signal separation means for separating the processed signal into phase data and amplitude data, feedforward APC means for performing phase error correction by feedforward on the separated phase data, and after processing by this Second continuous wave generating means for obtaining a continuous wave based on phase data, and second continuous wave generating means for obtaining a color signal by multiplying the continuous wave generated thereby by the amplitude data separated by the second signal separating means. And an amplitude adding means of.

【００１７】[0017]

【作用】本発明によれば、デジタル化された色信号は位
相及び振幅の各成分に分離される。そして、分離された
位相データに対して、デコード，周波数や位相の補正，
あるいはエンコードの処理が加減算により行われる。そ
の後、これを連続波とするとともに、振幅データの付加
が行われる。この発明の前記及び他の目的，特徴，利点
は、次の詳細な説明及び添付図面から明瞭になろう。According to the present invention, the digitized color signal is separated into phase and amplitude components. Then, for the separated phase data, decoding, correction of frequency and phase,
Alternatively, the encoding process is performed by addition and subtraction. Then, this is made a continuous wave, and amplitude data is added. The above and other objects, features and advantages of the present invention will be apparent from the following detailed description and the accompanying drawings.

【００１８】[0018]

【実施例】この発明のデジタル色信号処理回路には数多
くの実施例が有り得るが、ここでは適切な数の実施例を
示し、詳細に説明する。 ［実施例１］最初に、実施例１について説明する。 ＜実施例１の再生回路＞ （1）全体構成 まず、図１〜図１０を参照しながら、実施例１の再生回
路について説明する。図１には、再生回路の全体構成が
示されている。同図において、ビデオテープなどの記録
媒体から読み出された低域変換色信号は、可変増幅器１
０に入力されるようになっている。この可変増幅器１０
の出力側は、Ａ／Ｄ変換器１２，ＤＣカット回路１４を
それぞれ介してヒルベルトフィルタ１６の入力側に接続
されている。そして、このヒルベルトフィルタ１６の０
゜成分，９０゜成分の各出力側は、位相取出回路１８，
振幅取出回路２０にそれぞれ接続されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Although there may be many embodiments of the digital color signal processing circuit of the present invention, an appropriate number of embodiments will be shown and described in detail here. [First Embodiment] First, a first embodiment will be described. <Reproduction Circuit of First Embodiment> (1) Overall Configuration First, the reproduction circuit of the first embodiment will be described with reference to FIGS. 1 to 10. FIG. 1 shows the overall structure of the reproducing circuit. In the figure, the low-frequency conversion color signal read from a recording medium such as a video tape is a variable amplifier 1
It is designed to be input to 0. This variable amplifier 10
The output side of is connected to the input side of the Hilbert filter 16 via the A / D converter 12 and the DC cut circuit 14, respectively. And 0 of this Hilbert filter 16
The phase extraction circuit 18 is provided on each output side of the ° component and the 90 ° component.
Each of them is connected to the amplitude extraction circuit 20.

【００１９】次に、位相取出回路１８の出力側はＲＯＴ
（ローテーション）解除回路２１に接続されており、こ
の回路の出力側はデコード回路２２に接続されている。
また、デコード回路２２の出力側は周波数補正回路２４
に接続されており、この回路の出力側は位相補正回路２
６に接続されている。また、位相補正回路２６の出力側
はエンコード回路２８に接続されており、この回路の出
力側はサインＲＯＭ３０に接続されている。更に、サイ
ンＲＯＭ３０の出力側は乗算器３２の一方の入力側に接
続されており、この乗算器３２の出力側はＤ／Ａ変換器
３４に接続されている。Next, the output side of the phase extraction circuit 18 is ROT.
It is connected to a (rotation) cancellation circuit 21, and the output side of this circuit is connected to a decoding circuit 22.
Further, the output side of the decoding circuit 22 has a frequency correction circuit 24.
The phase correction circuit 2 is connected to the output side of this circuit.
Connected to 6. The output side of the phase correction circuit 26 is connected to the encoding circuit 28, and the output side of this circuit is connected to the sine ROM 30. Further, the output side of the sine ROM 30 is connected to one input side of the multiplier 32, and the output side of this multiplier 32 is connected to the D / A converter 34.

【００２０】次に、前記振幅取出回路２０の出力側は、
一方において、バースト・ディエンファシス回路３６に
接続されており、この回路の出力側は前記乗算器３２の
他方の入力側に接続されている。また、振幅取出回路２
０の出力側は、他方においてＡＣＣ回路３８に接続され
ており、この回路の出力側はＰＷＭ回路４０に接続され
ている。そして、このＰＷＭ回路４０の出力側が前記可
変増幅器１０の制御側に接続されている。Next, the output side of the amplitude extracting circuit 20 is
On the one hand, it is connected to a burst de-emphasis circuit 36, the output of which is connected to the other input of the multiplier 32. Also, the amplitude extraction circuit 2
On the other hand, the output side of 0 is connected to the ACC circuit 38, and the output side of this circuit is connected to the PWM circuit 40. The output side of the PWM circuit 40 is connected to the control side of the variable amplifier 10.

【００２１】（2）可変増幅器１０，ＡＣＣ回路３８，
ＰＷＭ回路４０ 以上の各部のうち、可変増幅器１０は、ＡＣＣ回路３
８，ＰＷＭ回路４０とともにＡＣＣループを構成してお
り、これによって低域変換色信号のレベルを一定とする
制御が行われるようになっている。ＰＷＭ回路４０によ
るパルス幅変調信号として制御することで、Ａ／Ｄ変換
の構成が簡略化されて、例えば抵抗とコンデンサでＬＰ
Ｆを構成できるようになるため、Ａ／Ｄ変換処理に都合
がよい。(2) Variable amplifier 10, ACC circuit 38,
PWM circuit 40 Of the above components, the variable amplifier 10 includes the ACC circuit 3
8. The PWM circuit 40 and the ACC loop form an ACC loop, which controls the low-frequency conversion color signal to have a constant level. By controlling as a pulse width modulation signal by the PWM circuit 40, the configuration of A / D conversion is simplified and, for example, a resistor and a capacitor are used for LP.
Since F can be configured, it is convenient for A / D conversion processing.

【００２２】（3）ヒルベルトフィルタ１６ ヒルベルトフィルタ１６は、入力信号を全周波数帯域に
わたって９０゜位相をずらすための回路であり、これに
よって信号の直交成分が得られるようになっている。基
本的にフィードフォワード型の回路であり、乗算器を用
いることなく実現可能である。(3) Hilbert filter 16 The Hilbert filter 16 is a circuit for shifting the phase of the input signal by 90 ° over the entire frequency band, and the quadrature component of the signal is obtained by this. It is basically a feed-forward type circuit and can be realized without using a multiplier.

【００２３】（4）位相取出回路１８，振幅取出回路２
０ 位相取出回路１８及び振幅取出回路２０は、ヒルベルト
フィルタ１６から出力される９０゜位相の異なる信号か
ら位相成分と振幅成分とをそれぞれ分離して取り出すた
めの回路である。振幅，位相ともにノイズ変動があり、
かつ周波数変動も考慮すると、入力信号Φ₁(t)は次の数
１式のように表わすことができる。(4) Phase extraction circuit 18 and amplitude extraction circuit 2
The 0 phase extraction circuit 18 and the amplitude extraction circuit 20 are circuits for separating and extracting the phase component and the amplitude component from the signals output from the Hilbert filter 16 and having different 90 ° phases. There are noise fluctuations in both amplitude and phase,
In addition, considering the frequency fluctuation, the input signal Φ ₁ (t) can be expressed by the following equation 1.

【００２４】[0024]

【数１】 ただし、Ａ(t)：振幅変調信号 ω_629k：低域変換信
号角周波数 Ｘ(t)：位相変調信号 Ｍ：変調指数 Ｙ(t)：周波数変調信号 Ｄω：変調指数（周波数に依
存） Ｚ(t)：ジッタ成分 θ₀：初期位相 である。[Equation 1] However, A (t): amplitude modulation signal ω _629k : low frequency conversion signal angular frequency X (t): phase modulation signal M: modulation index Y (t): frequency modulation signal Dω: modulation index (depending on frequency) Z ( t): Jitter component θ ₀ : Initial phase.

【００２５】なお、振幅成分に重畳されているノイズ成
分は、フィードバックＡＣＣによって取り除かれている
ものとする。前記ヒルベルトフィルタ１６によって得ら
れた直交成分Ａ，Ｂに対し、位相取出回路１８ではｔａ
ｎ^-1ＲＯＭを用いて位相成分ｔａｎ^-1（Ｂ／Ａ）の取出
しが行われるようになっている。また、振幅取出回路２
０では、√（Ａ²＋Ｂ²）ＲＯＭを用いて振幅成分√（Ａ
²＋Ｂ²）の取出しが行われるようになっている。It is assumed that the noise component superposed on the amplitude component has been removed by the feedback ACC. For the quadrature components A and B obtained by the Hilbert filter 16, the phase extraction circuit 18 uses ta
The phase component tan ^-1 (B / A) is taken out using the n ^-1 ROM. Also, the amplitude extraction circuit 2
In ^{0, √ (A 2 + B} 2) amplitude component √ using ROM (A
² + B ² ) is taken out.

【００２６】前記数１式をヒルベルトフィルタ１６に通
すと、それぞれ次の数２式，数３式の信号Φ_1A(t)，Φ
_1B(t)が得られる。なお、θ₀″は、フィルタリング後の
初期位相である。When the equation 1 is passed through the Hilbert filter 16, signals Φ _1A (t) and Φ of the following equations 2 and 3 are obtained, respectively.
_1B (t) is obtained. Note that θ ₀ ″ is the initial phase after filtering.

【００２７】[0027]

【数２】 [Equation 2]

【数３】 [Equation 3]

【００２８】これらの式に対し、位相取出回路１８の出
力Ф₃を数式で示すと次の数４式，数５式のようにな
る。In contrast to these equations, the output Φ ₃ of the phase extraction circuit 18 can be expressed by the following equations 4 and 5.

【００２９】[0029]

【数４】 [Equation 4]

【数５】 [Equation 5]

【００３０】ところで、位相成分は３６０゜で元に戻
る。そこで、本実施例では、位相成分の表現法として、
モジュロ（法，Modulo）を利用することとしている。例
えば、３７０゜は、それを３６０゜で割ると１あまり１
０゜となり、このあまりの角度と結果的に同一である。
このようにすることで、以後の各回路の処理を簡単にす
ることができ、回路構成の簡略化が可能となる。By the way, the phase component returns to the original at 360 °. Therefore, in this embodiment, as a method of expressing the phase component,
It is decided to use Modulo. For example, if 370 ° is divided by 360 °, it becomes 1 or 1
The angle is 0 °, which is consequently the same as this excessive angle.
By doing so, the subsequent processing of each circuit can be simplified and the circuit configuration can be simplified.

【００３１】次に、この位相取出回路１８の具体例につ
いて更に説明する。３６０゜を例えば１０ビットに割り
当てる。まず、図２（Ａ）に示すような単純な除算回路
１８ＡでＢ／Ａの演算を行う場合、被除数Ｂは、除数Ａ
の１０ビットと商の１０ビットの合計２０ビットに桁上
げする必要がある。このため、直列除算でもフルアダー
とシフトレジスタが２０個ずつ、また１つの計算をする
間に別のデータについても計算しなければならないか
ら、この構成が更に２０組必要となり、全体でかなりの
ゲート数になってしまう。また、この除算回路をＲＯＭ
を用いて２０ビット（約１０５万アドレス）で構成する
ことも現実的ではない。Next, a concrete example of the phase extracting circuit 18 will be further described. For example, 360 ° is assigned to 10 bits. First, when performing a calculation of B / A in a simple division circuit 18A as shown in FIG. 2A, the dividend B is the divisor A.
It is necessary to carry to a total of 20 bits, that is, 10 bits of 10 and 10 bits of quotient. Therefore, even in serial division, 20 full adders and 20 shift registers must be calculated, and another data must be calculated during one calculation. Therefore, this configuration requires 20 more sets, and the total number of gates is considerable. Become. In addition, this division circuit is a ROM
It is not realistic to use 20 to configure 20 bits (about 1.05 million addresses).

【００３２】そこで、本実施例では、同図（Ｂ）に示す
ように、最大値回路１８Ｂ，切換スイッチ１８Ｃ，（1/
X）ＲＯＭ１８Ｄ，乗算器１８Ｅ，ｔａｎ^-1ＲＯＭ１８
Ｆによって位相取出回路１８を構成している。除数Ａ
は、一担（1/X）ＲＯＭ１８Ｄに入力され、その後乗算
器１８Ｅを用いて被除数Ｂに対する除算が行われる。た
だし、（1/X）ＲＯＭ１８Ｄの入力Ａが「０」であって
は好ましくないし、後段の乗算器１８ＥにおけるＢ／Ａ
の演算のことも考慮すると、１以下のデータを入力した
方が位相精度が良くなるので、分母Ａの方をＢよりも大
きい値のデータとすると好都合である。そこで、入力の
うちの大きい方がＡとなるように、最大値回路１８Ｂに
よって切換スイッチ１８Ｃを切り換えるようにしてい
る。Therefore, in the present embodiment, as shown in FIG. 7B, the maximum value circuit 18B, the changeover switch 18C, (1 /
X) ROM 18D, multiplier 18E, tan ^-1 ROM18
The phase extraction circuit 18 is composed of F. Divisor A
Is input to the one-way (1 / X) ROM 18D, and then the dividend B is divided by the multiplier 18E. However, it is not preferable that the input A of the (1 / X) ROM 18D is "0", and the B / A in the multiplier 18E at the subsequent stage is not preferable.
In consideration of the calculation of, since the phase accuracy is improved by inputting the data of 1 or less, it is convenient to set the denominator A to the data having a value larger than B. Therefore, the changeover switch 18C is switched by the maximum value circuit 18B so that the larger one of the inputs becomes A.

【００３３】なお、ｔａｎはπ周期の関数なので、ｔａ
ｎ^-1（Ｂ／Ａ）の検出範囲が±π／２であるかのように
思われるが、入力Ａ，Ｂの符号さえ分っていれば、その
象限が明らかとなるので、±πまでの範囲（すなわち３
６０゜の範囲）で検出が可能となる。このような回路の
ゲート数を概略計算すると約４０００ゲート弱となり、
十分実現可能なゲート数である。次に、振幅取出回路２
０の出力Φ₂を数式で示すと次の数６式のようになる。Since tan is a function of π period, ta
It seems that the detection range of n ^-1 (B / A) is ± π / 2, but if the signs of inputs A and B are known, the quadrant will be clear, so up to ± π The range of (ie 3
It becomes possible to detect in the range of 60 °). If we roughly calculate the number of gates in such a circuit, it will be about 4000 gates,
The number of gates is sufficiently realizable. Next, the amplitude extraction circuit 2
When the output Φ ₂ of 0 is expressed by a mathematical expression, the following mathematical expression 6 is obtained.

【００３４】[0034]

【数６】 [Equation 6]

【００３５】（5）ＲＯＴ解除回路２１ 次に、ＲＯＴ解除回路２１は、いわゆるクロストーク除
去のために１Ｈ（１水平走査期間）毎に９０゜シフトし
ている信号位相を解除して元に戻すための回路である。
前記式で示すと、数５式中のω_629kが位相のローテーシ
ョンによって１Ｈ毎に９０゜ずつシフトしている。この
記録時に行われた４相ローテーションを元に戻すため、
本実施例では位相成分の上位２ビットを操作する。(5) ROT Canceling Circuit 21 Next, the ROT canceling circuit 21 cancels the signal phase which is shifted by 90 ° every 1H (one horizontal scanning period) for so-called crosstalk removal and restores it to the original state. It is a circuit for.
According to the above equation, ω _629k in the equation 5 is shifted by 90 ° for each 1H due to phase rotation. In order to restore the four-phase rotation performed at the time of this recording,
In this embodiment, the upper 2 bits of the phase component are operated.

【００３６】図３には、その様子が示されている。ベク
トルＱＡで示す位相θの１０ビットのデータ「００＊＊
＊＊＊＊＊＊」（＊は０又は１）において、上位２ビッ
トを「０１」とすると、９０゜回転してベクトルＱＢと
なる。同様にして、上位２ビットを「１０」とすると、
更に９０゜回転してベクトルＱＣとなる。上位２ビット
を「１１」とすると、更に９０゜回転してベクトルＱＤ
となる。このように、ＲＯＴ解除回路２１では、入力位
相データの上位２ビットを操作することで、位相ローテ
ーションの解除が行われるようになっている。This is shown in FIG. 10-bit data “00 **” with phase θ shown by vector QA
In the case of "*****" (* is 0 or 1), if the upper 2 bits are "01", the vector QB is rotated by 90 degrees. Similarly, if the upper 2 bits are “10”,
It is further rotated 90 ° to become the vector QC. When the upper 2 bits are set to "11", the vector QD is rotated by 90 °.
Becomes As described above, in the ROT cancellation circuit 21, the phase rotation is canceled by manipulating the upper 2 bits of the input phase data.

【００３７】（6）デコード回路２２ 次に、デコード回路２２は、前記従来例における乗算器
１０２に対応する回路で、前記ＲＯＴ解除回路２１によ
って位相ローテーションが解除された位相データΦ₃の
ω_629kを取り除くための回路である。すなわち、色信号
中の位相成分がω_629k・tで回転している状態にある
（別言すれば、色相を示す位相データがω_{6 29k}で変調さ
れている状態にある）ので、この変調角周波数成分ω
_629kを取り除く処理がデコード回路２２で行われる。(6) Decoding Circuit 22 Next, the decoding circuit 22 is a circuit corresponding to the multiplier 102 in the conventional example, and _outputs ω _629k of the phase data Φ ₃ whose phase rotation has been canceled by the ROT cancellation circuit 21. It is a circuit to remove. That is, since the phase component in the color signal is rotating at ω _629k · t (in other words, the phase data indicating the hue is being modulated at ω _{6 29k} ), this modulation angle Frequency component ω
_{The process} of removing _629k is performed by the decoding circuit 22.

【００３８】図４には、デコード回路２２の一例が示さ
れている。同図に示すように、角周波数定数出力回路２
２Ａからは、位相データΦ₃が１クロックで進む（又は
遅れる）と思われる単位量である角周波数定数ω_629k・
T（Tは１クロックの時間）が出力される。この角周波数
定数は、加算器と遅延回路によって構成された積分回路
２２Ｂによって積分される。これにより、減算器２２Ｃ
においてΦ₃からω_{629 k}・Tが減算されてデコードされた
位相データΦ₄が出力される。このとき、積分回路２２
Ｂも入力データと同じビット数として上述したモジュロ
を利用すれば、３６０゜で元に戻る処理を簡単に実現で
き、積分用にビット数を増やす必要がない。FIG. 4 shows an example of the decoding circuit 22. As shown in the figure, the angular frequency constant output circuit 2
From 2A, the angular frequency constant ω _629k · which is the unit quantity that the phase data Φ ₃ is supposed to advance (or delay) in one clock.
T (T is 1 clock time) is output. This angular frequency constant is integrated by the integrating circuit 22B including an adder and a delay circuit. As a result, the subtractor 22C
At ω ₃ , ω _{629 k} · T is subtracted and the decoded phase data Φ ₄ is output. At this time, the integration circuit 22
If B is also used as the same number of bits as the input data and the above modulo is used, the process of returning to the original at 360 ° can be easily realized, and it is not necessary to increase the number of bits for integration.

【００３９】なお、記録時のω_629kRと再生時のω_629kP
が異なる場合、あるいは特殊再生を行った場合は、ビー
ト角周波数（ω_629kR−ω_629P）が残るが、これについ
ては次段の周波数補正回路２４で補正が行なわれるよう
になっている。このデコード回路２２の出力Φ₄は、数
７式に示すようになる。[0039] It should be noted that, at the time of recording and playback at the time of the _ω 629kR ω 629kP
, Or beat reproduction is performed, the beat angular frequency (ω _629kR −ω _629P ) remains, but this is corrected by the frequency correction circuit 24 in the next stage. The output Φ ₄ of the decoding circuit 22 is as shown in equation 7.

【００４０】[0040]

【数７】 [Equation 7]

【００４１】次に、具体的な数値例を示す。最初に、Ｎ
ＴＳＣ方式で１０ビット表示（１０２４）の場合の例を
示すと、水平同期周波数はｆ_H＝１５．７３４ＫＨｚ，
副搬送波（サブキャリア）周波数はｆ_sc＝３．５７９Ｍ
Ｈｚ＝（４５５／２）ｆ_Hである。ここで、色信号のサ
ンプリング周波数はｆ_SMP＝４ｆscである。搬送色周波
数はｆ_c＝４０ｆ_Hであるから、角周波数定数ω_629k・T
は数８式のようになる。Next, specific numerical examples will be shown. First, N
As an example of the case of 10-bit display (1024) in the TSC system, the horizontal synchronizing frequency is f _H = 15.734 KHz,
The subcarrier frequency is f _sc = 3.579M
Hz = (455/2) f _H. Here, the sampling frequency of the color signal is f _SMP = 4 fsc. Since the carrier color frequency is f _c = 40f _H , the angular frequency constant ω _629k · T
Is as in Equation 8.

【００４２】[0042]

【数８】 [Equation 8]

【００４３】次に、ＰＡＬ方式で９ビット表示（５１
２）の場合の例を示すと、水平同期周波数はｆ_H＝１
５．６２５ＫＨｚ，副搬送波周波数はｆ_sc＝４．４３３
ＭＨｚ＝（１１３４／４）ｆ_H＋２５である。色信号の
サンプリング周波数はｆ_SMP＝４ｆscであり、搬送色周
波数はｆ_c＝４０．１２５ｆ_Hであるから、角周波数定数
ω_{62 9k}・Tは数９式のようになる。Next, 9-bit display (51
In the case of 2), the horizontal synchronizing frequency is f _H = 1
5.625 KHz, subcarrier frequency is f _sc = 4.433
MHz = (1134/4) f _H +25. Since the sampling frequency of the color signal is f _SMP = 4fsc and the carrier color frequency is f _c = 40.125f _H , the angular frequency constant ω _{62 9k} · T is given by the equation (9).

【００４４】[0044]

【数９】 [Equation 9]

【００４５】（7）周波数補正回路２４ 次に、周波数補正回路２４は、デコード後の位相データ
に対して周波数補正の処理を行うためのものである。上
述した数７式のΦ₄を書き換えると、次の数１０式とな
る。(7) Frequency Correction Circuit 24 Next, the frequency correction circuit 24 is for performing frequency correction processing on the decoded phase data. By rewriting Φ ₄ in the above-mentioned equation 7, the following equation 10 is obtained.

【００４６】[0046]

【数１０】 [Equation 10]

【００４７】この数１０式のうち、第２項は周波数変調
成分であり、この成分があるとベロシティエラーが発生
し、例えば再生画面の右側で色相がずれるといったよう
なことが起きる。この第２項中、Ｙ(t)はスキューなど
による入力信号の周波数変動、（ω_629kR-ω_629kP）は
前段のデコード回路２２で角周波数定数の値にずれがあ
った場合に生ずる定常エラーである。本実施例では、ま
ず第２項の周波数変調成分を抽出するため、前記Ф₄を
微分する。すると、数１１式のようになる。In the equation (10), the second term is the frequency modulation component, and if this component is present, a velocity error occurs and, for example, the hue shifts on the right side of the reproduction screen. In this second term, Y (t) is the frequency fluctuation of the input signal due to skew, etc., and (ω _629kR -ω _629kP ) is a steady error that occurs when there is a deviation in the angular frequency constant value in the preceding decoding circuit 22. is there. In the present embodiment, first, the φ ₄ is differentiated in order to extract the frequency modulation component of the second term. Then, it becomes like Formula 11.

【００４８】[0048]

【数１１】 [Equation 11]

【００４９】この式の第１項は入力信号変調成分を微分
したものであるが、バースト部分をサンプリングする限
り微分値は０である。また、第４項は位相ジッタ成分で
あり、これも長期的にみれば（積分すれば）平均値は０
であり、微分の平均値も０となると予想される。従っ
て、数Ｈ以上のバースト部データに対して微分を行うと
次の数１２式のようになり、更に微分すると数１３式の
ようになる。The first term of this equation is the differential of the input signal modulation component, and the differential value is 0 as long as the burst portion is sampled. Further, the fourth term is a phase jitter component, and the average value of this is 0 in the long term (integrating).
And the average value of the differential is expected to be zero. Therefore, when the burst part data of several H or more is differentiated, the following formula 12 is obtained, and further differentiation is made as formula 13.

【００５０】[0050]

【数１２】 [Equation 12]

【数１３】 [Equation 13]

【００５１】この数１３式が「０」のときは、数１２式
には角周波数ビート成分ω_629kR−ω_629kPが出力されて
いることになる。上述したように、実際には１Ｈの時間
間隔でサンプルした（１Ｈの時間で積分した）データに
対して微分を行っているから、（ω_629kR−ω_629kP）×
（１Ｈの時間）分が得られていることになる。いずれに
しても、数１３式が「０」の状態で角周波数ビート成分
ω_629kR−ω_629kPを記憶し、これを定常的にキャンセル
するようにすれば、数１２式に残るのはスキュー成分の
みとなり、突然の周波数変動に対してもその補正量を正
確に検出することが可能になる。When the expression (13) is "0", the angular frequency beat component _{ω629kR- ω629kP} is output to the expression (12). As described above, since the data actually sampled at the time interval of 1H (integrated at the time of 1H) is differentiated, (ω _{629 kR} −ω _{629 kP} ) ×
It means that (1H time) minutes have been obtained. In any case, if the angular frequency beat component ω _629kR −ω _629kP is stored in the state where the equation 13 is “0” and this is steadily canceled, only the skew component remains in the equation 12 Therefore, it is possible to accurately detect the correction amount even for a sudden frequency change.

【００５２】次に、図５を参照しながら、以上のような
手法に基づく周波数補正回路２４の一例について説明す
る。デコード回路２２の出力側は、一方においてバース
ト位相検出回路２４Ａに接続されている。この回路の出
力側は加算器と遅延回路によるサンプリング回路２４Ｂ
に接続されており、この回路の出力側は減算器とｎビッ
トフリップフロップによる微分回路２４Ｃ，２４Ｄに接
続されている。Next, an example of the frequency correction circuit 24 based on the above method will be described with reference to FIG. The output side of the decoding circuit 22 is connected to the burst phase detection circuit 24A on one side. The output side of this circuit is a sampling circuit 24B including an adder and a delay circuit.
The output side of this circuit is connected to a subtracter and differentiating circuits 24C and 24D by n-bit flip-flops.

【００５３】微分回路２４Ｃ，２４Ｄの各出力側は、ビ
ート成分定常位相エラー判別回路２４Ｅに接続されてお
り、微分回路２４Ｃ，ビート成分定常位相エラー判別回
路２４Ｅの各出力側は、スキュー位相エラー判別回路２
４Ｆに接続されている。そして、これら位相エラー判別
回路２４Ｅ，２４Ｆの各出力側は、補正量出力回路２４
Ｇ，２４Ｈにそれぞれ接続されており、これらの回路の
各出力側は、減算器２４Ｉ，２４Ｊの減算側にそれぞれ
接続されている。The output sides of the differentiating circuits 24C and 24D are connected to the beat component steady phase error discriminating circuit 24E, and the respective output sides of the differentiating circuit 24C and the beat component steady phase error discriminating circuit 24E are skew phase error discriminating. Circuit 2
It is connected to 4F. The output sides of the phase error determination circuits 24E and 24F are connected to the correction amount output circuit 24.
G and 24H are respectively connected, and the respective output sides of these circuits are respectively connected to the subtracting sides of the subtracters 24I and 24J.

【００５４】このような回路において、バースト位相検
出回路２４Ａでは、バーストゲートパルスを利用してバ
ースト位相が検出される。検出データは、サンプリング
回路２４ＢでｎＨ分積分され、更に微分回路２４Ｃ，２
４Ｄで微分がそれぞれ行われて、前記数１２式，数１３
式がそれぞれ得られる。In such a circuit, the burst phase detecting circuit 24A detects the burst phase by utilizing the burst gate pulse. The detected data is integrated by nH in the sampling circuit 24B, and further differentiated by the differentiating circuits 24C and 2C.
Differentiation is performed respectively in 4D, and the above equations (12) and (13)
Each formula is obtained.

【００５５】ビート成分定常位相エラー判別回路２４Ｅ
では、上述したように、数１３式が「０」のときの数１
２式の角周波数ビート成分ω_629kR−ω_629kPを求めるこ
とで、ビート成分定常位相エラーの判別が行われる。こ
の判別結果は、補正量出力回路２４Ｇに供給され、ここ
で相当する補正量が減算器２４Ｉに出力される。減算器
２４Ｉでは、デコード回路２２でデコードされた位相デ
ータから補正量が減算されて、ビート成分定常位相エラ
ーの補正が行われる。Beat component steady phase error discrimination circuit 24E
Then, as described above, when the expression 13 is “0”, the expression 1
By determining the angular frequency beat component ω _{629 kR} −ω _{629 kP of the} equation 2, the beat component steady phase error is determined. The determination result is supplied to the correction amount output circuit 24G, and the corresponding correction amount is output to the subtractor 24I. In the subtractor 24I, the correction amount is subtracted from the phase data decoded by the decoding circuit 22, and the beat component steady phase error is corrected.

【００５６】また、スキュー位相エラー判別回路２４Ｆ
では、数１２式からビート成分定常位相エラー判別回路
２４Ｅで得られた角周波数ビート成分ω_629kR−ω_629kP
を差し引くことで、スキュー位相エラーの判別が行われ
る。この判別結果は、補正量出力回路２４Ｈに供給さ
れ、ここで相当する補正量が減算器２４Ｊに出力され
る。減算器２４Ｊでは、前記ビート成分定常位相エラー
の補正が行われた位相データから補正量が減算されて、
スキュー位相エラーの補正が行われる。Further, the skew phase error discrimination circuit 24F
Then, the angular frequency beat component ω _{629 kR} −ω _{629 kP} obtained by the beat component steady phase error discrimination circuit _{24 E from the equation 12}
The skew phase error is determined by subtracting. The determination result is supplied to the correction amount output circuit 24H, and the corresponding correction amount is output to the subtractor 24J. The subtractor 24J subtracts the correction amount from the phase data corrected for the beat component steady phase error,
Skew phase error correction is performed.

【００５７】次に、実際の補正量の与え方の一例につい
て説明する。 角周波数ビート成分の補正 図６には、記録時の角周波数ω_629kRと再生時の角周波
数ω_629kPとの位相データの定常エラー（位相ずれ）θ
の変化の様子が示されている。ω_629kR−ω_629kP＝０の
場合は、同図（Ａ）に示すようにビート成分は存在せ
ず、従って定常エラーθも「０」である。次に、ω
_629kR−ω_629kP≠０の場合は、同図（Ｂ）に示すよう
に、定常エラーθが時間の経過に伴って蓄積されるよう
になる。同図（Ｂ）を１Ｈの時間サンプルを行って微分
すると、同図（Ｃ）に示すように１Ｈの期間で同量の定
常エラーθが発生していることが分る。同図（Ｄ）は、
これの１Ｈ分を拡大して示したものである。Next, an example of how to actually give the correction amount will be described. Correction of angular frequency beat component FIG. 6 shows a steady error (phase shift) θ of phase data between the angular frequency ω _{629 kR} during recording and the angular frequency ω _{629 kP} during reproduction.
The state of change of is shown. When ω _{629 kR} −ω _{629 kP} = 0, there is no beat component as shown in FIG. 7A, and therefore the steady error θ is also “0”. Then ω
_{When 629 kR} −ω _{629 kP} ≠ 0, the steady error θ is accumulated as time passes, as shown in FIG. When the same figure (B) is time-sampled for 1H and differentiated, it is found that the same amount of steady-state error θ occurs during the period of 1H as shown in the same figure (C). The same figure (D)
This is an enlarged view of 1H.

【００５８】この定常エラーθから、ｔ_SMPに相当する
エラーθ_SMPを求め、これをキャンセルすればベロシテ
ィエラーは発生しない。しかし、位相データは、有限ビ
ットのデジタル信号で表示されており、例えば３６０゜
を１０ビットに割り当てると、１ビットはθ_min＝３６
０゜／１０２４＝０．３５１５６２５゜に相当し、これ
以下の制御は不可能である。別言すれば、位相の補正
は、この０．３５１５６２５゜を最小単位として行うこ
とになる。[0058] from the steady-state error θ, determine the error θ _SMP, which corresponds to t _SMP, the velocity error does not occur if cancel it. However, the phase data is represented by a finite bit digital signal. For example, if 360 ° is assigned to 10 bits, 1 bit is θ _min = 36.
This corresponds to 0 ° / 1024 = 0.3515625 °, and control below this is impossible. In other words, the phase correction is performed with 0.3515625 ° as the minimum unit.

【００５９】例えば、毎サンプリング時間毎にθ_minの
補正を続けると、ＮＴＳＣ方式の場合１Ｈ後には、ｔ
_SMPが１Ｈの中に９１０個存在することから、θ_min×９
１０≒３２０゜にもなってしまう。そこで本実施例で
は、サンプリング周期の数回に１回の割合で補正を行っ
て、位相ずれを０とするのではなく検知可能限界以下に
止めるようにしている。For example, if the correction of θ _min is continued every sampling time, in the case of the NTSC system, after 1H, t
_Since there are 910 _SMPs in 1H, θ _min × 9
It becomes 10 ≒ 320 °. Therefore, in this embodiment, the correction is performed once every several sampling periods so that the phase shift is not set to 0 but is kept below the detectable limit.

【００６０】スキュー成分の補正 前記数１２式，数１３式によって示したように、角周波
数ビート成分ω_629kR−ω_629kPの補正を行っている状態
で数１２式を監視していればスキュー成分が求められる
から、角周波数ビート成分ω_629kR−ω_629kPの補正と同
じ要領で補正を行えばよい。Correction of Skew Component As shown by the equations (12) and (13), if the equation (12) is monitored while the angular frequency beat component ω _629kR −ω _629kP is being corrected, the skew component is _Therefore , the correction may be performed in the same manner as the correction of the angular frequency beat component ω _629kR −ω _629kP .

【００６１】（8）位相補正回路２６ 次に、位相補正回路２６は、いわゆるジッタ補正を行う
ための回路である。上述した周波数補正回路２４によっ
て周波数補正を受けた位相データΦ₅は、次の数１４式
のようになる。(8) Phase Correction Circuit 26 Next, the phase correction circuit 26 is a circuit for performing so-called jitter correction. The phase data Φ _{5 that} has been frequency-corrected by the frequency correction circuit 24 described above is as shown in the following Expression 14.

【００６２】[0062]

【数１４】 [Equation 14]

【００６３】ここで、バースト部においてはＭ・Ｘ(t)
＝０であるから、Ф₅がそのままジッタ成分Ｚ(t)と初期
位相θ₀″を表していることになる。従って、バースト
位相を検出して、それが毎水平走査周期毎に「０」にな
るような位相オフセット（位相補正）を与えてやれば、
ジッタ成分も初期位相成分もキャンセルすることが可能
となる。Here, in the burst part, M · X (t)
Since = 0, Φ ₅ directly represents the jitter component Z (t) and the initial phase θ ₀ ″. Therefore, the burst phase is detected, and it is “0” at every horizontal scanning cycle. If you give a phase offset (phase correction) such that
It is possible to cancel both the jitter component and the initial phase component.

【００６４】図７（Ａ）には、これらジッタ成分Ｚ(t)
と初期位相θ₀″の一例が示されている。バースト部を
サンプリングしてオフセット量を求めると同図（Ｂ）に
示すようになり、これを同図（Ａ）から減算すると同図
（Ｃ）に示すようになり、ジッタ成分，初期位相成分が
キャンセルされる。FIG. 7A shows these jitter components Z (t).
And an initial phase θ ₀ ″ are shown. When the burst portion is sampled to obtain the offset amount, the result becomes as shown in FIG. 7B, and when this is subtracted from FIG. ), The jitter component and the initial phase component are canceled.

【００６５】図８には、位相補正回路２６の一例が示さ
れている。同図において、周波数補正回路２４の出力側
は減算器２６Ａに接続されており、減算器２６Ａの出力
側は突然の位相変化やドロップアウトを検出して補正を
行うか、もしくは過補正の回避を行うためのリミッタ等
回路２６Ｂを介して減算器２６Ｃ及びバースト位相検出
回路２６Ｄに接続されている。バースト位相検出回路２
６Ｄの出力側は、積分・平均処理回路２６Ｅ及び１／Ｎ
回路２６Ｆにそれぞれ接続されており、積分・平均処理
回路２６Ｅの出力側は１／Ｎ回路２６Ｇに接続されてい
る。そして、１／Ｎ回路２６Ｆ，２６Ｇの出力側が、減
算器２６Ｃ，２６Ａの減算入力側にそれぞれ接続されて
いる。FIG. 8 shows an example of the phase correction circuit 26. In the figure, the output side of the frequency correction circuit 24 is connected to the subtractor 26A, and the output side of the subtractor 26A detects a sudden phase change or dropout to perform correction, or avoids overcorrection. It is connected to a subtractor 26C and a burst phase detection circuit 26D via a limiter circuit 26B for performing the operation. Burst phase detection circuit 2
The output side of 6D has an integration / averaging processing circuit 26E and 1 / N
Each of them is connected to the circuit 26F, and the output side of the integration / averaging processing circuit 26E is connected to the 1 / N circuit 26G. The output sides of the 1 / N circuits 26F and 26G are connected to the subtraction input sides of the subtractors 26C and 26A, respectively.

【００６６】この例によれば、ジッタ成分Ｚ(t)と初期
位相θ₀″は分離して補正される。ジッタ成分Ｚ(t)の平
均値は「０」である。従って、バースト位相検出回路２
６ＤでＮ点加算されて取り出されたバースト部位相のΦ
₅を、積分・平均処理回路２６Ｅで処理すると、初期位
相θ₀″が求められる。この初期位相θ₀″は、１／Ｎ回
路２６Ｇで１／Ｎされた後減算器２６Ａに供給され、こ
こで位相データに対する初期位相θ₀″の補正が行われ
る。According to this example, the jitter component Z (t) and the initial phase θ ₀ ″ are corrected separately. The average value of the jitter component Z (t) is “0”. Therefore, the burst phase detection circuit 2
Φ of the burst part phase extracted by adding N points in 6D
_{When 5} is processed by the integration / averaging circuit 26E, an initial phase θ ₀ ″ is obtained. This initial phase θ ₀ ″ is 1 / N-divided by the 1 / N circuit 26G and then supplied to the subtractor 26A, where Then, the initial phase θ ₀ ″ is corrected with respect to the phase data.

【００６７】なお、Ф₅の微分をとればジッタＺ(t)の動
きが読みとれるので、Ｚ(t)が動いていないとき、つま
りｄＺ(t)／ｄｔ＝０のときのФ₅を検出するようにして
も、初期位相θ₀″を求めることができる。[0067] It should be noted that, because can read the movement of the jitter Z (t) Taking the derivative of Ф _5, when Z (t) is not moving, in other words detecting the Ф ₅ at the time of the dZ (t) / dt = 0 Even if it does so, the initial phase θ ₀ ″ can be obtained.

【００６８】初期位相θ₀″がキャンセルされた位相デ
ータは、リミッタ等回路２６Ｂに供給され、ここで、リ
ミッタ，ドロップアウト，ノイズ検出などの処理が行わ
れる。処理後の位相データは、減算器２６Ｃに供給され
る。この減算器２６Ｃには、バースト位相検出回路２６
Ｄの出力が１／Ｎ回路２６Ｆを介して供給されている。
初期位相θ₀″の成分が減算器２６Ａで予めキャンセル
されているので、減算器２６Ｃによる減算によって、位
相「０」付近でジッタＺ(t)のみの補正をすることが可
能となる。この例は、ジッタＺ(t)の補正にリミッタを
かける場合や、ドロップアウト、ノイズ検出を行う場合
に有効な手段である。過去のデータにより補正を行うこ
とで、現在のデータが定常的なものか、あるいは突出し
たものなのかの判別が容易になる。The phase data in which the initial phase θ ₀ ″ has been canceled is supplied to the limiter circuit 26B, where processes such as limiter, dropout, and noise detection are performed. The processed phase data is a subtractor. The burst phase detection circuit 26 is supplied to the subtractor 26C.
The output of D is supplied through the 1 / N circuit 26F.
Since the component of the initial phase θ ₀ ″ has been canceled in advance by the subtracter 26A, it is possible to correct only the jitter Z (t) near the phase “0” by subtraction by the subtractor 26C. This example is an effective means when a limiter is applied to the correction of the jitter Z (t), or when dropout or noise detection is performed. By performing the correction based on the past data, it becomes easy to determine whether the present data is the steady data or the prominent data.

【００６９】以上の例ではバースト位相検出時にデータ
をＮ点加算しているが、これはバースト内の平均値をと
ることによってノイズの影響をなくすためである。ま
た、１／Ｎの処理を積分の後に行っているのは、量子化
誤差の影響を少なくするためで、ちなみにＮとして２の
乗数を選択すると１／Ｎを求める際に有利となる。特に
説明しなかったが、前記周波数補正回路２４でも、バー
ストをサンプリングして位相データを求める際にはバー
スト内のＮ点の平均をとるのが望ましい。In the above example, N points of data are added when the burst phase is detected, but this is to eliminate the influence of noise by taking the average value within the burst. Further, the reason that 1 / N processing is performed after the integration is to reduce the influence of the quantization error. Incidentally, selecting a multiplier of 2 as N is advantageous in obtaining 1 / N. Although not specifically described, it is desirable that the frequency correction circuit 24 also averages N points in the burst when sampling the burst to obtain phase data.

【００７０】図９には、位相補正回路２６の他の例が示
されている。上述した減算器２６Ａの出力側は櫛形フィ
ルタ２６Ｈに接続されており、このフィルタの出力側が
減算器２６Ｃ，バースト位相検出回路２６Ｄにそれぞれ
接続されている。１／Ｎ回路２６Ｆの出力側は、減算器
２６Ｃの他に１Ｈ遅延回路２６Ｉにも接続されており、
この回路の出力側が減算器２６Ａの減算入力側に接続さ
れている。FIG. 9 shows another example of the phase correction circuit 26. The output side of the subtractor 26A described above is connected to the comb filter 26H, and the output side of this filter is connected to the subtractor 26C and the burst phase detection circuit 26D. The output side of the 1 / N circuit 26F is connected to the 1H delay circuit 26I in addition to the subtractor 26C,
The output side of this circuit is connected to the subtraction input side of the subtractor 26A.

【００７１】この例は、初期位相θ₀″を求めることな
く、単に１Ｈ前の情報を用いて前もって位相補正するも
のである。この手法は、減算器２６Ａ，２６Ｃの間に櫛
形フィルタ２６Ｈを挿入する場合に有効である。それ
は、櫛形フィルタの特性上、ある程度現在のデータと１
Ｈ前のデータとが同じ位相ベクトル方向を向いていない
と、クロストークキャンセルが効果薄になってしまうか
らである。In this example, the initial phase θ ₀ ″ is not obtained, but the phase is corrected in advance by using the information of 1H before. In this method, the comb filter 26H is inserted between the subtracters 26A and 26C. Due to the characteristics of the comb filter, the current data and 1
This is because the crosstalk cancellation becomes less effective unless the data before H is oriented in the same phase vector direction.

【００７２】（9）エンコード回路２８ 次に、エンコード回路２８は、位相補正が行われた位相
データを所定の高域周波数帯に変換するための回路であ
る。位相補正回路２６によってジッタ成分Ｚ(t)と初期
位相θ₀″の補正が行われた後の位相データΦ₆は、次の
数１５式に示すようになる。(9) Encoding Circuit 28 Next, the encoding circuit 28 is a circuit for converting the phase data subjected to the phase correction into a predetermined high frequency band. The phase data Φ ₆ after the jitter component Z (t) and the initial phase θ ₀ ″ are corrected by the phase correction circuit 26 is as shown in the following Expression 15.

【００７３】[0073]

【数１５】 [Equation 15]

【００７４】これは、入力色信号の本来の位相変調成分
であるから、これに希望する出力周波数（例えば３．５
８ＭＨｚ）に相当する角周波数成分を加算していくこく
により、変調された位相成分，すなわち所定帯域に変換
された位相成分を求めることが可能になる。基本的な処
理手法は、上述したデコード回路２２と同様である。Since this is the original phase modulation component of the input color signal, the desired output frequency (for example, 3.5
By adding the angular frequency components corresponding to 8 MHz), the modulated phase component, that is, the phase component converted into the predetermined band can be obtained. The basic processing method is the same as that of the decoding circuit 22 described above.

【００７５】図１０には、エンコード回路２８の一例が
示されており、角周波数定数出力回路２８Ａ，積分回路
２８Ｂ，加算器２８Ｃが含まれている。角周波数定数出
力回路２８Ａにおける１クロックの時間に対する角周波
数定数の求め方は、デコード回路２２の場合と同様であ
る。このエンコードの場合の３．５８ＭＨｚの角周波数
ω_3.58Mはフリーランでよいから、単純に位相を管理す
ることなく角周波数定数を位相データに加算していけば
よい。エンコード後の位相データを数式で示すと、次の
数１６式のようになる。FIG. 10 shows an example of the encoding circuit 28, which includes an angular frequency constant output circuit 28A, an integrating circuit 28B, and an adder 28C. The method of obtaining the angular frequency constant for the time of one clock in the angular frequency constant output circuit 28A is the same as that of the decoding circuit 22. In the case of this encoding, the angular frequency ω _3.58M of 3.58 MHz may be a free run, and therefore the angular frequency constant may be added to the phase data without simply managing the phase. When the phase data after encoding is expressed by a mathematical expression, the following mathematical expression 16 is obtained.

【００７６】[0076]

【数１６】 [Equation 16]

【００７７】（10）サインＲＯＭ３０ 次に、サインＲＯＭ３０は、エンコード回路２８で高域
変換された位相データをアドレスとして、波形データを
得るためのものである。このサインＲＯＭ３０による変
換処理によって、位相変調を受けた一定振幅の連続波で
あって、その位相が入力色信号に対応する信号が得られ
る。これを数式で示すと、次の数１７式のようになる。(10) Sine ROM 30 Next, the sine ROM 30 is for obtaining waveform data by using the phase data that has been high-frequency converted by the encoding circuit 28 as an address. By the conversion processing by the sine ROM 30, a signal which is a continuous wave having a constant amplitude and having a phase corresponding to the input color signal is obtained. When this is expressed by a mathematical expression, the following Expression 17 is obtained.

【００７８】[0078]

【数１７】 [Equation 17]

【００７９】（11）乗算器３２，バースト・ディエンフ
ァシス回路３６ 次に、乗算器３２は、以上のような位相データに振幅取
出回路２０で取り出した振幅データを加えるための回路
である。乗算後の色信号データを数式で示すと、数１８
式のようになる。なお、Ａ(t)が振幅成分である。(11) Multiplier 32, Burst Deemphasis Circuit 36 Next, the multiplier 32 is a circuit for adding the amplitude data extracted by the amplitude extraction circuit 20 to the above phase data. When the color signal data after the multiplication is shown by a mathematical formula,
It becomes like a formula. A (t) is the amplitude component.

【００８０】[0080]

【数１８】 [Equation 18]

【００８１】次に、バースト・ディエンファシス回路３
６は、振幅取出回路２０で求めた振幅成分のバースト部
分のみを、所定量（例えば６ｄＢ）低減するための回路
である。位相データの処理に時間がかかるので、このバ
ースト・ディエンファシスの処理は時間的に余裕を持っ
て行うことができる。従って、素子数の多い乗算器を用
いることなく処理が可能である。Next, the burst de-emphasis circuit 3
Reference numeral 6 is a circuit for reducing only the burst portion of the amplitude component obtained by the amplitude extraction circuit 20 by a predetermined amount (for example, 6 dB). Since it takes time to process the phase data, the burst de-emphasis process can be performed with a sufficient time margin. Therefore, the processing can be performed without using a multiplier having a large number of elements.

【００８２】＜全体の動作＞次に、以上のように構成さ
れたデジタル色信号再生回路の実施例の動作を説明す
る。ビデオテープなどから読み出されたアナログの低域
変換色信号は、可変増幅器１０，ＡＣＣ回路３８，ＰＷ
Ｍ回路４０によるＡＣＣ処理の後、Ａ／Ｄ変換器１２に
供給されてデジタル信号に変換される。変換後の色信号
は、ＤＣカット回路１４で直流成分がカットされた後、
ヒルベルトフィルタ１６に供給され、ここで０゜と９０
゜の直交成分が得られる。この直交成分は、位相取出回
路１８及び振幅取出回路２０にそれぞれ供給され、ここ
で位相データ，振幅データがそれぞれ得られる。<Overall Operation> Next, the operation of the embodiment of the digital color signal reproducing circuit configured as described above will be described. The analog low-frequency conversion color signal read from the video tape or the like is used for the variable amplifier 10, the ACC circuit 38, the PW.
After ACC processing by the M circuit 40, it is supplied to the A / D converter 12 and converted into a digital signal. The DC signal of the converted color signal is cut by the DC cut circuit 14,
It is supplied to the Hilbert filter 16, where 0 ° and 90 °
A quadrature component of ° is obtained. The quadrature component is supplied to the phase extraction circuit 18 and the amplitude extraction circuit 20, respectively, where the phase data and the amplitude data are obtained.

【００８３】次に、位相データは、ＲＯＴ解除回路２１
によって色信号記録時の位相ローテーションが解除され
るとともに、デコード回路２２によって角周波数成分が
取り除かれる。その後、周波数補正回路２４によるビー
ト成分定常位相エラー及びスキュー位相エラーの除去，
位相補正回路２６によるジッタ及び初期位相の補正がそ
れぞれ行われる。Next, the phase data is stored in the ROT cancellation circuit 21.
The phase rotation at the time of recording the color signal is released by and the angular frequency component is removed by the decoding circuit 22. After that, the beat component steady phase error and the skew phase error are removed by the frequency correction circuit 24,
The phase correction circuit 26 corrects the jitter and the initial phase, respectively.

【００８４】これらの補正処理後の位相データは、エン
コード回路２８に供給され、ここで３．５８ＭＨｚの角
周波数成分が加えられる。そして、更にサインＲＯＭ３
０で連続する波形の位相データとなる。このデータに
は、乗算器３２でバースト・ディエンファシス回路３６
によってバースト成分が低減された振幅データが乗算さ
れ、高域変換された色信号データが得られる。このデジ
タル色信号データは、Ｄ／Ａ変換器２４によってアナロ
グの高域色信号に変換される。The corrected phase data is supplied to the encoding circuit 28, where the angular frequency component of 3.58 MHz is added. And the signature ROM3
At 0, the phase data has a continuous waveform. This data has a burst de-emphasis circuit 36 in the multiplier 32.
Is multiplied by the amplitude data in which the burst component is reduced to obtain high-frequency converted color signal data. This digital color signal data is converted into an analog high frequency band color signal by the D / A converter 24.

【００８５】＜再生回路の効果＞この実施例によれば、
次のような効果がある。 従来方式と比較して、乗算器の個数が１／２となるな
ど素子数が２０〜３０％前後低減され、全体として構成
が簡略化できる。このため、１チップＩＣ化が容易とな
り、素子数削減によるコストダウンが可能となる。 モジュロを利用して位相データの処理を行っているた
め、位相データのビット数が一定であるにもかかわら
ず、色相の解像度の向上を図ることができる。<Effect of Reproducing Circuit> According to this embodiment,
It has the following effects. Compared with the conventional method, the number of elements is reduced by about 20 to 30% such that the number of multipliers is halved, and the configuration can be simplified as a whole. Therefore, it becomes easy to form a one-chip IC, and the cost can be reduced by reducing the number of elements. Since the phase data is processed using modulo, it is possible to improve the resolution of the hue even though the number of bits of the phase data is constant.

【００８６】振幅と位相に分離してデータ処理を行う
ので、色相や濃度の制御が容易となるなど、多機能化に
好適である。 その他、安定で信頼性の高い処理が可能，ＩＣ間のバ
ラツキが減少して調整箇所や外付部品が大幅減少する，
多機能化が可能でシステムの発展性があるなどの回路の
デジタル化による利点ももちろんある。Since the data processing is performed separately for the amplitude and the phase, the hue and the density can be easily controlled, which is suitable for multi-functionality. In addition, stable and highly reliable processing is possible, variation between ICs is reduced, and adjustment points and external parts are greatly reduced.
Of course, there are advantages due to the digitization of circuits, such as the possibility of multi-functionality and system development.

【００８７】＜実施例１の記録回路＞ （1）全体構成 次に、図１１〜図１２を参照しながら、実施例１の記録
回路について説明する。なお、上述した再生回路と共通
する部分，対応する部分には同一の符号を用いる。図１
１には、記録回路の全体構成が示されている。同図にお
いて、テレビジョン信号から得られた高域色信号は、可
変増幅器１０に入力されるようになっている。この可変
増幅器１０の出力側は、Ａ／Ｄ変換器１２，ＤＣカット
回路１４をそれぞれ介してヒルベルトフィルタ１６の入
力側に接続されている。そして、このヒルベルトフィル
タ１６の０゜成分，９０゜成分の各出力側は、位相取出
回路１８，振幅取出回路２０にそれぞれ接続されてい
る。<Recording Circuit of Example 1> (1) Overall Configuration Next, the recording circuit of Example 1 will be described with reference to FIGS. 11 to 12. The same reference numerals are used for the portions common to and corresponding to the above-mentioned reproducing circuit. Figure 1
1 shows the overall configuration of the recording circuit. In the figure, a high-pass color signal obtained from a television signal is input to the variable amplifier 10. The output side of the variable amplifier 10 is connected to the input side of a Hilbert filter 16 via an A / D converter 12 and a DC cut circuit 14, respectively. The output sides of the 0 ° component and 90 ° component of the Hilbert filter 16 are connected to the phase extracting circuit 18 and the amplitude extracting circuit 20, respectively.

【００８８】次に、位相取出回路１８の出力側はデコー
ド回路２２に接続されている。このデコード回路２２の
出力側は周波数補正回路２４に接続されており、この回
路の出力側は位相補正回路２６に接続されている。ま
た、位相補正回路２６の出力側は、エンコード回路５０
に接続されており、この回路の出力側は位相検波回路５
２，周波数制御回路５４に接続されており、位相検波回
路５２の出力側は周波数制御回路５４に接続されてい
る。そして、周波数制御回路５４の出力側はＲＯＴ回路
５６に接続されており、この回路の出力側はサインＲＯ
Ｍ３０，乗算器３２を介してＤ／Ａ変換器３４に接続さ
れている。Next, the output side of the phase extraction circuit 18 is connected to the decoding circuit 22. The output side of the decoding circuit 22 is connected to the frequency correction circuit 24, and the output side of this circuit is connected to the phase correction circuit 26. The output side of the phase correction circuit 26 is connected to the encoding circuit 50.
The output side of this circuit is connected to the phase detection circuit 5
2 is connected to the frequency control circuit 54, and the output side of the phase detection circuit 52 is connected to the frequency control circuit 54. The output side of the frequency control circuit 54 is connected to the ROT circuit 56, and the output side of this circuit is the sine RO.
It is connected to the D / A converter 34 via the M30 and the multiplier 32.

【００８９】次に、前記振幅取出回路２０の出力側は、
一方において、バースト・エンファシス回路５８に接続
されており、この回路の出力側は前記乗算器３２の他方
の入力側に接続されている。また、振幅取出回路２０の
出力側は、他方において、ＡＣＣ回路３８に接続されて
おり、この回路の出力側はＰＷＭ回路４０に接続されて
いる。そして、このＰＷＭ回路４０の出力側が前記可変
増幅器１０の制御側に接続されている。Next, the output side of the amplitude extracting circuit 20 is
On the one hand, it is connected to a burst emphasis circuit 58, the output of which is connected to the other input of the multiplier 32. On the other hand, the output side of the amplitude extraction circuit 20 is connected to the ACC circuit 38, and the output side of this circuit is connected to the PWM circuit 40. The output side of the PWM circuit 40 is connected to the control side of the variable amplifier 10.

【００９０】（2）エンコード回路５０，位相検出回路
５２，周波数制御回路５４ 次に、記録回路に特徴的な構成部分について説明する
と、まずエンコード回路５０は、前記再生回路と同じも
のを角周波数定数を変更して用いており、これによって
６２９ＫＨｚの角周波数成分が位相データに付加される
ようになっている。そして更に、位相検出回路５２，周
波数制御回路５４が付加されており、これらのループに
よって、従来のアナログシステムで行われているＡＦＣ
のように、記録周波数を水平同期周波数ｆ_Hの４０逓倍
に制御する処理が行われるようになっている。(2) Encoding Circuit 50, Phase Detection Circuit 52, Frequency Control Circuit 54 Next, the characteristic parts of the recording circuit will be described. First, the encoding circuit 50 is the same as the reproducing circuit and has the same angular frequency constant. Is changed and used, whereby the angular frequency component of 629 KHz is added to the phase data. Furthermore, a phase detection circuit 52 and a frequency control circuit 54 are further added, and by these loops, the AFC performed in the conventional analog system is performed.
As described above, the processing for controlling the recording frequency to 40 times the horizontal synchronizing frequency f _H is performed.

【００９１】図１２には、これらの回路の一例が示され
ている。まず、エンコード回路５０は、角周波数定数出
力回路５０Ａ，積分回路５０Ｂ，加算器５０Ｃを含んで
おり、角周波数定数が異なることを除いては、上述した
再生回路のエンコード回路２８と基本的に同様の構成と
なっている。FIG. 12 shows an example of these circuits. First, the encoding circuit 50 includes an angular frequency constant output circuit 50A, an integrating circuit 50B, and an adder 50C, and is basically the same as the encoding circuit 28 of the reproducing circuit described above except that the angular frequency constant is different. It has a structure of.

【００９２】このエンコード回路５０には、デコード回
路２２，周波数補正回路２４，位相補正回路２６による
処理がそれぞれ行われた位相データが入力される。これ
を数式で示すと、数１９式のようになる。これは、前記
数１５式と同様で、入力色信号の位相変調成分である。The encoding circuit 50 receives the phase data processed by the decoding circuit 22, the frequency correction circuit 24, and the phase correction circuit 26. When this is expressed by a mathematical expression, it becomes as shown in Expression 19. This is the phase modulation component of the input color signal, similar to the equation (15).

【００９３】[0093]

【数１９】 [Formula 19]

【００９４】このエンコード回路５０では、前記再生時
のように、角周波数定数出力回路５０Ａからω_629k・ｔ
の連続波に相当する角周波数定数が出力され、その積分
回路５０Ｂによる積分値が加算器５０Ｃにおいて位相デ
ータに付加されて変調がかけられる。In this encoding circuit 50, the angular frequency constant output circuit 50A outputs ω _{629 k} · t, as in the reproduction.
The angular frequency constant corresponding to the continuous wave is output, and the integrated value by the integrating circuit 50B is added to the phase data in the adder 50C to be modulated.

【００９５】ただし、再生時と同様に、ω_629k・ｔの場
合も１０ビット程度では正確な値を得ることは無理があ
るので、定期的に補正を行う必要がある。そこで、補正
量出力回路５０Ｄと加算器５０Ｅによって補正が行われ
る。However, as in the case of _reproduction , it is impossible to obtain an accurate value with about 10 bits in the case of _ω629k · t, so it is necessary to make a correction periodically. Therefore, the correction amount output circuit 50D and the adder 50E perform the correction.

【００９６】次に、周波数を水平同期周波数ｆ_Hの４０
倍に制御するＡＦＣループについて説明する。位相検出
回路５２では、水平同期信号Ｓｙｎｃのタイミングで積
分回路５０Ｂの出力であるω_629k・ｔの位相が読み取ら
れる。上述したように、ある離れた時間の位相データの
差分をとれば（つまり微分すれば）周波数が得られるの
で、周波数制御回路５４の微分回路５４Ａでその処理が
行われる。基本的には、この周波数情報に基づいてデコ
ード回路の場合と同様に補正を行えばよい。Next, the frequency is set to 40 of the horizontal synchronizing frequency f _H.
The AFC loop for double control will be described. In the phase detection circuit 52, the phase of ω _629k · t which is the output of the integration circuit 50B is read at the timing of the horizontal synchronization signal Sync. As described above, since the frequency can be obtained by taking the difference between the phase data at a certain distant time (that is, by differentiating), the processing is performed by the differentiating circuit 54A of the frequency control circuit 54. Basically, the correction may be performed based on this frequency information as in the case of the decoding circuit.

【００９７】しかし、水平同期信号Ｓｙｎｃのタイミン
グはシステムブロックとは無関係で、水平同期信号Ｓｙ
ｎｃの入力時の位相値をデータとして読み取ることは困
難である。このため、最大で１サンプリング時間に相当
する読取誤差が生じ、これを位相量に換算すると、次の
数２０式に示すようになる。However, the timing of the horizontal synchronizing signal Sync is irrelevant to the system block, and the horizontal synchronizing signal Sync
It is difficult to read the phase value at the time of inputting nc as data. Therefore, a reading error corresponding to one sampling time at the maximum occurs, and when converted into a phase amount, it becomes as shown in the following Expression 20.

【００９８】[0098]

【数２０】 [Equation 20]

【００９９】なお、ｆ_sc，ｆ_c，_SMPは、上述した通りで
ある。この１５．８２゜という値は、画面上における検
知限界の範囲（２゜程度）を大きく超えている。従っ
て、単に１回の周波数データを用いて周波数制御を行う
のではなく、複数回の平均値をとる，周波数データを巡
回フィルタに通す，１回の周波数制御の重み付けを低減
してゆっくり応答するようにする，などの処理が必要と
なる。本実施例では、フィルタ５４Ｂが用いられてい
る。そして、このフィルタ５４Ｂの出力に基づいて補正
量出力回路５４Ｃから補正量が減算器５４Ｄに出力され
て、周波数制御が行われる。Note that f _sc , f _c and _SMP are as described above. The value of 15.82 ° greatly exceeds the detection limit range (about 2 °) on the screen. Therefore, instead of simply performing frequency control by using frequency data once, take an average value multiple times, pass the frequency data through a cyclic filter, reduce the weighting of frequency control once, and respond slowly. It is necessary to perform processing such as turning on. In this embodiment, the filter 54B is used. Then, the correction amount output circuit 54C outputs the correction amount to the subtractor 54D based on the output of the filter 54B, and the frequency control is performed.

【０１００】（3）バースト・エンファシス回路５８ このバースト・エンファシス回路５８は、記録時にバー
ストのＣ／Ｎを上げるためにバースト振幅のみをレベル
アップ（例えば６ｄＢ）するための回路である。本実施
例ではデジタルデータとなっているため、１ビットシフ
トの回路で簡単に構成できる。(3) Burst Emphasis Circuit 58 This burst emphasis circuit 58 is a circuit for raising only the burst amplitude (for example, 6 dB) in order to increase the C / N of the burst during recording. In this embodiment, since it is digital data, it can be easily constructed by a 1-bit shift circuit.

【０１０１】（4）全体の動作 次に、以上のように構成されたデジタル色信号記録回路
の実施例の動作を説明する。テレビジョン信号などから
取り出されたアナログの高域色信号は、可変増幅器１
０，ＡＣＣ回路３８，ＰＷＭ回路４０によるＡＣＣ処理
の後、Ａ／Ｄ変換器１２に供給されてデジタル信号に変
換される。変換後の色信号は、ＤＣカット回路１４で直
流成分がカットされた後、ヒルベルトフィルタ１６に供
給され、ここで０゜と９０゜の直交成分が得られる。こ
の直交成分は、位相取出回路１８及び振幅取出回路２０
にそれぞれ供給され、ここで位相データ，振幅データが
それぞれ得られる。(4) Overall Operation Next, the operation of the embodiment of the digital color signal recording circuit configured as described above will be described. The analog high-band color signal extracted from a television signal or the like is supplied to the variable amplifier 1
After 0, the ACC circuit 38, and the PWM circuit 40 perform the ACC process, the signal is supplied to the A / D converter 12 and converted into a digital signal. The converted color signal is supplied to the Hilbert filter 16 after the direct current component is cut off by the DC cut circuit 14, where 0 ° and 90 ° orthogonal components are obtained. This quadrature component is the phase extraction circuit 18 and the amplitude extraction circuit 20.
, And phase data and amplitude data are obtained respectively.

【０１０２】次に、位相データは、デコード回路２２に
よって３．５８ＭＨｚの角周波数成分が取り除かれる。
その後、周波数補正回路２４によるビート成分定常位相
エラー及びスキュー位相エラーの除去，位相補正回路２
６によるジッタ及び初期位相の補正がそれぞれ行われ
る。Next, the decoding circuit 22 removes the angular frequency component of 3.58 MHz from the phase data.
After that, the beat component steady phase error and the skew phase error are removed by the frequency correction circuit 24, and the phase correction circuit 2
The jitter and the initial phase are corrected by 6 respectively.

【０１０３】これらの補正処理後の位相データは、エン
コード回路５０に供給され、ここで６２９ＫＨｚの角周
波数成分が加えられる。そして、更に位相検出回路５
２，周波数制御回路５４によるＡＦＣ処理が行われる。
処理後の位相データは、ＲＯＴ回路５６によって位相ロ
ーテーション（シフト）処理が行われ、更にサインＲＯ
Ｍ３０で連続する波形の位相データとなる。このデータ
には、乗算器３２でバースト・エンファシス回路５８に
よってバースト成分がレベルアップされた振幅データが
乗算され、低域変換された色信号データが得られる。こ
のデジタル色信号データは、Ｄ／Ａ変換器２４によって
アナログの低域色信号に変換される。The corrected phase data is supplied to the encoding circuit 50, where the angular frequency component of 629 KHz is added. Further, the phase detection circuit 5
2. AFC processing is performed by the frequency control circuit 54.
The processed phase data is subjected to a phase rotation (shift) process by the ROT circuit 56, and further, a sine RO
The phase data of the continuous waveform is obtained at M30. This data is multiplied by the amplitude data whose level of the burst component has been raised by the burst emphasis circuit 58 in the multiplier 32, and low-frequency converted color signal data is obtained. The digital color signal data is converted into an analog low-pass color signal by the D / A converter 24.

【０１０４】＜ＰＡＬ方式に適用する場合の留意点＞次
に、前記実施例をＰＡＬ方式に適用する場合に留意すべ
き点について説明する。<Points to Note when Applying to PAL System> Next, points to be noted when applying the above embodiment to the PAL system will be described.

【０１０５】（1）バースト位相の検出方法 ＰＡＬ方式の場合は、前記ＮＴＳＣ方式と異なり、バー
スト信号が１Ｈおきに位相が交番して含まれているの
で、この点を考慮して位相検出及びそれに伴う周波数や
位相の補正制御を行うようにする。例えば、隣接２Ｈ
のバースト部分の位相平均をとり、これを位相情報とし
て制御を行う，隣接２Ｈのバースト部分の位相が９０
゜ずれているのでいずれか一方の位相情報に９０゜のオ
フセットをかけて位相を揃える，デコード回路におい
て角周波数定数の累積に９０゜の交番を与えて入力デー
タの位相成分から差し引き、相対的な位相差を揃える，
ある一定の方向に対して位相差を検出し、隣接２Ｈの
平均をとって制御を行うなどである。(1) Burst Phase Detection Method In the PAL method, unlike the NTSC method, the burst signal includes alternating phases every 1H. Therefore, phase detection and The correction control of the accompanying frequency and phase is performed. For example, adjacent 2H
Of the burst part of the adjacent 2H is controlled by using the phase average of the burst part of
Since they are shifted by 90 °, one of the phase information is offset by 90 ° to make the phases uniform. In the decoding circuit, 90 ° alternation is given to the accumulation of angular frequency constants and subtracted from the phase component of the input data to obtain a relative value. Align the phase difference,
For example, the phase difference is detected in a certain direction and the average of adjacent 2H is calculated to perform control.

【０１０６】（2）パイロットバースト ＰＡＬ方式のＳ−ＶＨＳ規格では、信号記録の際にパイ
ロットバーストを付加することになっている。これは、
エンコードの際に、所定の位置でバーストの平均値方向
に対して９０゜ずれた位相信号を出力し、振幅情報側に
も同じ位置に一定振幅のデータを挿入してやれば実現で
きる。このとき、パイロットバーストを＋９０゜にする
か−９０゜にするかはＳ−ＶＨＳ規格に従う。再生時に
は、パイロットバーストの位相情報をバーストの位相情
報として制御すればよく、出力時にはその振幅を「０」
としてパイロットバーストを消去する。(2) Pilot burst In the S-VHS standard of the PAL system, pilot burst is added at the time of signal recording. this is,
This can be realized by outputting a phase signal that is deviated by 90 ° with respect to the average value direction of the burst at a predetermined position during encoding, and inserting constant amplitude data at the same position on the amplitude information side as well. At this time, whether to make the pilot burst + 90 ° or −90 ° follows the S-VHS standard. At the time of reproduction, the phase information of the pilot burst may be controlled as the phase information of the burst, and at the time of output, its amplitude is "0".
Erase the pilot burst as.

【０１０７】（3）４相ローテーション ＰＡＬ方式では、４相ローテーションを片チャンネルに
ついてのみ（つまり、隣接するトラックの１つおきにつ
いて）行うようにＶＨＳ規格で決まっている。これはＲ
ＯＴ回路における位相データの上位２ビットの制御をON
／OFFすることで簡単に実現できる。(3) Four-Phase Rotation In the PAL system, the four-phase rotation is determined by the VHS standard so that the four-phase rotation is performed only for one channel (that is, for every other adjacent track). This is R
Turns on the control of the upper 2 bits of the phase data in the OT circuit
Can be easily achieved by turning it off.

【０１０８】［実施例２］次に、実施例２について説明
する。 ＜実施例２の再生回路＞最初に、図１６〜図２１を参照
しながら、実施例２の再生回路について説明する。[Second Embodiment] Next, a second embodiment will be described. <Reproduction Circuit of Second Embodiment> First, the reproduction circuit of the second embodiment will be described with reference to FIGS.

【０１０９】（1）全体構成 図１６には、再生回路の全体構成が示されている。同図
において、ビデオテープなどの記録媒体から読み出され
た低域変換色信号は、可変増幅器２００に入力されるよ
うになっている。この可変増幅器２００の出力側は、Ａ
／Ｄ変換器２０２，ＤＣカット回路２０４，デシメーシ
ョンＬＰＦ２０６をそれぞれ介してヒルベルトフィルタ
２０８の入力側に接続されている。そして、このヒルベ
ルトフィルタ２０８の０゜成分，９０゜成分の各出力側
は、位相取出回路２１０，振幅取出回路２１２にそれぞ
れ接続されている。(1) Overall Configuration FIG. 16 shows the overall configuration of the reproducing circuit. In the figure, the low-frequency conversion color signal read from a recording medium such as a video tape is input to the variable amplifier 200. The output side of the variable amplifier 200 is A
It is connected to the input side of the Hilbert filter 208 via the / D converter 202, the DC cut circuit 204, and the decimation LPF 206, respectively. The output sides of the 0 ° component and 90 ° component of the Hilbert filter 208 are connected to the phase extracting circuit 210 and the amplitude extracting circuit 212, respectively.

【０１１０】次に、位相取出回路２１０の出力側は周波
数制御回路２１３，位相処理回路２１４にそれぞれ接続
されており、位相処理回路２１４の出力側はsincosＲＯ
Ｍ２１６を介して乗算器２１８の一方の入力側に接続さ
れている。この乗算器２１８の他方の入力側には、振幅
取出回路２１２の出力側が接続されている。乗算器２１
８の出力側は、デシメーションＬＰＦ２２０，櫛形フィ
ルタ（くし型フィルタ）２２２をそれぞれ介してＡＰＣ
ＤＥＴ回路２２４に接続されている。ＡＰＣＤＥＴ回路
２２４の誤差データ出力側は周波数制御回路２１３に接
続されており、色差信号出力側は位相取出回路２２６，
振幅取出回路２２８にそれぞれ接続されている。Next, the output side of the phase extraction circuit 210 is connected to the frequency control circuit 213 and the phase processing circuit 214, respectively, and the output side of the phase processing circuit 214 is sincosRO.
It is connected to one input side of the multiplier 218 via M216. The output side of the amplitude extraction circuit 212 is connected to the other input side of the multiplier 218. Multiplier 21
The output side of 8 is an APC via a decimation LPF 220 and a comb filter (comb filter) 222, respectively.
It is connected to the DET circuit 224. The error data output side of the APCDET circuit 224 is connected to the frequency control circuit 213, and the color difference signal output side is the phase extraction circuit 226.
Each of them is connected to the amplitude extraction circuit 228.

【０１１１】位相取出回路２２６の出力側はＦＦＡＰＣ
回路２３０に接続されており、このＦＦＡＰＣ回路２３
０の出力側はsincosＲＯＭ２３２に接続されている。他
方、振幅取出回路２２８の出力側はバーストディエンフ
ァシス回路２３４に接続されている。そして、sincosＲ
ＯＭ２３２及びバーストディエンファシス回路２３４の
出力側が、乗算器２３６の入力側に接続されている。こ
の乗算器２３６の出力側はＤ／Ａ変換器２３７，２３８
に接続されており、これらの出力側はエンコード回路２
３９に接続されている。また、振幅取出回路２２８の出
力側は、ＡＣＣ回路２４０を介して可変増幅器２００の
制御入力側に接続されている。The output side of the phase extraction circuit 226 is FFAPC.
This FFAPC circuit 23 is connected to the circuit 230.
The output side of 0 is connected to the sincos ROM 232. On the other hand, the output side of the amplitude extraction circuit 228 is connected to the burst de-emphasis circuit 234. And sincosR
The output sides of the OM 232 and the burst de-emphasis circuit 234 are connected to the input side of the multiplier 236. The output side of the multiplier 236 has D / A converters 237 and 238.
Are connected to the output side of the encoder circuit 2.
It is connected to 39. The output side of the amplitude extraction circuit 228 is connected to the control input side of the variable amplifier 200 via the ACC circuit 240.

【０１１２】（2）可変増幅器２００から位相取出回路
２１０，振幅取出回路２１２に至る回路、及びＡＣＣ回
路２４０ 可変増幅器２００には、ＶＴＲから出力された低域変換
色信号が供給されるようになっている。また、可変増幅
器２００から位相取出回路２１０，振幅取出回路２１２
に至る回路は、前記実施例１と基本的に同様である。な
お、デシメーションＬＰＦ２０６は、位相，振幅分離時
に用いるヒルベルトフィルタ２０８の素子数（段数）を
低減するために、データを間引くためのものである。Ａ
ＣＣ回路２４０から可変増幅器２００に至るループは、
上述したＡＣＣループである。(2) Circuits from the variable amplifier 200 to the phase extraction circuit 210 and the amplitude extraction circuit 212, and the ACC circuit 240 The variable amplifier 200 is supplied with the low frequency conversion color signal output from the VTR. ing. In addition, the phase extracting circuit 210 and the amplitude extracting circuit 212 from the variable amplifier 200.
The circuit up to is basically the same as that of the first embodiment. The decimation LPF 206 is for thinning out data in order to reduce the number of elements (number of stages) of the Hilbert filter 208 used at the time of phase / amplitude separation. A
The loop from the CC circuit 240 to the variable amplifier 200 is
It is the ACC loop described above.

【０１１３】（3）周波数制御回路２１３ 周波数制御回路２１３は、低域変換色信号が正規の周波
数で再生されているか否かを１Ｈ毎に検出するための回
路である。例えば、高速サーチなどの特殊再生時には、
正規の周波数からずれるようになる。また、ヘッド切換
時には、いわゆるスキュー歪みが発生するため、周波数
がずれる。これらに対処するため、この回路でフィード
バック型の周波数制御，位相制御が行われる。(3) Frequency Control Circuit 213 The frequency control circuit 213 is a circuit for detecting whether or not the low frequency conversion color signal is reproduced at the regular frequency for every 1H. For example, during special playback such as high-speed search,
The frequency will deviate from the normal frequency. Further, when the head is switched, so-called skew distortion occurs, and the frequency shifts. In order to deal with these, feedback type frequency control and phase control are performed in this circuit.

【０１１４】図１７には、周波数制御回路２１３の構成
が示されている。同図において、上述した位相取出回路
２１０の出力側は、８逓倍回路２１３Ａに接続されてい
る。８逓倍回路２１３Ａの出力側は、周波数判別回路２
１３Ｂに接続されている。周波数判別回路２１３Ｂは、
計数回路２１３Ｃ，比較回路２１３Ｄを含んでおり、連
続性判別回路２１３Ｅに接続されている。この連続性判
別回路２１３Ｅも、計数回路２１３Ｆ，比較回路２１３
Ｇを含んでいる。連続性判別回路２１３Ｅの出力側は、
切換スイッチ２１３Ｈの制御入力側に接続されている。FIG. 17 shows the configuration of the frequency control circuit 213. In the figure, the output side of the phase extraction circuit 210 described above is connected to an octupling circuit 213A. The output side of the octupling circuit 213A is the frequency discriminating circuit 2
13B is connected. The frequency discrimination circuit 213B is
It includes a counting circuit 213C and a comparison circuit 213D, and is connected to the continuity determination circuit 213E. This continuity determination circuit 213E also includes a counting circuit 213F and a comparison circuit 213.
Contains G. The output side of the continuity determination circuit 213E is
It is connected to the control input side of the changeover switch 213H.

【０１１５】これら８逓倍回路２１３Ａ〜連続性判別回
路２１３Ｅによって、いわゆるサイドロック検出が行わ
れるようになっている。バースト成分は、時間的に１Ｈ
間隔で離散的に存在するため、周波数領域で見ると本来
の周波数６２９ｋＨｚの周辺にｆH 間隔でサイドバンド
が現われる。このサイドバンドに周波数がロックするこ
とをサイドロックという。The so-called side lock detection is performed by the 8 times multiplication circuit 213A to the continuity determination circuit 213E. Burst component is 1H in time
Since they exist discretely at intervals, when viewed in the frequency domain, sidebands appear at fH intervals around the original frequency of 629 kHz. Frequency locking to this sideband is called sidelock.

【０１１６】切換スイッチ２１３Ｈの一方の入力側に
は、制御信号発生回路２１３Ｊが接続されている。この
制御信号発生回路２１３Ｊは、計数回路２１３Ｋ，ＲＯ
Ｍ２１３Ｌを含んでいる。切換スイッチ２１３Ｈの他方
の入力側には、ＡＰＣＤＥＴ２２４の誤差データが供給
されている。A control signal generation circuit 213J is connected to one input side of the changeover switch 213H. The control signal generation circuit 213J includes counter circuits 213K and RO.
Includes M213L. The error data of APCDET 224 is supplied to the other input side of the changeover switch 213H.

【０１１７】次に、図１８の信号図も参照しながら周波
数制御回路２１３の動作を説明する。低域変換色信号が
正規の周波数で再生されているとする。この場合、位相
取出回路２１０からは、図１８（Ａ）に示すように、１
Ｈ中に４０回０に戻るように制御された位相信号が出力
されている。８逓倍回路２１３Ａでは、その位相信号が
８逓倍され、同図（Ｂ）に示すように、１／４０Ｈ期間
中にパルスが８周期含まれる信号，つまり１Ｈ中に３２
０パルスが含まれる信号が得られる。低域変換色信号が
正規の周波数で再生されていないときは、３２０パルス
からずれるようになる。Next, the operation of the frequency control circuit 213 will be described with reference to the signal diagram of FIG. It is assumed that the low frequency conversion color signal is reproduced at a regular frequency. In this case, from the phase extraction circuit 210, as shown in FIG.
During H, a phase signal controlled to return to 0 40 times is output. In the 8-multiplying circuit 213A, the phase signal is multiplied by 8 and, as shown in FIG. 7B, a signal in which 8 cycles of pulses are included in the 1 / 40H period, that is, 32 in 1H.
A signal containing 0 pulses is obtained. When the low-frequency converted color signal is not reproduced at the regular frequency, it will deviate from 320 pulses.

【０１１８】周波数判別回路２１３Ｂでは、１Ｈのパル
ス数が計数回路２１３Ｃでカウントされるとともに、比
較回路２１３Ｄでカウント値が３２０±１の範囲内に入
っているかどうかが比較判別される。この判別は、図１
８（Ｃ）に矢印で示すように１Ｈ毎に行われ、論理値の
「Ｈ」，「Ｌ」で出力される。もし、低域変換色信号が
正規の周波数であればカウント値は３２０±１の範囲内
となり、論理値の「Ｌ」が出力される。しかし、正規の
周波数となっていないときはカウント値が３２０±１の
範囲外となり、エラーを示す論理値の「Ｈ」が出力され
る。In the frequency discriminating circuit 213B, the number of pulses of 1H is counted by the counting circuit 213C, and the comparing circuit 213D discriminates whether or not the count value is within the range of 320 ± 1. This determination is based on FIG.
8 (C) is performed every 1H as indicated by an arrow, and is output as logical values "H" and "L". If the low-frequency converted color signal has a regular frequency, the count value falls within the range of 320 ± 1, and the logical value “L” is output. However, when the frequency is not normal, the count value is outside the range of 320 ± 1, and the logical value “H” indicating an error is output.

【０１１９】連続性判別回路２１３Ｅでは、計数回路２
１３Ｆで入力の論理値の「Ｈ」がカウントされ、比較回
路２１３Ｇで論理値「Ｈ」が８回連続したかどうかが比
較判別される。つまり、８Ｈ連続して周波数エラーが生
じたかどうかが、連続性判別回路２１３Ｅで判別され
る。そして、その結果に対応して切換スイッチ２１３Ｈ
が切り換えられる。In the continuity determining circuit 213E, the counting circuit 2
The input logical value "H" is counted at 13F, and the comparison circuit 213G compares and determines whether the logical value "H" has continued eight times. That is, the continuity determination circuit 213E determines whether or not a frequency error has occurred continuously for 8H. Then, corresponding to the result, the changeover switch 213H
Can be switched.

【０１２０】制御信号発生回路２１３Ｊの計数回路２１
３Ｋでは、マスタクロックMCLK（＝４ｆsc＝９１０ｆH
＝３．５８ＭＨｚ×４）と、低域変換色信号の水平同期
信号SYNCとに基づいて、再生された低域変換色信号の１
Ｈの正規周波数とのずれが検出される。そして、その検
出結果に対応する周波数エラー信号，つまり１Ｈを正規
の周波数とするためのエラー信号が、ＲＯＭ２１３Ｌか
ら出力される。この制御信号は、切換スイッチ２１３Ｈ
に供給される。Counting circuit 21 of control signal generating circuit 213J
In 3K, master clock MCLK (= 4fsc = 910fH
= 3.58 MHz × 4) and 1 of the reproduced low frequency conversion color signal based on the horizontal synchronizing signal SYNC of the low frequency conversion color signal.
The deviation of H from the normal frequency is detected. Then, a frequency error signal corresponding to the detection result, that is, an error signal for making 1H a normal frequency is output from the ROM 213L. This control signal is transmitted to the changeover switch 213H.
Is supplied to.

【０１２１】切換スイッチ２１３Ａには、後述するＡＰ
ＣＤＥＴ２２４から位相エラー信号が供給されている。
そして、連続性判別回路２１３Ｅで連続して周波数エラ
ーが生じたと判別されたときは、切換スイッチ２１３Ｈ
がＦ側に切り換えられ、周波数エラー信号が出力され
る。しかし、連続して周波数エラーが生じなかったと判
別されたときは、切換スイッチ２１３ＨがＰ側に切り換
えられ、位相エラー信号が出力される。The changeover switch 213A has an AP described later.
The phase error signal is supplied from the CDET 224.
When the continuity determination circuit 213E determines that the frequency error has occurred continuously, the changeover switch 213H
Is switched to the F side, and the frequency error signal is output. However, when it is determined that the frequency error does not occur continuously, the changeover switch 213H is changed over to the P side and the phase error signal is output.

【０１２２】（4）位相処理回路２１４ 位相処理回路２１４は、位相取出回路２１０によって取
出された低域変換色信号の位相成分に、周波数エラーや
位相エラーの補正，ローテーションの解除，６２９ｋＨ
ｚの角周波数成分の除去を行うための回路である。図１
９を参照して説明すると、上述した周波数制御回路２１
３のエラー信号出力側は、位相処理回路２１４の加算器
２１４Ａの一方の入力側に接続されている。加算器２１
４Ａの他方の入力側には、角周波数定数出力回路２１４
Ｂの出力側が接続されている。(4) Phase processing circuit 214 The phase processing circuit 214 corrects the frequency error and the phase error in the phase component of the low-frequency conversion color signal extracted by the phase extraction circuit 210, cancels the rotation, and 629 kHz.
This is a circuit for removing the angular frequency component of z. Figure 1
9, the frequency control circuit 21 described above will be described.
The error signal output side of No. 3 is connected to one input side of the adder 214A of the phase processing circuit 214. Adder 21
The other input side of 4A has an angular frequency constant output circuit 214
The output side of B is connected.

【０１２３】加算器２１４Ａの出力側は、積分回路２１
４Ｃの加算器２１４Ｄの一方の入力側に接続されてい
る。加算器２１４Ｄの出力側はその入力側に接続されて
おり、これによって積分が行われるようになっている。
積分回路２１４Ｃの出力側は加算器２１４Ｅの一方の入
力側に接続されており、その他方の入力側にはＲＯＴ解
除回路２１４Ｆが接続されている。加算器２１４Ｅの出
力側は、減算器２１４Ｇのマイナス入力側に接続されて
いる。減算器２１４Ｇのプラス入力側には、上述した位
相取出回路２１０が接続されている。また、減算器２１
４Ｇの出力側は、sincosＲＯＭ２１６に接続されてい
る。The output side of the adder 214A has an integrating circuit 21
It is connected to one input side of a 4C adder 214D. The output side of the adder 214D is connected to its input side so that integration is performed.
The output side of the integrating circuit 214C is connected to one input side of the adder 214E, and the ROT canceling circuit 214F is connected to the other input side. The output side of the adder 214E is connected to the negative input side of the subtractor 214G. The phase extraction circuit 210 described above is connected to the plus input side of the subtractor 214G. Also, the subtractor 21
The output side of 4G is connected to sincos ROM216.

【０１２４】次に、この位相処理回路２１４の動作を説
明すると、角周波数定数出力回路２１４Ｂ及び積分回路
２１４Ｃによる角周波成分の除去，ＲＯＴ解除回路２１
４Ｆによるローテーションの解除は、前記実施例と同様
である。これらに、前記周波数制御回路２１３から出力
された周波数エラー信号あるいは位相エラー信号が加算
器２１４Ａで加算される。そして、それら全体の修正信
号が、位相取出回路２１０で取出された位相成分に減算
器２１４Ｇによって減算され、位相処理が行われる。処
理後の信号が、sincosＲＯＭ２１６に供給される。これ
ら位相処理回路２１４，周波数制御回路２１３は、図１
のＲＯＴ解除回路２１から位相補正回路２６に対応す
る。Next, the operation of the phase processing circuit 214 will be described. The removal of the angular frequency component by the angular frequency constant output circuit 214B and the integration circuit 214C, and the ROT cancellation circuit 21.
The rotation release by 4F is the same as that in the above-mentioned embodiment. The frequency error signal or the phase error signal output from the frequency control circuit 213 is added to these by the adder 214A. Then, the correction signals of all of them are subtracted by the subtractor 214G from the phase component extracted by the phase extraction circuit 210, and the phase processing is performed. The processed signal is supplied to the sincos ROM 216. These phase processing circuit 214 and frequency control circuit 213 are shown in FIG.
The ROT cancel circuit 21 corresponds to the phase correction circuit 26.

【０１２５】（5）sincosＲＯＭ２１６，乗算器２１８ sincosＲＯＭ２１６は、入力位相データに基づいて波形
データを得るための回路である。色差信号Ｒ−Ｙ，Ｂ−
Ｙを得るため、sin及びcosのＲＯＭとなっている。乗算
器２１８は、このＲＯＭ２１６の出力に振幅取出回路２
１２で取出された振幅を乗算器２１８で乗算すること
で、色差信号Ｂ−Ｙ，Ｒ−Ｙが復調される。乗算器２１
８の出力は、Ｒ−Ｙ，Ｂ−Ｙが混在する。(5) sincos ROM 216, multiplier 218 sincos ROM 216 is a circuit for obtaining waveform data based on the input phase data. Color difference signals R-Y, B-
In order to obtain Y, it is a ROM of sin and cos. The multiplier 218 outputs the amplitude extraction circuit 2 to the output of the ROM 216.
The color difference signals B-Y and R-Y are demodulated by multiplying the amplitude extracted in 12 by the multiplier 218. Multiplier 21
In the output of No. 8, RY and BY are mixed.

【０１２６】（6）デシメーションＬＰＦ２２０，櫛形
フィルタ２２２ 次に、デシメーションＬＰＦ２２０は、後段の櫛形フィ
ルタ２２２における演算を簡単にするために、入力デー
タを１／２に間引く回路である。これにより、櫛形フィ
ルタ２２２の段数を少なくして、信号遅延を低減でき
る。(6) Decimation LPF 220 and Comb Filter 222 Next, the decimation LPF 220 is a circuit for thinning the input data to 1/2 in order to simplify the operation in the comb filter 222 in the subsequent stage. Thereby, the number of stages of the comb filter 222 can be reduced and the signal delay can be reduced.

【０１２７】櫛形フィルタ２２２は、１Ｈ前後で信号を
加算することによってビデオテープの隣接トラック間に
おけるクロストークをキャンセルするための回路であ
る。図２０にはその構成が示されており、入力色差信号
と１Ｈディレイ回路２２２Ａから得られた１Ｈ前の色差
信号とを加算器２２２Ｂで加算してクロストークがキャ
ンセルされる。加算後の色差信号は、１／２回路２２２
Ｃで１／２される。なお、ＰＡＬ方式の場合は、１Ｈデ
ィレイ回路２２２Ａの代わりに２Ｈディレイ回路を用い
る。The comb filter 222 is a circuit for canceling crosstalk between adjacent tracks of the video tape by adding signals around 1H. The configuration is shown in FIG. 20, and the input color difference signal and the color difference signal before 1H obtained from the 1H delay circuit 222A are added by the adder 222B to cancel the crosstalk. The color difference signal after addition is the 1/2 circuit 222.
It is halved by C. In the case of the PAL system, a 2H delay circuit is used instead of the 1H delay circuit 222A.

【０１２８】なお、櫛形フィルタ２２２では１Ｈ前後の
信号のベクトル加算が行われるため、乗算器２１８で色
差信号をベクトル合成し、その後再び位相取出回路２２
６，振幅取出回路２２８で位相，振幅に分離している。Since the comb filter 222 performs vector addition of the signals around 1H, the multiplier 218 vector-synthesizes the color difference signals and then the phase extraction circuit 22 again.
6. The amplitude extraction circuit 228 separates the phase and the amplitude.

【０１２９】（7）ＡＰＣＤＥＴ回路２２４ ＡＰＣＤＥＴ２２４は、次の２つの動作を行う。 入力信号中のバースト部分のＲ−Ｙデータから位相エ
ラーを検出する。位相エラーが存在しない場合、Ｒ−Ｙ
データのバースト部分の出力は、両者が同位相となるた
め、「０」となる。しかし、位相エラーが存在すると、
Ｂ−ＹデータがＲ−Ｙデータに混入するようになるた
め、バースト部分になんらかの信号が表われる。従っ
て、１Ｈ期間中のバースト部分のＲ−Ｙデータを積分
し、更にその結果をライン毎に積分すると、定常的な位
相エラーを検出することができる。このようにして得ら
れた位相エラー信号は、周波数制御回路２１３に供給さ
れる。(7) APCDET Circuit 224 The APCDET 224 performs the following two operations. A phase error is detected from the RY data of the burst portion in the input signal. RY if no phase error exists
The output of the burst portion of the data is "0" because both are in phase. But if there is a phase error,
Since BY data comes to be mixed with RY data, some signal appears in the burst portion. Therefore, a steady phase error can be detected by integrating the RY data of the burst portion during the 1H period and further integrating the result line by line. The phase error signal thus obtained is supplied to the frequency control circuit 213.

【０１３０】図２１には、以上の位相エラー検出部分の
構成が示されている。同図において、櫛形フィルタ２２
２から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙは、バースト
期間平均回路２２４Ａ，２２４Ｂに入力され、ここでそ
れぞれレベルの平均値が求められる。これら平均値は、
除算器２２４Ｃに供給され除算される。その結果は、ｔ
ａｎ^-1ＲＯＭ２２４Ｄに供給され、ここで対応する角
度，すなわちバースト平均位相が求められる。FIG. 21 shows the configuration of the above phase error detecting portion. In the figure, the comb filter 22
The color difference signals R-Y and B-Y output from No. 2 are input to burst period averaging circuits 224A and 224B, where average values of the levels are obtained. These averages are
It is supplied to the divider 224C for division. The result is t
It is supplied to an ^-1 ROM 224D, where the corresponding angle, ie the burst average phase, is determined.

【０１３１】このバースト平均位相に対し、減算器２２
４Ｅにおいてバースト基本位相出力回路２２４Ｆから出
力された基本位相が減算され、更に減算器２２４Ｇにお
いて１Ｈディレイ回路２２４Ｈから出力された１Ｈ前の
値が減算される。これによって、図６（Ｃ）に示した定
常的な位相エラーが求められる。これが、除算器２２４
Ｊで計数回路２２４Ｋで計数されている１Ｈ中のマスタ
クロックで除算され、１クロック当りの位相エラーが求
められる。これが、周波数制御回路２１３に供給され
る。Ｒ−Ｙデータは、振幅成分も含んでおり、信号レベ
ルによって重みづけされる。このため、バースト内積分
を行っても微小ノイズ成分の位相に影響されないという
利点がある。図１の位相補正回路２６でも同様である。A subtractor 22 is applied to this burst average phase.
In 4E, the basic phase output from the burst basic phase output circuit 224F is subtracted, and in the subtractor 224G, the value before 1H output from the 1H delay circuit 224H is subtracted. As a result, the stationary phase error shown in FIG. 6C is obtained. This is the divider 224
J is divided by the master clock in 1H counted by the counting circuit 224K to obtain the phase error per clock. This is supplied to the frequency control circuit 213. The RY data also includes an amplitude component and is weighted by the signal level. Therefore, there is an advantage that the phase of the minute noise component is not affected even if the intra-burst integration is performed. The same applies to the phase correction circuit 26 of FIG.

【０１３２】後段のＦＦＡＰＣ回路２３０のために、
入力信号のバースト部分のＲ−Ｙ，Ｂ−Ｙデータのレベ
ルを平均する。つまり、１Ｈ中のバースト部分の平均を
求める。そして、その値を、入力信号のバースト部分の
直後に挿入して出力する。For the subsequent FFAPC circuit 230,
The levels of the RY and BY data of the burst portion of the input signal are averaged. That is, the average of the burst portion in 1H is calculated. Then, the value is inserted immediately after the burst portion of the input signal and output.

【０１３３】（8）ＦＦＡＰＣ回路２３０ ＦＦＡＰＣ回路２３０は、フィードフォワード型の位相
制御を行うためのもので、バースト部分のＲ−Ｙ，Ｂ−
Ｙデータから、位相エラーを求めて位相補正する。(8) FFAPC circuit 230 The FFAPC circuit 230 is for performing feedforward type phase control, and is RY, B- of the burst portion.
The phase error is calculated from the Y data and the phase is corrected.

【０１３４】なお、このＦＦＡＰＣ回路２３０による位
相制御と、位相処理回路２１４による位相制御を比較す
ると、位相処理回路２１４による位相補正は、いわゆる
フィート゛バック型のＡＰＣであり、ＰＬＬ（Phase Lo
cked Loop）を用いたものである。これは、原理上、ル
ープ内に応答の遅延が存在し、位相補正のタイミングが
追従したい周波数によって異なる。このため、ＶＴＲの
出力信号のジッタ成分（数ｋＨｚ以下の低い周波数）に
追従しつつノイズに影響されないＰＬＬ応答を実現する
ことは非常に困難であり、実際完全な位相補正を行うこ
とはできない。しかし、ＦＦＡＰＣでは、かかる応答の
遅延を伴うことなく位相補正が行われるため、画質は大
きく改善される。Comparing the phase control by the FFAPC circuit 230 and the phase control by the phase processing circuit 214, the phase correction by the phase processing circuit 214 is a so-called feedback type APC, and PLL (Phase Lo
cked Loop) is used. This is because, in principle, there is a response delay in the loop, and the timing of phase correction differs depending on the frequency to be followed. For this reason, it is very difficult to realize a PLL response that is not affected by noise while following the jitter component (low frequency of several kHz or less) of the output signal of the VTR, and in fact, it is impossible to perform perfect phase correction. However, in FFAPC, the image quality is greatly improved because the phase correction is performed without the delay of the response.

【０１３５】ただし、ＦＦＡＰＣのみでは、バースト部
の位相のみに基づいて補正を行うため、周波数変動によ
る補正は行われない。このため、画面右側にいくに従っ
て色相がずれるいわゆるベロシティエラーが生ずる。ま
た、櫛形フィルタ２２２による遅延信号との加算演算に
よるクロストークキャンセルは、ある程度フィードバッ
クＡＰＣによって周波数が追い込まれていないと、良好
な結果が得られない。このような理由から、ＦＦＡＰＣ
の他に、位相処理回路２１４によるＦＢＡＰＣが行われ
る。However, with FFAPC only, the correction is performed based on only the phase of the burst portion, and therefore the correction due to frequency fluctuation is not performed. Therefore, a so-called velocity error occurs in which the hue shifts toward the right side of the screen. Further, the crosstalk cancellation by the addition operation with the delay signal by the comb filter 222 cannot obtain a good result unless the frequency is driven by the feedback APC to some extent. For this reason, FFAPC
In addition, FBAPC is performed by the phase processing circuit 214.

【０１３６】（9）位相取出回路２２６，振幅取出回路
２２８，sincosＲＯＭ２３２，バーストディエンファシ
ス回路２３４，乗算器２３６，Ｄ／Ａ変換器２３７，２
３８，エンコード回路２３９ これらの動作は、いずれも上述したものと同様である。
Ｄ／Ａ変換器２３７，２３８は、色差信号Ｒ−Ｙ，Ｂ−
Ｙ用にそれぞれ設けられている。エンコード回路２３９
では、アナログ信号に対して周波数変換が行われる。(9) Phase extraction circuit 226, amplitude extraction circuit 228, sincos ROM 232, burst de-emphasis circuit 234, multiplier 236, D / A converter 237, 2
38, the encoding circuit 239, these operations are the same as those described above.
The D / A converters 237 and 238 have color difference signals R-Y and B-, respectively.
It is provided for each Y. Encoding circuit 239
Then, frequency conversion is performed on the analog signal.

【０１３７】（10）全体の動作 次に、以上の実施例２のデジタル色信号再生回路の全体
動作を説明する。ビデオテープなどから読み出されたア
ナログの低域変換色信号は、可変増幅器２００，ＡＣＣ
回路２４０によるＡＣＣ処理の後、Ａ／Ｄ変換器２０２
に供給されてデジタル信号に変換される。変換後の色信
号は、ＤＣカット回路２０４による直流成分のカット，
デシメーションＬＰＦ２０６によるデータの間引の後、
ヒルベルトフィルタ２０８に供給され、ここで０゜と９
０゜の直交成分が得られる。これらの直交成分は、位相
取出回路２１０及び振幅取出回路２１２にそれぞれ供給
され、ここで位相データ，振幅データがそれぞれ得られ
る。(10) Overall Operation Next, the overall operation of the digital color signal reproducing circuit according to the second embodiment will be described. The analog low-frequency conversion color signal read from a video tape or the like is supplied to the variable amplifier 200, ACC.
After ACC processing by the circuit 240, the A / D converter 202
And is converted into a digital signal. The converted color signal is used to cut the DC component by the DC cut circuit 204.
After decimation by the decimation LPF 206,
It is supplied to the Hilbert filter 208, where 0 ° and 9
A quadrature component of 0 ° is obtained. These quadrature components are respectively supplied to the phase extraction circuit 210 and the amplitude extraction circuit 212, where the phase data and the amplitude data are respectively obtained.

【０１３８】次に、位相データは位相処理回路２１４に
供給され、ここで周波数制御回路２１３から供給される
周波数エラー信号，位相エラー信号に基づく位相補正が
行われる。位相ローテーション解除，角周波数成分の除
去も同時に行われる。Next, the phase data is supplied to the phase processing circuit 214, and the phase correction based on the frequency error signal and the phase error signal supplied from the frequency control circuit 213 is performed here. Phase rotation cancellation and angular frequency component removal are also performed at the same time.

【０１３９】これらの補正処理後の位相データは、sinc
osＲＯＭ２１６に供給されて連続する波形の位相データ
となる。このデータは、乗算器２１８で振幅取出回路２
１２によって取出された振幅データと乗算され、ベクト
ルの色差信号となる。この信号は、デシメーションＬＰ
Ｆ２２０でデータの間引が行われた後、櫛形フィルタ２
２２に供給され、ここでクロストークが除去される。The phase data after these correction processes are sinc
It is supplied to the osROM 216 and becomes phase data of continuous waveform. This data is sent to the amplitude extraction circuit 2 by the multiplier 218.
It is multiplied by the amplitude data extracted by 12 and becomes a vector color difference signal. This signal is a decimation LP
After thinning out the data in F220, the comb filter 2
22 to which crosstalk is removed.

【０１４０】クロストーク除去後のデータは、ＡＰＣＤ
ＥＴ回路２２４に供給され、ここで定常的な位相エラー
の検出，バースト成分の平均値が求められるとともにそ
の挿入が行われる。処理後のデータは、位相取出回路２
２６，振幅取出回路２２８によって再び位相と振幅に分
離される。位相データは、ＦＦＡＰＣ回路２３０に供給
され、ここでバースト成分に基づく位相補正が行われ
る。このときに、ＡＰＣＤＥＴ２２４で付加されたバー
スト成分の平均値が利用される。その後、sincosＲＯＭ
２３２，バーストディエンファシス回路２３４，乗算器
２３６による処理を介して合成される。合成された色差
信号Ｒ−Ｙ，Ｂ−Ｙは、それぞれＤ／Ａ変換器２３７，
２３８でアナログ信号に変換され、更にエンコード回路
２３９で周波数変換される。The data after crosstalk removal is APCD.
It is supplied to the ET circuit 224, in which the stationary phase error is detected, the average value of the burst components is obtained, and the burst component is inserted. The processed data is the phase extraction circuit 2
26, the amplitude extraction circuit 228 separates the phase and the amplitude again. The phase data is supplied to the FFAPC circuit 230, where the phase correction based on the burst component is performed. At this time, the average value of the burst components added by APCDET 224 is used. Then sincos ROM
232, a burst de-emphasis circuit 234, and a multiplier 236 are used for synthesis. The combined color difference signals RY and BY are respectively D / A converters 237 and 237.
At 238, the signal is converted into an analog signal, and at the encoding circuit 239, the frequency is converted.

【０１４１】＜実施例２の記録回路＞次に、図２２を参
照しながら実施例２の記録回路について説明する。同図
に示すように、高帯域の色差信号Ｒ−Ｙ，Ｂ−Ｙは、Ａ
／Ｄ変換器（図示せず）でデジタル信号に変換された
後、位相取出回路３００，振幅取出回路３０２にそれぞ
れ供給され、位相データ，振幅データがそれぞれ取出さ
れる。位相データは、記録位相処理回路３０４に供給さ
れ、ここで周波数の低域変換の処理が行われる。振幅デ
ータはバーストエンファシス回路３０６に供給され、こ
こでバースト成分の強調が行われる。これらの処理後の
データは乗算器３０８に供給され、ここで合成される。
合成された高域変換色信号は、Ｄ／Ａ変換器（図示せ
ず）でアナログ信号に変換された後、ビデオテープに記
録される。<Recording Circuit of Second Embodiment> Next, the recording circuit of the second embodiment will be described with reference to FIG. As shown in the figure, the high band color difference signals R-Y and B-Y are
After being converted into a digital signal by a / D converter (not shown), it is supplied to the phase extraction circuit 300 and the amplitude extraction circuit 302, respectively, and the phase data and the amplitude data are extracted respectively. The phase data is supplied to the recording phase processing circuit 304, where low frequency conversion processing of the frequency is performed. The amplitude data is supplied to the burst emphasis circuit 306, where the burst component is emphasized. The data after these processes are supplied to the multiplier 308 and are combined here.
The combined high frequency conversion color signal is converted into an analog signal by a D / A converter (not shown) and then recorded on a video tape.

【０１４２】＜実施例２の効果＞この実施例によれば、
実施例１の効果の他に、位相，振幅分離の前段階で、デ
シメーションフィルタにより色信号の帯域を制限してい
るので、分離時の不要スプリアスが低減される，ヒルベ
ルトフィルタ２０８の構成が簡略化されるという効果が
ある。また、上述した従来技術に対し、復調ブロックと
ＦＦＡＰＣブロックとが同一回路で兼用する構成となっ
ており、コスト的に非常に有利である。<Effect of Embodiment 2> According to this embodiment,
In addition to the effects of the first embodiment, since the band of the color signal is limited by the decimation filter in the preceding stage of phase / amplitude separation, unnecessary spurious at the time of separation is reduced, and the configuration of the Hilbert filter 208 is simplified. There is an effect that is done. Further, the demodulation block and the FFAPC block are configured to be shared by the same circuit as compared with the conventional technique described above, which is very advantageous in terms of cost.

【０１４３】［実施例３］ ＜実施例３の構成＞次に、図２３を参照しながら実施例
３について説明する。この例は、記録，再生兼用となっ
ており、再生系の構成が簡略化されている。同図に示す
ように、各ブロックは、前記実施例２の再生回路で説明
した通りである。しかし、位相処理回路４００は、図１
６の位相処理回路２１４と図２２の記録位相処理回路３
０４とを兼用した構成となっており、バーストディエン
ファシス回路４０２は、図１６のバーストディエンファ
シス回路２３４と図２２のバーストエンファシス回路３
０６とを兼用した構成となっている。また、図１６のブ
ロックのうち、位相取出回路２２６，振幅取出回路２２
８，sincosＲＯＭ２３２，乗算器２３６が削除されてい
る。その代わり、切換スイッチＳＷ１〜ＳＷ４が設けら
れている。[Third Embodiment] <Structure of Third Embodiment> Next, a third embodiment will be described with reference to FIG. This example is for both recording and reproduction, and the structure of the reproduction system is simplified. As shown in the figure, each block is as described in the reproducing circuit of the second embodiment. However, the phase processing circuit 400 shown in FIG.
6 and the recording phase processing circuit 3 of FIG.
04, the burst de-emphasis circuit 402 includes a burst de-emphasis circuit 234 shown in FIG. 16 and a burst de-emphasis circuit 3 shown in FIG.
It has a configuration that also serves as 06. Further, among the blocks of FIG. 16, the phase extraction circuit 226 and the amplitude extraction circuit 22
8, the sincos ROM 232, and the multiplier 236 are deleted. Instead, changeover switches SW1 to SW4 are provided.

【０１４４】＜実施例３の動作＞この実施例では、前記
ブロックの削除のため、信号が位相取出回路２１０，振
幅取出回路２１２を２巡して出力される。 （1）１巡目 切換スイッチＳＷ１〜ＳＷ４は、いずれもａ側に切り換
えられる。これにより、図１６の可変増幅器２００から
ＡＰＣＤＥＴ回路２２４までの動作が行われる。 （2）２巡目 次に、切換スイッチＳＷ１をｃ側，ＳＷ２〜４をｂ側と
する。これにより、ＡＰＣＤＥＴ回路２２４の色差信号
出力に対し、図１６の位相取出回路２２６，振幅取出回
路２２８から乗算器２３６までの動作が行われる。<Operation of Third Embodiment> In this embodiment, the signal is output from the phase extraction circuit 210 and the amplitude extraction circuit 212 twice in order to delete the block. (1) First round All the changeover switches SW1 to SW4 are switched to the a side. As a result, the operations from the variable amplifier 200 to the APCDET circuit 224 in FIG. 16 are performed. (2) Second cycle Next, the changeover switch SW1 is set to the c side, and SW2 to SW4 are set to the b side. As a result, the operations of the phase extraction circuit 226, the amplitude extraction circuit 228 to the multiplier 236 of FIG. 16 are performed on the color difference signal output of the APCDET circuit 224.

【０１４５】（3）記録時 次に、記録時は、切換スイッチＳＷ１，４がｂ，切換ス
イッチＳＷ２，３がａに切り換えられる。位相処理回路
４００，バーストディエンファシス回路４０２で、図２
２の回路の動作が行われる。 ＜実施例３の効果＞この実施例によれば、前記実施例の
効果に加えて、回路の兼用により更にコストダウンが可
能となるという効果がある。 ［他の実施例］この発明は、以上の開示に基づいて多様
に改変することが可能であり、例えば次のようなものが
ある。 （1）前記実施例では、ｔａｎ^-1ＲＯＭやサインＲＯＭ
として、３６０゜の全ての位相に対する関数データを書
き込んでおくことにしたが、それらの関数の性質からす
れば明らかなように、π／２の範囲内の関数データにお
ける情報さえあれば、入力信号の符号ビットもしくは象
限を表わす上位２ビットを利用してデータ変換を行うこ
とが可能である。(3) During Recording Next, during recording, the changeover switches SW1 and SW4 are changed over to b and the changeover switches SW2 and 3 are changed over to a. The phase processing circuit 400 and the burst de-emphasis circuit 402 shown in FIG.
The operation of the circuit 2 is performed. <Effects of Third Embodiment> According to this embodiment, in addition to the effects of the above-described embodiments, there is an effect that the cost can be further reduced by using the circuit in common. [Other Embodiments] The present invention can be variously modified based on the above disclosure, and includes, for example, the following. (1) In the above embodiment, the tan ^-1 ROM or the sign ROM
As a result, I decided to write the function data for all phases of 360 °, but as is clear from the properties of those functions, if there is information in the function data within the range of π / 2, the input signal It is possible to perform data conversion by using the sign bit of or the upper 2 bits representing the quadrant.

【０１４６】（2）周波数補正を、図１３に示すように
フィードバックループの構成で行うようにしてもよい。
同図において、バースト位相検出回路６０で検出された
バースト部分の位相はサンプリング回路６２に供給さ
れ、ここでＮ点分の加算サンプリングが行われる。サン
プリングされたバースト成分の位相データは、周波数も
しくは位相が大きくずれた場合を検出して補正をかける
周波数追い込み回路６４，応答周波数を制御するＰＬＬ
用ループフィルタ６６にそれぞれ供給される。そして、
周波数追い込み回路６４の出力に基づいて切り換えられ
るスイッチ６８を介して、周波数追い込み回路６４，Ｐ
ＬＬ用ループフィルタ６６の出力が選択され、デコード
回路２２の加算器２２Ｄに供給される。そして、ここで
角周波数定数回路２２Ａから出力された角周波数定数が
補正され、これによって位相データの周波数補正が行わ
れる。(2) The frequency correction may be performed by a feedback loop configuration as shown in FIG.
In the figure, the phase of the burst portion detected by the burst phase detection circuit 60 is supplied to the sampling circuit 62, where the addition sampling for N points is performed. The phase data of the sampled burst components detects the case where the frequency or the phase is greatly deviated and corrects it, and the frequency follow-up circuit 64 and the PLL which controls the response frequency.
Are supplied to the respective loop filters 66. And
Through the switch 68 that is switched based on the output of the frequency tracking circuit 64, the frequency tracking circuit 64, P
The output of the LL loop filter 66 is selected and supplied to the adder 22D of the decoding circuit 22. Then, the angular frequency constant output from the angular frequency constant circuit 22A is corrected here, whereby the frequency of the phase data is corrected.

【０１４７】なお、上述したように、角周波数定数のビ
ット数によって最小可変周波数が決定されてしまうの
で、この例では角周波数定数を２０ビット程度で表わす
必要がある。この程度とすると、１Ｈ後の量子化エラー
は、ｆ_SMP＝ｆ_scとして、（３６０／２²⁰）×９１０＝
０．３１゜となり検知限界の範囲内となる。積分回路２
２Ｂによる積分後は入力位相データのビット数（前記実
施例では１０ビット）に合わせてＭＳＢより必要なビッ
ト数に制限する。Since the minimum variable frequency is determined by the number of bits of the angular frequency constant as described above, it is necessary to represent the angular frequency constant in about 20 bits in this example. At this level, the quantization error after 1H is (360/2 ²⁰ ) × 910 = when f _SMP = f _sc
It becomes 0.31 °, which is within the detection limit. Integrating circuit 2
After integration by 2B, the number of bits is limited to the number required from the MSB in accordance with the number of bits of the input phase data (10 bits in the above embodiment).

【０１４８】（3）前記実施例に示した具体的な回路構
成も、同様の作用を奏するように種々設計変更が可能で
ある。 （4）前記実施例は、本発明を主としてＶＨＳ方式のＶ
ＴＲに適用する場合を例としたが、もちろんその他の方
式のＶＴＲなどの画像処理装置に適用することを妨げる
ものではない。テレビジョンの方式についても同様であ
り、ＮＴＳＣ方式の他、ＰＡＬ，ＳＥＣＡＭなど各種方
式に適用可能である。この場合、例えば位相ローテーシ
ョンやその解除，バーストアップやダウンの処理などに
ついて、必要に応じた変更を行うようにする。(3) The specific circuit configurations shown in the above-described embodiments can be modified in various ways so as to achieve the same operation. (4) The above embodiment is mainly based on the present invention and is a VHS type V
Although the case of applying to TR is taken as an example, of course, it does not prevent application to an image processing apparatus such as a VTR of another system. The same applies to the television system, and can be applied to various systems such as PAL and SECAM in addition to the NTSC system. In this case, for example, phase rotation, cancellation thereof, burst up / down processing, and the like are changed as necessary.

【０１４９】（5）前記実施例に示した加算器又は減算
器は、供給される信号が反転すれば減算器又は加算器に
なることは明かであるので、いずれとするかは信号との
関係で適宜設定する。(5) Since it is clear that the adder or subtractor shown in the above embodiment becomes a subtractor or an adder if the supplied signal is inverted, which one is to be used is related to the signal. And set it appropriately.

【０１５０】（6）前記実施例において、ＲＯＴ解除回
路２１からエンコード回路２８，あるいはデコード回路
２２からＲＯＴ回路５６に至る処理回路部分では、ビッ
ト数を増大させる乗算器を用いることなく加減算の演算
器を用いているので、線形結合と考えることができる。
従って、それらの回路部分における各回路の順序を入れ
換えてもよく、また、各回路の機能を統合してもよい。
例えば、ＲＯＴ解除回路２１で行われる１Ｈ毎の位相デ
ータの加算と、デコード回路２２及びエンコード回路２
８で行われる１クロック毎の位相データの加算とを統合
して、１クロック毎に所定の位相データを加減算する演
算処理を施すようにしてよい。(6) In the above embodiment, the processing circuit portion from the ROT cancellation circuit 21 to the encoding circuit 28 or from the decoding circuit 22 to the ROT circuit 56 does not use a multiplier for increasing the number of bits, but adds / subtracts an arithmetic unit. Can be thought of as a linear combination.
Therefore, the order of the circuits in those circuit portions may be changed, and the functions of the circuits may be integrated.
For example, the addition of the phase data for each 1H performed in the ROT cancellation circuit 21, the decoding circuit 22 and the encoding circuit 2
The addition of the phase data for each clock performed in 8 may be integrated to perform the arithmetic processing for adding / subtracting predetermined phase data for each clock.

【０１５１】（7）前記実施例を電子ビューファインダ
を備えたカメラ一体型ＶＴＲに適用する場合において
は、電子ビューファインダに位相が９０゜ずれた２種類
の色差信号（Ｒ−Ｙ，Ｂ−Ｙ）を供給する必要がある。
この場合には、図１５に示すように、３．５８ＭＨｚに
高域変換するエンコード回路２８（図１参照）を省略
し、一方において、位相補正回路２６の出力データを直
接サインＲＯＭ３０に供給する。また、他方において、
位相補正回路２６の出力データに９０゜位相シフト回路
７０に供給して、９０゜位相シフトするためのデータを
得る。その後、位相シフトしたデータを他のサインＲＯ
Ｍ７２に供給する。そして、これら両サインＲＯＭ３
０，７２の出力信号を各々乗算器７４，７６に供給して
振幅データとの乗算を行うようにする。これによって、
乗算器７４，７６から２種の色差信号を得ることができ
る。(7) When the above embodiment is applied to a camera-integrated VTR equipped with an electronic viewfinder, two types of color difference signals (RY, BY) whose phases are shifted by 90 ° are applied to the electronic viewfinder. ) Must be supplied.
In this case, as shown in FIG. 15, the encoding circuit 28 (see FIG. 1) for high-frequency conversion to 3.58 MHz is omitted, and on the other hand, the output data of the phase correction circuit 26 is directly supplied to the sine ROM 30. Also, on the other hand,
The output data of the phase correction circuit 26 is supplied to the 90 ° phase shift circuit 70 to obtain data for 90 ° phase shift. After that, the phase-shifted data is converted to another sign RO.
Supply to M72. And these both sign ROM3
The output signals of 0 and 72 are supplied to multipliers 74 and 76, respectively, so that they are multiplied by the amplitude data. by this,
Two types of color difference signals can be obtained from the multipliers 74 and 76.

【０１５２】[0152]

【発明の効果】以上説明したように、本発明によるデジ
タル色信号処理回路によれば、次のような効果がある。 （1）色信号を位相と振幅とに分離し、位相成分に対し
て加減算によるデコード，エンコード，周波数や位相の
補正を行うこととしたので、回路を構成する素子数を低
減した小規模，低コストの構成で良好な色信号処理を行
うことができ、更には色相，濃度の制御も簡便に行うこ
とができる。As described above, the digital color signal processing circuit according to the present invention has the following effects. (1) Since the color signal is separated into the phase and the amplitude, and the phase component is subjected to decoding and encoding by addition and subtraction and correction of the frequency and the phase, the number of elements constituting the circuit is reduced and the scale is small and low. Good color signal processing can be performed with a cost structure, and hue and density can be easily controlled.

【０１５３】（2）色信号を位相と振幅とに分離し、位
相成分に対して加減算によるデコード，エンコード，周
波数や位相の補正を行うとともに、位相シフトを行って
色差信号を得ることとしたので、回路を構成する素子数
を低減した小規模，低コストの構成で良好な色差信号処
理を行うことができ、更には色相，濃度の制御も簡便に
行うことができる。(2) Since the color signal is separated into the phase and the amplitude, the phase component is decoded and encoded by addition and subtraction, the frequency and the phase are corrected, and the phase shift is performed to obtain the color difference signal. Good color difference signal processing can be performed with a small-scale, low-cost configuration in which the number of elements that configure the circuit is reduced, and furthermore, hue and density control can be performed easily.

【０１５４】（3）加えて、位相，振幅合成後に櫛形フ
ィルタによってクロストークキャンセルを行い、その後
位相，振幅分離を行ってＦＦＡＰＣによる位相エラー補
正を行うこととしたので、一層の画質の向上を図ること
ができる。(3) In addition, since the crosstalk is canceled by the comb filter after the phase and amplitude are combined, the phase and amplitude are separated, and the phase error is corrected by FFAPC, the image quality is further improved. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の実施例１のデジタル色信号再生回路を
示す構成図である。FIG. 1 is a configuration diagram showing a digital color signal reproducing circuit according to a first embodiment of the present invention.

【図２】前記実施例における位相取出回路の一例を示す
回路ブロック図である。FIG. 2 is a circuit block diagram showing an example of a phase extraction circuit in the embodiment.

【図３】前記実施例におけるＲＯＴ解除回路の作用を示
す説明図である。FIG. 3 is an explanatory diagram showing an operation of the ROT cancellation circuit in the embodiment.

【図４】前記実施例におけるデコード回路の一例を示す
回路ブロック図である。FIG. 4 is a circuit block diagram showing an example of a decoding circuit in the embodiment.

【図５】前記実施例における周波数補正回路の一例を示
す回路ブロック図である。FIG. 5 is a circuit block diagram showing an example of a frequency correction circuit in the embodiment.

【図６】記録再生時の各周波数の関係と定常位相エラー
の関係を示す説明図である。FIG. 6 is an explanatory diagram showing a relationship between respective frequencies during recording and reproduction and a relationship between steady phase errors.

【図７】前記実施例における位相補正の様子を示す説明
図である。FIG. 7 is an explanatory diagram showing a state of phase correction in the embodiment.

【図８】前記実施例における位相補正回路の一例を示す
回路ブロック図である。FIG. 8 is a circuit block diagram showing an example of a phase correction circuit in the embodiment.

【図９】前記実施例における位相補正回路の他の例を示
す回路ブロック図である。FIG. 9 is a circuit block diagram showing another example of the phase correction circuit in the embodiment.

【図１０】前記実施例におけるエンコード回路の一例を
示す回路ブロック図である。FIG. 10 is a circuit block diagram showing an example of an encoding circuit in the embodiment.

【図１１】本発明による実施例１のデジタル色信号記録
回路を示す構成図である。FIG. 11 is a configuration diagram showing a digital color signal recording circuit according to a first embodiment of the present invention.

【図１２】前記実施例の特徴的な部分の一例を示す回路
ブロック図である。FIG. 12 is a circuit block diagram showing an example of a characteristic part of the embodiment.

【図１３】周波数補正回路の他の例を示す回路ブロック
図である。FIG. 13 is a circuit block diagram showing another example of the frequency correction circuit.

【図１４】従来の色信号処理回路の一例を示す回路ブロ
ック図である。FIG. 14 is a circuit block diagram showing an example of a conventional color signal processing circuit.

【図１５】本発明の他の実施例の主要部を示す回路ブロ
ック図である。FIG. 15 is a circuit block diagram showing a main part of another embodiment of the present invention.

【図１６】実施例２のデジタル色信号再生回路を示す構
成図である。FIG. 16 is a configuration diagram showing a digital color signal reproducing circuit according to a second embodiment.

【図１７】前記実施例の周波数制御回路の一例を示す回
路ブロック図である。FIG. 17 is a circuit block diagram showing an example of the frequency control circuit of the above embodiment.

【図１８】前記周波数制御回路の動作を示す信号波形図
である。FIG. 18 is a signal waveform diagram showing an operation of the frequency control circuit.

【図１９】前記実施例の位相処理回路の一例を示す回路
ブロック図である。FIG. 19 is a circuit block diagram showing an example of the phase processing circuit according to the embodiment.

【図２０】前記実施例の櫛形フィルタの一例を示す回路
ブロック図である。FIG. 20 is a circuit block diagram showing an example of a comb filter according to the embodiment.

【図２１】前記実施例のＡＰＣＤＥＴ回路の主要部を示
す回路ブロック図である。FIG. 21 is a circuit block diagram showing a main part of the APCDET circuit of the embodiment.

【図２２】実施例２のデジタル色信号記録回路を示す構
成図である。FIG. 22 is a configuration diagram illustrating a digital color signal recording circuit according to a second embodiment.

【図２３】実施例３のデジタル色信号処理回路を示す構
成図である。FIG. 23 is a configuration diagram illustrating a digital color signal processing circuit according to a third embodiment.

【符号の説明】[Explanation of symbols]

１０，２００…可変増幅器 １２，２０２…Ａ／Ｄ変換器 １４，２０４…ＤＣカット回路 １６，２０８…ヒルベルトフィルタ（信号分離手段） １８，２１０，２２６，３００…位相取出回路（信号分
離手段） ２０，２１２，２２８，３０２…振幅取出回路（信号分
離手段） ２１…ＲＯＴ解除回路 ２２…デコード回路（デコード手段） ２４…周波数補正回路（補正手段） ２６…位相補正回路（補正手段） ２８，５０…エンコード回路（エンコード手段） ３０，７２…サインＲＯＭ（連続波生成手段） ３２，７４，７６，２１８，２３６，３０８…乗算器
（振幅付加手段） ３４，２３８…Ｄ／Ａ変換器 ３６，２３４，４０２…バースト・ディエンファシス回
路 ３８，２４０…ＡＣＣ回路 ４０…ＰＷＭ回路 ５２…位相検出回路（ＡＦＣ手段） ５４，２１３…周波数制御回路（ＡＦＣ手段） ５６…ＲＯＴ回路 ５８，３０６…バースト・エンファシス回路 ７０…９０゜位相シフト回路（位相シフト手段） ２０６，２２０…デシメーションＬＰＦ ２１４，４００…位相処理回路（周波数補正手段，フィ
ードバックＡＰＣ手段） ２１６，２３２…sincosＲＯＭ ２２２…櫛形フィルタ（櫛形フィルタ手段） ２２４…ＡＰＣＤＥＴ回路（フィードバックＡＰＣ手
段） ２３０…ＦＦＡＰＣ回路（フィードフォワードＡＰＣ手
段） ３０４…記録位相処理回路10, 200 ... Variable amplifier 12, 202 ... A / D converter 14, 204 ... DC cut circuit 16, 208 ... Hilbert filter (signal separation means) 18, 210, 226, 300 ... Phase extraction circuit (signal separation means) 20 , 212, 228, 302 ... Amplitude extraction circuit (signal separation means) 21 ... ROT cancellation circuit 22 ... Decoding circuit (decoding means) 24 ... Frequency correction circuit (correction means) 26 ... Phase correction circuit (correction means) 28, 50 ... Encoding circuit (encoding means) 30, 72 ... Sine ROM (continuous wave generating means) 32, 74, 76, 218, 236, 308 ... Multiplier (amplitude adding means) 34, 238 ... D / A converter 36, 234 402 ... Burst de-emphasis circuit 38, 240 ... ACC circuit 40 ... PWM circuit 52 ... Phase detection circuit (AFC hand) ) 54, 213 ... Frequency control circuit (AFC means) 56 ... ROT circuit 58, 306 ... Burst emphasis circuit 70 ... 90 ° phase shift circuit (phase shift means) 206, 220 ... Decimation LPF 214, 400 ... Phase processing circuit ( Frequency correction means, feedback APC means) 216, 232 ... sincos ROM 222 ... comb filter (comb filter means) 224 ... APCDET circuit (feedback APC means) 230 ... FF APC circuit (feedforward APC means) 304 ... recording phase processing circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 低域変換色信号をデジタル化して再生処
理を行い、高域変換して出力するデジタル色信号処理回
路において、 デジタル化された色信号を位相データ及び振幅データに
分離する信号分離手段と、低域変換周波数に対応する定
数を位相データに対して加減するデコード手段と、バー
スト部の位相を参照して得られた周波数及び位相の補正
量を位相データに対して加減する補正手段と、高域変換
周波数に対応する定数を位相データに対して加減するエ
ンコード手段と、これらの手段による処理が行われた位
相データに基づいて連続波を得る連続波生成手段と、こ
れによって生成された連続波に、前記信号分離手段によ
って分離された振幅データを乗算して高域変換色信号を
得る振幅付加手段とを備えたことを特徴とするデジタル
色信号処理回路。1. A digital color signal processing circuit for digitizing a low-pass converted color signal for reproduction, and for high-pass conversion to output the signal, which separates the digitized color signal into phase data and amplitude data. Means, a decoding means for adding or subtracting a constant corresponding to the low frequency conversion frequency to the phase data, and a correcting means for adding or subtracting the frequency and the phase correction amount obtained by referring to the phase of the burst part An encoding means for adding or subtracting a constant corresponding to the high frequency conversion frequency to the phase data, a continuous wave generating means for obtaining a continuous wave based on the phase data processed by these means, and a continuous wave generating means for generating the continuous wave. A continuous wave, and an amplitude adding means for multiplying the amplitude data separated by the signal separating means to obtain a high frequency conversion color signal. Processing circuit. 【請求項２】 高域色信号をデジタル化して記録処理を
行い、低域変換して出力するデジタル色信号処理回路に
おいて、 デジタル化された色信号を位相データ及び振幅データに
分離する信号分離手段と、高域周波数に対応する定数を
位相データに対して加減するデコード手段と、バースト
部の位相を参照して得られた周波数及び位相の補正量を
位相データに対して加減する補正手段と、低域変換周波
数に対応する定数を位相データに対して加減するエンコ
ード手段と、水平同期周波数に基づくＡＦＣを位相デー
タに対して行うＡＦＣ手段と、これらの手段による処理
が行われた位相データに基づいて連続波を得る連続波生
成手段と、これによって生成された連続波に、前記信号
分離手段によって分離された振幅データを乗算して低域
変換色信号を得る振幅付加手段とを備えたことを特徴と
するデジタル色信号処理回路。2. A digital color signal processing circuit for digitizing a high-pass color signal to perform recording processing, low-pass converting the output signal, and separating the digitized color signal into phase data and amplitude data. A decoding means for adding or subtracting a constant corresponding to the high frequency to the phase data, and a correcting means for adding or subtracting the correction amount of the frequency and the phase obtained by referring to the phase of the burst part to the phase data, Encoding means for adding or subtracting a constant corresponding to the low frequency conversion frequency to the phase data, AFC means for performing AFC based on the horizontal synchronizing frequency on the phase data, and based on the phase data processed by these means Continuous wave generating means for obtaining a continuous wave, and the continuous wave generated thereby is multiplied by the amplitude data separated by the signal separating means to obtain a low-frequency conversion color signal. Digital color signal processing circuit, characterized in that it comprises an amplitude addition means for obtaining. 【請求項３】 低域変換色信号をデジタル化して再生処
理を行い、９０゜位相がシフトした色差信号を出力する
デジタル色信号処理回路において、 デジタル化された色信号を位相データ及び振幅データに
分離する信号分離手段と、低域変換周波数に対応する定
数を位相データに対して加減するデコード手段と、バー
スト部の位相を参照して得られた周波数及び位相の補正
量を位相データに対して加減する補正手段と、これらの
手段による処理後の位相データに基づいて連続波を得る
第１の連続波生成手段と、前記処理後の位相データの位
相を９０゜シフトするための位相シフト手段と、これに
よって位相がシフトした位相データに基づいて連続波を
得る第２の連続波生成手段と、第１及び第２の連続波生
成手段によって生成された連続波に、前記信号分離手段
によって分離された振幅データをそれぞれ乗算する振幅
付加手段とを備えたことを特徴とするデジタル色信号処
理回路。3. A digital color signal processing circuit which digitizes a low-pass conversion color signal and performs reproduction processing to output a color difference signal with a 90 ° phase shift, and converts the digitized color signal into phase data and amplitude data. A signal separating means for separating, a decoding means for adding or subtracting a constant corresponding to the low frequency conversion frequency to the phase data, and a frequency and a phase correction amount obtained by referring to the phase of the burst part for the phase data Correction means for adjusting, first continuous wave generating means for obtaining a continuous wave based on the phase data processed by these means, and phase shift means for shifting the phase of the processed phase data by 90 ° A second continuous wave generation means for obtaining a continuous wave based on the phase data whose phase is shifted by this, and a continuous wave generated by the first and second continuous wave generation means, Digital color signal processing circuit, characterized in that it comprises an amplitude adding means for multiplying each of the amplitude data separated by the serial signal separating means. 【請求項４】 低域変換色信号をデジタル化して再生処
理を行い、高域変換して出力するデジタル色信号処理回
路において、 デジタル化された色信号を位相データ及び振幅データに
分離する第１の信号分離手段と、低域変換周波数に対応
する定数を位相データに対して加減するデコード手段
と、同期信号を参照して得られた周波数エラー成分を位
相データに対して補正する周波数補正手段と、バースト
部の位相を参照して得られた位相エラーに基づいてフィ
ードバックによる位相エラー補正を行うフィードバック
ＡＰＣ手段と、高域変換周波数に対応する定数を位相デ
ータに対して加減するエンコード手段と、これらの手段
による処理が行われた位相データに基づいて連続波を得
る第１の連続波生成手段と、これによって生成された連
続波に、前記第１の信号分離手段によって分離された振
幅データを乗算して高域変換色信号を得る第１の振幅付
加手段と、これによる信号に対してその遅延信号との減
算を行う櫛形フィルタ手段と、これによる処理後の信号
を位相データ及び振幅データに分離する第２の信号分離
手段と、分離された位相データに対してフィードフォワ
ードによる位相エラー補正を行うフィードフォワードＡ
ＰＣ手段と、これによる処理後の位相データに基づいて
連続波を得る第２の連続波生成手段と、これによって生
成された連続波に、前記第２の信号分離手段によって分
離された振幅データを乗算して色信号を得る第２の振幅
付加手段とを備えたことを特徴とするデジタル色信号処
理回路。4. A digital color signal processing circuit for digitizing a low-pass conversion color signal to perform reproduction processing, and performing high-pass conversion to output the digitized color signal into phase data and amplitude data. Signal separating means, decoding means for adding or subtracting a constant corresponding to the low frequency conversion frequency to the phase data, and frequency correcting means for correcting the frequency error component obtained by referring to the synchronization signal with respect to the phase data. A feedback APC means for correcting a phase error by feedback based on a phase error obtained by referring to the phase of the burst part; an encoding means for adjusting a constant corresponding to a high frequency conversion frequency with respect to the phase data; The first continuous wave generating means for obtaining a continuous wave based on the phase data processed by the means and the continuous wave generated by the first continuous wave generating means. First amplitude adding means for multiplying the amplitude data separated by the first signal separating means to obtain a high-frequency conversion color signal; and comb-shaped filter means for subtracting the signal resulting therefrom from the delayed signal. , A second signal separating means for separating the processed signal into phase data and amplitude data, and feedforward A for performing phase error correction by feedforward on the separated phase data.
The PC means, the second continuous wave generating means for obtaining a continuous wave based on the phase data after the processing by the PC means, and the continuous wave generated by the second continuous wave generating means, the amplitude data separated by the second signal separating means. And a second amplitude adding means for multiplying to obtain a color signal.