JP3282441B2 - Video signal processing device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明はビデオテープレコーダ
（以下、ＶＴＲと略記する。）に使用する映像信号処理
装置に関するものであり、特にドロップアウト補償回路
技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing apparatus used for a video tape recorder (hereinafter, abbreviated as VTR), and more particularly to a technique for a dropout compensation circuit.

【０００２】[0002]

【従来の技術】近年、民生用のＶＴＲでは輝度信号は周
波数変調（以下、ＦＭ変調と略記する。）、色信号は低
域周波数変換されて記録され、再生時には輝度信号はＦ
Ｍ復調され、色信号は元の周波数に逆変換される信号処
理が用いられている。2. Description of the Related Art In recent years, in a consumer VTR, a luminance signal is frequency-modulated (hereinafter abbreviated as FM modulation), and a chrominance signal is recorded after being subjected to low-frequency conversion.
Signal processing is performed in which the M color is demodulated and the chrominance signal is converted back to the original frequency.

【０００３】以下に従来の映像信号処理装置の一例につ
いて説明する。図４は従来の映像信号処理装置の一部の
ブロック図を示すものである。図４において、１は入力
端子、２はダブルリミッタ回路、３はＦＭ復調器、４は
ディエンファシス回路、５は第一のローパスフィルタ
（以下、ＬＰＦと略記する。）、６はドロップアウト補
償回路、７はドロップアウト検出器、８は検波回路、９
は振幅検出器、１０はスイッチ回路、１１は同期分離回
路、１２は輝度、色信号混合器、１３は出力端子、２１
は第二のＬＰＦ、２２は自動利得制御回路（以下、ＡＣ
Ｃと略記する。）、２３は第一の平衡変調器、２４はバ
ンドパスフィルタ（以下、ＢＰＦと略記する。）、２５
はくし形フィルタ、２６は第三のＬＰＦ、２７は第二の
平衡変調器、２８は第一の分周器、２９は電圧制御型発
振器（以下、ＶＣＯと略記する。）、３０は位相比較
器、３１は第二の分周器、３２は水晶発振器、３３は周
波数検出器である。An example of a conventional video signal processing device will be described below. FIG. 4 is a block diagram showing a part of a conventional video signal processing apparatus. In FIG. 4, 1 is an input terminal, 2 is a double limiter circuit, 3 is an FM demodulator, 4 is a de-emphasis circuit, 5 is a first low-pass filter (hereinafter abbreviated as LPF), and 6 is a dropout compensation circuit. , 7 is a dropout detector, 8 is a detection circuit, 9
Is an amplitude detector, 10 is a switch circuit, 11 is a sync separation circuit, 12 is a luminance / color signal mixer, 13 is an output terminal, 21
Is a second LPF, 22 is an automatic gain control circuit (hereinafter, AC
Abbreviated as C. ) And 23 are first balanced modulators, 24 is a bandpass filter (hereinafter abbreviated as BPF), 25.
A comb filter, 26 is a third LPF, 27 is a second balanced modulator, 28 is a first frequency divider, 29 is a voltage controlled oscillator (hereinafter abbreviated as VCO), and 30 is a phase comparator. , 31 are a second frequency divider, 32 is a crystal oscillator, and 33 is a frequency detector.

【０００４】以上のように構成された再生映像信号処理
回路について、以下その動作について説明する。[0004] The operation of the reproduced video signal processing circuit configured as described above will be described below.

【０００５】輝度信号処理においては、入力端子１から
テープ・ヘッド系より再生ＦＭ信号が入力され、ダブル
リミッタ回路２において振幅をそろえた後、ＦＭ復調器
３に入力される。ここで復調された信号は、ディエンフ
ァシス回路４および輝度信号帯域制限用の第一のＬＰＦ
５を経て輝度信号に戻され、ドロップアウト補償回路６
に入力される。一方、ドロップアウト検出器７では再生
ＦＭ信号の振幅が第一の所定値以下になる区間、ドロッ
プアウトパルスを出力しており、スイッチ回路１０を経
てドロップアウト補償回路６に入力される。ここで、ド
ロップアウトパルス区間、ＣＣＤやラインメモリー等で
１水平同期区間遅延された映像信号と置き換えることに
より、ドロップアウト補償がなされる。無記録テープ再
生等のノイズ画面では、ドロップアウト補償を行なう
と、ドロップアウト補償が長時間連続動作し、非常に違
和感のある画面となるため、再生ＦＭ信号を検波回路８
で時定数の長い検波を行い、振幅検出器９にて第二の所
定値と比較することにより無信号状態を検出して、スイ
ッチ回路１０をＯＦＦにしてドロップアウト補償を停止
している。In the luminance signal processing, a reproduced FM signal is inputted from a tape / head system from an input terminal 1, the amplitude is adjusted in a double limiter circuit 2, and then inputted to an FM demodulator 3. The signal demodulated here is supplied to a de-emphasis circuit 4 and a first LPF for limiting a luminance signal band.
5, and is returned to the luminance signal.
Is input to On the other hand, the dropout detector 7 outputs a dropout pulse during a section where the amplitude of the reproduced FM signal is equal to or less than the first predetermined value, and is input to the dropout compensation circuit 6 via the switch circuit 10. Here, drop-out compensation is performed by replacing the image signal with a video signal delayed by one horizontal synchronization period in a drop-out pulse section, a CCD, a line memory, or the like. In a noise screen such as a non-recording tape playback, if dropout compensation is performed, the dropout compensation operates continuously for a long time, resulting in a very uncomfortable screen.
, A long time constant is detected, and the amplitude detector 9 detects a no-signal state by comparing with a second predetermined value, and turns off the switch circuit 10 to stop the dropout compensation.

【０００６】色信号処理においては、入力端子１より入
力された再生ＦＭ信号に重畳されている低域変換色信号
を第二のＬＰＦ２１で抜き取り、ＡＣＣ回路２２でバー
スト振幅をそろえた後、第一の平衡変調器２３に入力さ
れる。ここで平衡変調により色副搬送波周波数に変換さ
れた後、色副搬送波周波数を通過帯域とするＢＰＦ２４
と、くし形フィルタ２５を通して色信号の復調を行なっ
ている。一方、ＶＣＯ２９は、位相比較器３０と周波数
検出器３３により制御されて、低域変換色周波数と色副
搬送波周波数の和の周波数の、第一の所定整数倍で発振
しており、第一の分周器２８で第一の所定整数分の１に
して平衡変調器２３に入力されている。In the color signal processing, the low-pass conversion color signal superimposed on the reproduced FM signal input from the input terminal 1 is extracted by the second LPF 21, the burst amplitude is made uniform by the ACC circuit 22, and then the first Are input to the balanced modulator 23. Here, after being converted to the color subcarrier frequency by the balance modulation, the BPF 24 having the color subcarrier frequency as a pass band is used.
Then, the color signal is demodulated through the comb filter 25. On the other hand, the VCO 29 is controlled by the phase comparator 30 and the frequency detector 33, and oscillates at a first predetermined integer multiple of the sum of the low-band conversion color frequency and the color subcarrier frequency. The frequency is divided by a frequency divider 28 into a first predetermined integer and input to the balanced modulator 23.

【０００７】図５に、従来のドロップアウト検出器、検
波回路、振幅検出器、スイッチ回路の回路図の一例を示
す。図５において、Ｑ１からＱ１２はトランジスタ、Ｒ
１からＲ１７は抵抗、Ｃ１からＣ３はコンデンサ、Ｉ１
からＩ７は電流源、４０は入力端子、４１は出力端子で
ある。入力端子４０には、ダブルリミッタ回路を通った
再生ＦＭ信号が入力される。この信号はＱ３、Ｑ４で構
成される作動増幅器で増幅された後、Ｑ５、Ｑ６で全波
整流される。この信号は、Ｒ８、Ｃ２で構成される積分
回路と、Ｒ１７、Ｃ３で構成される積分回路にそれぞれ
入力される。Ｃ２は容量値が小さく積分時定数が早いた
め、ピーク検波として動作している。Ｃ２の電位は、Ｒ
１４とＲ１５により作られる第一の所定値とＱ１０、Ｑ
１１により構成される比較回路により比較されＱ１２を
経て、Ｃ２の電位が低い場合にハイとなるパルスが出力
される。一方、Ｃ３は大容量のため、通常のドロップア
ウトによる再生ＦＭ信号の欠落や、再生ＦＭ無信号時の
ノイズによる瞬時入力等に応答できないため、この電位
をＲ１０、Ｒ１１で作られる第二の所定値とＱ７、Ｑ８
で比較される。無信号時はＱ９がオン状態となるため、
Ｑ１２の出力にかかわらず出力端子４１の出力をオフ状
態（ローレベル）にすることができる。FIG. 5 shows an example of a circuit diagram of a conventional dropout detector, detection circuit, amplitude detector, and switch circuit. In FIG. 5, Q1 to Q12 are transistors, R
1 to R17 are resistors, C1 to C3 are capacitors, I1
To I7 are current sources, 40 is an input terminal, and 41 is an output terminal. The input terminal 40 receives a reproduced FM signal that has passed through a double limiter circuit. This signal is amplified by an operational amplifier composed of Q3 and Q4, and then full-wave rectified by Q5 and Q6. This signal is input to an integrating circuit composed of R8 and C2 and an integrating circuit composed of R17 and C3. Since C2 has a small capacitance value and a fast integration time constant, C2 operates as peak detection. The potential of C2 is R
Q10, Q, the first predetermined value made by R14 and R15
A pulse which becomes high when the potential of C2 is low is output through Q12 after being compared by the comparison circuit constituted by 11. On the other hand, since C3 has a large capacity, it cannot respond to the lack of a reproduced FM signal due to a normal dropout or an instantaneous input due to noise when there is no reproduced FM signal. Therefore, this potential is set to the second predetermined voltage generated by R10 and R11. Value and Q7, Q8
Are compared. When there is no signal, Q9 is turned on.
The output of the output terminal 41 can be turned off (low level) regardless of the output of Q12.

【０００８】以上の動作を、以下図６の波形図を用いて
詳しく説明する。図６の（ａ）は、入力端子４０より入
力される再生ＦＭ信号の包絡線波形を示す。この波形を
ピーク検波したＣ２の電位を図６の（ｂ）に示す。図
中、Ｖ１はＲ１４とＲ１５で作られる第一の所定値であ
る。この電位と比較した結果を図６の（ｃ）に示す。こ
の状態では、無入力状態では常時ハイレベル（ドロップ
アウト状態）を検出しており、また、ノイズ等による瞬
時の入力（図６（ａ）の波形Ａ）にも応答している。一
方、Ｃ３の電位を図６（ｄ）に示す。図中、Ｖ２はＲ１
０、Ｒ１１で作られる第二の所定値であり、この電位と
比較した結果を図６（ｇ）に示す。この波形では、通常
のドロップアウトや、図６（ａ）の波形Ａの影響は消去
されており、このパルスで図６（ｃ）の波形をスイッチ
することにより、図６（ｈ）の出力が得られ、出力端子
４１より出力される。図６（ｈ）の波形で明かなよう
に、通常数百μｓに設定される最大ドロップアウト補償
期間幅Ｗを越える無入力状態では、ドロップアウト補償
パルスがオフとなっている。The above operation will be described in detail below with reference to the waveform diagram of FIG. FIG. 6A shows an envelope waveform of the reproduced FM signal input from the input terminal 40. FIG. 6B shows the potential of C2 obtained by peak detection of this waveform. In the figure, V1 is a first predetermined value created by R14 and R15. The result of comparison with this potential is shown in FIG. In this state, a high level (dropout state) is always detected in a non-input state, and also responds to an instantaneous input (waveform A in FIG. 6A) due to noise or the like. On the other hand, the potential of C3 is shown in FIG. In the figure, V2 is R1
0 and R11, which are the second predetermined values, and the result of comparison with this potential is shown in FIG. In this waveform, the normal dropout and the effect of the waveform A in FIG. 6A are eliminated, and by switching the waveform in FIG. 6C with this pulse, the output in FIG. And output from the output terminal 41. As is clear from the waveform of FIG. 6H, in the non-input state exceeding the maximum dropout compensation period width W usually set to several hundred μs, the dropout compensation pulse is off.

【０００９】[0009]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、再生無信号状態を検出するためには検波
回路に数百μｓ程度の時定数が必要であるため、検波回
路のコンデンサ容量が大きくなり、ＩＣ内蔵が困難であ
る。このため、ＩＣでは専用ピンを設け、外部に検波用
のコンデンサを接続する必要があるという問題点を有し
ていた。However, in the above-mentioned conventional configuration, a time constant of about several hundred μs is required for the detection circuit in order to detect the reproduction no-signal state, so that the capacitance of the capacitor of the detection circuit is large. It is difficult to incorporate the IC. For this reason, the IC has a problem that it is necessary to provide a dedicated pin and connect a detection capacitor externally.

【００１０】本発明は上記従来の問題点を解決するもの
で、再生無信号状態の検出を検波回路なしで行うため、
ＩＣ内蔵が容易となる映像信号処理装置を提供すること
を目的とする。The present invention solves the above-mentioned conventional problems. In order to detect a reproduction no-signal state without a detection circuit,
It is an object of the present invention to provide a video signal processing device that can easily incorporate an IC.

【００１１】[0011]

【課題を解決するための手段】この目的を達成するため
に本発明の映像信号処理装置は、再生ＦＭ信号の振幅が
多くとも第一の所定値の場合第一のパルスを出力するド
ロップアウト検出器と、再生ＦＭ信号の振幅が少なくと
も第二の所定値の場合第二のパルスを出力する振幅検出
器と、略水平同期周波数のパルスをクロック入力とし第
二のパルスの非パルス区間リセットされる第二のカウン
タと、第二のカウンタのカウント値が第四の所定値に満
たない場合第四のパルスを出力する第二のデコーダと、
略水平同期周波数のパルスをクロック入力とし、第四の
パルスの非パルス期間リセットされる第一のカウンタ
と、第一のカウンタのカウント値が第三の所定値に満た
ないの場合第三のパルスを出力する第一のデコーダと、
第一のパルスを入力とし第三のパルスのパルス区間のみ
通過状態となるスイッチ回路と、復調輝度信号を入力と
しスイッチ回路の出力パルスのパルス期間である１水平
同期期間遅延させた復調輝度信号に置換してドロップア
ウト補償を行なうドロップアウト補償回路により構成さ
れている。In order to achieve the above object, a video signal processing apparatus according to the present invention comprises a dropout detection device for outputting a first pulse when the amplitude of a reproduced FM signal is at most a first predetermined value. And an amplitude detector that outputs a second pulse when the amplitude of the reproduced FM signal is at least a second predetermined value. A non-pulse section of the second pulse is reset when a pulse having a substantially horizontal synchronization frequency is input as a clock. A second counter, a second decoder that outputs a fourth pulse when the count value of the second counter is less than a fourth predetermined value,
A pulse having a substantially horizontal synchronization frequency as a clock input, a first counter that is reset during a non-pulse period of a fourth pulse, and a third pulse when the count value of the first counter is less than a third predetermined value. A first decoder that outputs
A switch circuit that receives the first pulse and passes only the pulse section of the third pulse, and a demodulated luminance signal that receives the demodulated luminance signal and is delayed by one horizontal synchronization period that is the pulse period of the output pulse of the switch circuit. It is configured by a dropout compensation circuit that performs dropout compensation by replacement.

【００１２】[0012]

【作用】この構成によって、再生色信号処理回路より得
られる略水平同期周波数のパルスを各々所定数カウント
する期間、再生ＦＭ信号のあり、なし状態が連続するか
より、大きな容量のコンデンサなしで再生ＦＭ信号のあ
り、なし状態の検出ができ、ドロップアウト補償のＯ
Ｎ、ＯＦＦを切り換えることが出来る。With this configuration, during the period in which the pulses of the substantially horizontal synchronizing frequency obtained from the reproduction color signal processing circuit are respectively counted for a predetermined number, the reproduction FM signal is continuously present or absent, or reproduced without a large-capacity capacitor. The presence or absence of the FM signal can be detected, and the O
N and OFF can be switched.

【００１３】[0013]

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。An embodiment of the present invention will be described below with reference to the drawings.

【００１４】図１は本発明の一実施例のブロック図であ
る。同図において、１は入力端子、２はダブルリミッタ
回路、３はＦＭ復調器、４はディエンファシス回路、５
は第一のＬＰＦ、６はドロップアウト補償回路、７はド
ロップアウト検出器、９は振幅検出器、１０はスイッチ
回路、１１は同期分離回路、１２は輝度、色信号混合
器、１３は出力端子、１４は第一のカウンタ、１５は第
一のデコーダ、１６は第二のカウンタ、１７は第二のデ
コーダ、２１は第二のＬＰＦ、２２はＡＣＣ、２３は第
一の平衡変調器、２４はＢＰＦ、２５はくし形フィル
タ、２６は第三のＬＰＦ、２７は第二の平衡変調器、２
８は第一の分周器、２９はＶＣＯ、３０は位相比較器、
３１は第二の分周器、３２は水晶発振器、３３は周波数
検出器である。従来技術図４からの変更点は、大容量コ
ンデンサを必要とする検波回路を削除し、代わりに１４
の第一のカウンタ、１５の第一のデコーダ、１６の第二
のカウンタ、１７の第二のデコーダを構成している。FIG. 1 is a block diagram of one embodiment of the present invention. In the figure, 1 is an input terminal, 2 is a double limiter circuit, 3 is an FM demodulator, 4 is a de-emphasis circuit, 5
Is a first LPF, 6 is a dropout compensation circuit, 7 is a dropout detector, 9 is an amplitude detector, 10 is a switch circuit, 11 is a sync separation circuit, 12 is a luminance / color signal mixer, and 13 is an output terminal. , 14 is a first counter, 15 is a first decoder, 16 is a second counter, 17 is a second decoder, 21 is a second LPF, 22 is an ACC, 23 is a first balanced modulator, 24 Is a BPF, 25 is a comb filter, 26 is a third LPF, 27 is a second balanced modulator, 2
8 is a first frequency divider, 29 is a VCO, 30 is a phase comparator,
31 is a second frequency divider, 32 is a crystal oscillator, and 33 is a frequency detector. The difference from the prior art FIG. 4 is that the detection circuit which requires a large-capacity capacitor is deleted, and
, A first decoder, 15 second decoders, 16 second counters, and 17 second decoders.

【００１５】以上のように構成された映像信号処理装置
について、以下その動作を説明する。入力端子１からテ
ープ・ヘッド系より再生ＦＭ信号が入力され、ダブルリ
ミッタ回路２において振幅をそろえた後、ＦＭ復調器３
に入力される。ここで復調された信号は、ディエンファ
シス回路４および輝度信号帯域制限用の第一のＬＰＦ５
を経て輝度信号に戻され、ドロップアウト補償回路６に
入力される。一方、ドロップアウト検出器７では、再生
ＦＭ信号の振幅が第一の所定値以下になる区間、第一の
パルスを出力しており、スイッチ回路１０を経てドロッ
プアウト補償回路６に入力され、ドロップアウト補償が
なされる。また、振幅検出器９では、再生ＦＭ信号の振
幅が第二の所定値以上になる区間、第二のパルスを出力
している。第一のカウンタ１４と第二のカウンタ１６に
は、色信号処理より得られる略水平同期周波数のパルス
が各々クロックとして入力されており、振幅検出器９よ
り得られる第二のパルスの非パルス区間に第一のカウン
タのカウントが進み、第一のデコーダが第三の所定値以
上をデコードした場合にスイッチ回路１０をオフにして
いる。これにより、再生ＦＭ信号の無入力状態でのドロ
ップアウト補償を停止することができる。また、第二の
パルスが立ち上がると第二のカウンタ１６のカウントが
始まる。第二のデコーダ１７が第四の所定値以上をデコ
ードするまで第二のパルスのパルス期間が連続していた
場合のみ第一のカウンタをリセットすることにより、再
生ＦＭ無入力状態などで、ノイズ等により誤って無入力
検出状態がリセットされることを防いでいる。The operation of the video signal processing device configured as described above will be described below. A reproduction FM signal is input from an input terminal 1 from a tape / head system, and the amplitude is adjusted in a double limiter circuit 2.
Is input to The signal demodulated here is supplied to a de-emphasis circuit 4 and a first LPF 5 for limiting a luminance signal band.
, And is input to the dropout compensation circuit 6. On the other hand, the dropout detector 7 outputs a first pulse during a section in which the amplitude of the reproduced FM signal is equal to or less than the first predetermined value. Out compensation is made. Further, the amplitude detector 9 outputs a second pulse during a section where the amplitude of the reproduced FM signal is equal to or larger than a second predetermined value. Each of the first counter 14 and the second counter 16 receives a pulse of a substantially horizontal synchronization frequency obtained by color signal processing as a clock, and outputs a non-pulse section of the second pulse obtained by the amplitude detector 9. Then, when the count of the first counter advances, and the first decoder decodes the third predetermined value or more, the switch circuit 10 is turned off. As a result, it is possible to stop the dropout compensation in a state where the reproduced FM signal is not input. When the second pulse rises, the second counter 16 starts counting. By resetting the first counter only when the pulse period of the second pulse is continuous until the second decoder 17 decodes the fourth predetermined value or more, noise or the like in a reproduction FM non-input state or the like is obtained. Prevents the no-input detection state from being reset by mistake.

【００１６】図２に本実施例におけるドロップアウト検
出器、振幅検出器、第一のカウンタ、第一のデコーダ、
スイッチ回路、第二のカウンタ、第二のデコーダの回路
図の一例を示す。図２において、Ｑ１からＱ１２はトラ
ンジスタ、Ｒ１からＲ１６は抵抗、Ｃ１からＣ２はコン
デンサ、Ｉ１からＩ７は電流源、Ｇ１からＧ３はアンド
素子、Ｇ４からＧ５はナンド素子、Ｇ６からＧ１１はＤ
タイプフリップフロップ、４０は入力端子、４１は出力
端子である。本回路図では、ドロップアウト検出器と振
幅検出器の回路を一部共用している。FIG. 2 shows a dropout detector, an amplitude detector, a first counter, a first decoder,
FIG. 4 shows an example of a circuit diagram of a switch circuit, a second counter, and a second decoder. In FIG. 2, Q1 to Q12 are transistors, R1 to R16 are resistors, C1 to C2 are capacitors, I1 to I7 are current sources, G1 to G3 are AND elements, G4 to G5 are NAND elements, and G6 to G11 are D.
A type flip-flop, 40 is an input terminal, and 41 is an output terminal. In this circuit diagram, the circuits of the dropout detector and the amplitude detector are partially shared.

【００１７】入力端子４０には、ダブルリミッタ回路を
通った再生ＦＭ信号が入力される。この信号はＱ３、Ｑ
４で構成される作動増幅器で増幅された後、Ｑ５、Ｑ６
で全波整流される。この信号は、Ｒ８、Ｃ２で構成され
る積分回路によりピーク検波される。Ｃ２の電位は、Ｒ
１４とＲ１５により作られる第一の所定値とＱ１０、Ｑ
１１により構成される比較回路により比較されＧ３のア
ンド素子で構成されるスイッチ回路を経て、Ｃ２の電位
が低い場合にハイとなるパルスが出力される。また、Ｃ
２の電位をＲ１０、Ｒ１１で作られる第二の所定値とＱ
７、Ｑ８で比較し、Ｃ２の電位が高い場合にハイとなる
パルスが出力される。入力端子４２からは色信号処理回
路より略水平同期周波数のパルスが入力されており、Ｇ
１、Ｇ６からＧ９で構成される第一のカウンタと、Ｇ
２、Ｇ１０からＧ１１で構成される第二のカウンタにク
ロックとして入力される。Ｇ４は、第一のデコーダを構
成しており、第三の所定値として「８」をデコードして
いる。また、Ｇ５は第二のデコーダを構成しており、第
四の所定値として「３」をデコードしている。ドロップ
アウトになると、振幅検出器９の出力はローレベルとな
り、Ｇ１０、Ｇ１１のフリップフロップはリセットされ
る。従って、Ｇ５の出力はハイレベルとなり、Ｇ６から
Ｇ９のフリップフロップのリセットが解除され、第一の
カウンタのカウントが始まる。ドロップアウト状態が持
続していると、カウントが進み、「８」をカウントする
とＧ４の出力がローレベルとなり、スイッチ回路を構成
するＧ３のゲートが閉まる。また、再生ＦＭ信号が入力
されると、振幅検出器９の出力がハイレベルとなるた
め、Ｇ１０、Ｇ１１のフリップフロップのリセットが解
除され、第二のカウンタのカウトが始まる。第二のカウ
ンタが３をカウントすると、Ｇ５の出力がローレベルと
なり、第一のカウンタがリセットされ、Ｇ４の出力がハ
イレベルとなり、Ｇ３のゲートが開く。また、第二のカ
ウンタが「３」をカウントする前に再びドロプアウト状
態になると、第二のカウンタがリセットされるため、Ｇ
５の出力はハイレベルのままであり、第一のカウンタは
リセットされることはない。The input terminal 40 receives a reproduced FM signal that has passed through a double limiter circuit. This signal is Q3, Q
Q5, Q6 after being amplified by the operational amplifier composed of
Is full-wave rectified. This signal is peak-detected by an integrating circuit composed of R8 and C2. The potential of C2 is R
Q10, Q, the first predetermined value made by R14 and R15
A pulse which becomes high when the potential of C2 is low is output through a switch circuit composed of AND elements of G3, which is compared by a comparison circuit composed of G3. Also, C
And the second predetermined value generated by R10 and R11 and Q
7, a pulse which becomes high when the potential of C2 is high is output. A pulse having a substantially horizontal synchronization frequency is input from the input signal 42 from the color signal processing circuit.
1, a first counter consisting of G6 to G9;
2. The clock is input to a second counter composed of G10 to G11. G4 constitutes a first decoder, and decodes "8" as a third predetermined value. G5 constitutes a second decoder, and decodes "3" as a fourth predetermined value. When the dropout occurs, the output of the amplitude detector 9 becomes low level, and the flip-flops G10 and G11 are reset. Therefore, the output of G5 becomes high level, the reset of the flip-flops G6 to G9 is released, and the first counter starts counting. When the drop-out state is maintained, the count is advanced. When "8" is counted, the output of G4 becomes low level, and the gate of G3 constituting the switch circuit is closed. When the reproduced FM signal is input, the output of the amplitude detector 9 becomes high level, so that the reset of the flip-flops G10 and G11 is released, and the count of the second counter starts. When the second counter counts 3, the output of G5 goes low, the first counter is reset, the output of G4 goes high, and the gate of G3 opens. Also, if the second counter enters the drop-out state again before counting "3", the second counter is reset.
The output of 5 remains high, and the first counter is not reset.

【００１８】以上の動作を、以下図３の波形図を用いて
詳しく説明する。図３の（ａ）は、入力端子４０より入
力される再生ＦＭ信号の包絡線波形を示す。この波形を
ピーク検波したＣ２の電位を図３の（ｂ）に示す。図
中、Ｖ１はＲ１４とＲ１５で作られる第一の所定値であ
る。この電位と比較した結果を図３の（ｃ）に示す。こ
の状態では、無入力状態では常時ハイレベル（ドロップ
アウト状態）を検出しており、また、ノイズ等による瞬
時の入力（図３（ａ）の波形Ａ）にも応答している。一
方、図３の（ｂ）に示すＶ２はＲ１０、Ｒ１１で作られ
る第二の所定値であり、この電位と比較した結果を図３
（ｄ）に示す。この波形においても図３の（ｃ）と同様
に無入力状態では常時ローレベルを検出しており、ま
た、ノイズ等による瞬時の入力（図３（ａ）の波形Ａ）
にも応答している。図３の（ｅ）は、入力端子４２より
入力される略水平同期周波数のパルスを示す。これらの
入力時に第二のデコーダＧ５より出力される波形を図３
の（ｆ）に、第一のデコーダＧ４より出力される波形を
図３の（ｇ）に示す。図３の（ｇ）により図３の（ｃ）
がＧ３によりスイッチされ、最終的には図３の（ｈ）の
パルスがドロップアウトパルスとして出力される。図３
から明らかなように、第一のデコーダのデコード値が８
であるため、最大ドロップアウト補償区間Ｗは略水平同
期周波数のパルスの周期の７倍から８倍の期間（約４４
５μｓから５０８μｓ）となり、大容量のコンデンサな
しで数百μｓの切り替えを行なう事が可能となる。ま
た、第二のデコーダのデコード値が「３」であるため、
図３の（ａ）波形Ａのような略水平同期周波数のパルス
の周期の２倍から３倍（１２７μｓから１３１μｓ）未
満の再生ＦＭ信号の入力は出力では除去することができ
る。The above operation will be described in detail below with reference to the waveform diagram of FIG. FIG. 3A shows an envelope waveform of the reproduced FM signal input from the input terminal 40. FIG. 3B shows the potential of C2 obtained by peak detection of this waveform. In the figure, V1 is a first predetermined value created by R14 and R15. The result of comparison with this potential is shown in FIG. In this state, a high level (dropout state) is always detected in a non-input state, and also responds to an instantaneous input (waveform A in FIG. 3A) due to noise or the like. On the other hand, V2 shown in FIG. 3B is a second predetermined value formed by R10 and R11, and the result of comparison with this potential is shown in FIG.
(D). In this waveform, as in FIG. 3C, a low level is always detected in the non-input state, and instantaneous input due to noise or the like (waveform A in FIG. 3A)
Is also responding. FIG. 3E shows a pulse having a substantially horizontal synchronization frequency input from the input terminal 42. The waveform output from the second decoder G5 at the time of these inputs is shown in FIG.
(F) of FIG. 3 shows a waveform output from the first decoder G4 in (g) of FIG. According to FIG. 3G, FIG.
Are switched by G3, and finally the pulse shown in FIG. 3 (h) is output as a dropout pulse. FIG.
As can be seen from FIG.
Therefore, the maximum dropout compensation section W is a period (about 44 times) of 7 to 8 times the cycle of the pulse of the substantially horizontal synchronization frequency.
5 μs to 508 μs), and it is possible to perform switching for several hundred μs without using a large-capacity capacitor. Also, since the decode value of the second decoder is “3”,
The input of the reproduced FM signal less than twice to three times (127 μs to 131 μs) the period of the pulse of the substantially horizontal synchronization frequency such as the waveform A in FIG. 3A can be removed at the output.

【００１９】[0019]

【発明の効果】以上のように本発明は、再生ＦＭ信号の
振幅が第一の所定値以下の場合第一のパルスを出力する
ドロップアウト検出器と、再生ＦＭ信号の振幅が第二の
所定値以上の場合第二のパルスを出力する振幅検出器
と、略水平同期周波数のパルスをクロック入力とし第二
のパルスの非パルス区間リセットされる第二のカウンタ
と、第二のカウンタのカウント値が第四の所定値未満の
場合第四のパルスを出力する第二のデコーダと、略水平
同期周波数のパルスをクロック入力とし、第四のパルス
の非パルス期間リセットされる第一のカウンタと、第一
のカウンタのカウント値が第三の所定値未満の場合第三
のパルスを出力する第一のデコーダと、第一のパルスを
入力とし第三のパルスのパルス区間のみ通過状態となる
スイッチ回路と、復調輝度信号を入力としスイッチ回路
の出力パルスのパルス期間、１水平同期期間遅延させた
復調輝度信号に置換してドロップアウト補償を行なうド
ロップアウト補償回路により構成することで、大容量の
コンデンサ無しで再生ＦＭ信号の無入力検出が出来るた
め、ＩＣ化した場合に外付けコンデンサ用の専用ピンを
削減できるという優れた効果が得られる。As described above, the present invention provides a dropout detector that outputs a first pulse when the amplitude of a reproduced FM signal is equal to or less than a first predetermined value, An amplitude detector that outputs a second pulse when the value is equal to or more than a value, a second counter that is reset by resetting a non-pulse section of the second pulse using a pulse of a substantially horizontal synchronization frequency as a clock input, and a count value of the second counter A second decoder that outputs a fourth pulse when is less than a fourth predetermined value, a pulse having a substantially horizontal synchronization frequency as a clock input, and a first counter that is reset during a non-pulse period of the fourth pulse, A first decoder that outputs a third pulse when the count value of the first counter is less than a third predetermined value, and a switch circuit that receives the first pulse as an input and passes only the pulse section of the third pulse And Reproduction without large-capacity capacitors by using a dropout compensation circuit that receives a luminance signal as input and replaces the pulse period of the output pulse of the switch circuit with a demodulated luminance signal delayed by one horizontal synchronization period and performs dropout compensation Since the non-input detection of the FM signal can be performed, an excellent effect that the number of dedicated pins for the external capacitor can be reduced in the case of an integrated circuit can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例の映像信号処理装置のブロッ
ク図FIG. 1 is a block diagram of a video signal processing device according to an embodiment of the present invention.

【図２】本発明の一実施例におけるドロップアウト検出
器、振幅検出器、第一のカウンタ、第一のデコーダ、ス
イッチ回路、第二のカウンタ、第二のデコーダの回路図FIG. 2 is a circuit diagram of a dropout detector, an amplitude detector, a first counter, a first decoder, a switch circuit, a second counter, and a second decoder according to one embodiment of the present invention.

【図３】本発明の一実施例の映像信号処理装置における
波形図FIG. 3 is a waveform chart in the video signal processing device according to one embodiment of the present invention;

【図４】従来の映像信号処理装置の一部のブロック図FIG. 4 is a block diagram of a part of a conventional video signal processing device.

【図５】従来の映像信号処理装置におけるドロップアウ
ト検出器、検波回路、振幅検出器、スイッチ回路の回路
図FIG. 5 is a circuit diagram of a dropout detector, a detection circuit, an amplitude detector, and a switch circuit in a conventional video signal processing device.

【図６】従来の映像信号処理装置における波形図FIG. 6 is a waveform diagram in a conventional video signal processing device.

【符号の説明】[Explanation of symbols]

１ 入力端子 ２ ダブルリミッタ回路 ３ ＦＭ復調器 ４ ディエンファシス回路 ５ 第一のＬＰＦ ６ ドロップアウト補償回路 ７ ドロップアウト検出器 ８ 検波回路 ９ 振幅検出器 １０ スイッチ回路 １１ 同期分離回路 １２ 加算回路 １３ 出力端子 １４ 第一のカウンタ １５ 第一のデコーダ １６ 第二のカウンタ １７ 第二のデコーダ ２１ 第二のＬＰＦ ２２ ＡＣＣ ２３ 第一の平衡変調器 ２４ ＢＰＦ ２５ くし形フィルタ ２６ 第三のＬＰＦ ２７ 第二の平衡変調器 ２８ 第一の分周器 ２９ ＶＣＯ ３０ 位相比較器 ３１ 第二の分周器 ３２ 水晶発振器 ３３ 周波数検出器 DESCRIPTION OF SYMBOLS 1 Input terminal 2 Double limiter circuit 3 FM demodulator 4 Deemphasis circuit 5 First LPF 6 Dropout compensation circuit 7 Dropout detector 8 Detection circuit 9 Amplitude detector 10 Switch circuit 11 Synchronous separation circuit 12 Addition circuit 13 Output terminal 14 First Counter 15 First Decoder 16 Second Counter 17 Second Decoder 21 Second LPF 22 ACC 23 First Balanced Modulator 24 BPF 25 Comb Filter 26 Third LPF 27 Second Balance Modulator 28 First frequency divider 29 VCO 30 Phase comparator 31 Second frequency divider 32 Crystal oscillator 33 Frequency detector

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 色副搬送波周波数を略発振周波数とする
水晶発振器と、低域搬送色周波数と前記色副搬送波周波
数の和の周波数の第一の所定整数倍を略中心周波数とし
て発振する電圧制御発振器と、前記電圧制御発振器の出
力信号を第一の所定整数分の１に分周する第一の分周器
と、前記第一の分周器の出力信号と前記水晶発振器の出
力信号とを平衡変調する平衡変調器と、前記平衡変調器
の出力信号成分のうち低域搬送色周波数のみを通過帯域
とするローパスフィルタと、前記ローパスフィルタの出
力信号を第二の所定整数分の１に分周して略水平同期周
波数のパルスを出力する第二の分周器とを備えた映像信
号処理装置であって、再生周波数変調輝度信号の振幅が
多くとも第一の所定値の場合第一のパルスを出力するド
ロップアウト検出器と、前記再生周波数変調輝度信号の
振幅が少なくとも第二の所定値の場合第二のパルスを出
力する振幅検出器と、前記略水平同期周波数のパルスを
クロック入力とし前記第二のパルスの非パルス区間リセ
ットされる第二のカウンタと、前記第二のカウンタのカ
ウント値が第四の所定値に満たない場合第四のパルスを
出力する第二のデコーダと、前記略水平同期周波数のパ
ルスをクロック入力とし前記第四のパルスの非パルス期
間リセットされる第一のカウンタと、前記第一のカウン
タのカウント値が第三の所定値に満たない場合第三のパ
ルスを出力する第一のデコーダと、前記第一のパルスを
入力とし前記第三のパルスのパルス区間のみ通過状態と
なるスイッチ回路と、復調輝度信号を入力とし前記スイ
ッチ回路の出力パルスのパルス期間である１水平同期期
間遅延させた復調輝度信号に置換することによりドロッ
プアウト補償を行なうドロップアウト補償回路とにより
構成されたことを特徴とする映像信号処理装置。1. A crystal oscillator having a color subcarrier frequency substantially as an oscillation frequency, and a voltage control for oscillating with a first predetermined integer multiple of a sum of a low-band carrier color frequency and the color subcarrier frequency as a substantially center frequency. An oscillator, a first frequency divider for dividing an output signal of the voltage controlled oscillator to a first predetermined integer, and an output signal of the first frequency divider and an output signal of the crystal oscillator. A balanced modulator that performs balanced modulation; a low-pass filter that uses only the low-band carrier chrominance frequency in the output signal components of the balanced modulator as a pass band; and divides the output signal of the low-pass filter into a second predetermined integer. And a second frequency divider that outputs a pulse having a substantially horizontal synchronization frequency and a second frequency divider, wherein the amplitude of the reproduced frequency modulation luminance signal is at most a first predetermined value, Dropout detector that outputs pulses An amplitude detector that outputs a second pulse when the amplitude of the reproduction frequency modulation luminance signal is at least a second predetermined value; and a non-pulse of the second pulse with the pulse having the substantially horizontal synchronization frequency as a clock input. A second counter that is reset in a section, a second decoder that outputs a fourth pulse when a count value of the second counter is less than a fourth predetermined value, and a clock of the pulse having the substantially horizontal synchronization frequency. A first counter that is reset as a non-pulse period of the fourth pulse as an input, and a first decoder that outputs a third pulse when the count value of the first counter is less than a third predetermined value. A switch circuit that receives the first pulse as an input and is in a pass state only in a pulse section of the third pulse, and receives a demodulated luminance signal as an input and outputs a pulse during a pulse period of an output pulse of the switch circuit. A video signal processing apparatus characterized by being constituted by a dropout compensation circuit for performing dropout compensated by substituting one horizontal synchronizing period delayed demodulated luminance signal was that.