JPH0793560B2 - Non-contact relay with a latching function - Google Patents
Non-contact relay with a latching functionInfo
- Publication number
- JPH0793560B2 JPH0793560B2 JP61094216A JP9421686A JPH0793560B2 JP H0793560 B2 JPH0793560 B2 JP H0793560B2 JP 61094216 A JP61094216 A JP 61094216A JP 9421686 A JP9421686 A JP 9421686A JP H0793560 B2 JPH0793560 B2 JP H0793560B2
- Authority
- JP
- Japan
- Prior art keywords
- latching function
- transistor
- switching element
- insulated gate
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明は、光結合によるアイソレーションを用いたラッ
チング機能を有する無接点リレーに関するものである。Description: TECHNICAL FIELD The present invention relates to a contactless relay having a latching function using isolation by optical coupling.
（背景技術） 従来、この種の無接点リレーとしては、SCRやトライア
ックのようなラッチング機能を有するスイッチング素子
のPN接合部に直接的に光信号を照射して、この光信号を
トリガ信号としてスイッチング素子を導通状態とし、そ
のまま導通状態に保持するようにした素子が提案されて
いるが、この従来例にあっては、スイッチング素子がオ
フ状態であるときの漏れ電流が大きく、具体的には、数
mA〜数μＡのオーダーの漏れ電流が生じていた。(Background Art) Conventionally, as a contactless relay of this type, an optical signal is directly applied to a PN junction of a switching element having a latching function such as an SCR or a triac, and this optical signal is used as a trigger signal for switching. An element has been proposed in which the element is brought into a conducting state and is kept in a conducting state as it is, but in this conventional example, the leakage current when the switching element is in the off state is large, and specifically, number
A leakage current of the order of mA to several μA occurred.
また、特開昭57−25164号公報には、逆阻止三端子サイ
リスタ（SCR）のゲート端子とカソード端子間に光起電
力素子を接続し、この光起電力素子の光起電力によりSC
Rのゲート・トリガを行う点弧回路装置が開示されてい
るが、この従来例では、バイポーラ型のサイリスタのゲ
ート端子とカソード端子の間に光起電力素子を接続して
いるので、光が照射されていない場合に、光起電力素子
の漏れ電流がサイリスタの内部のバイポーラトランジス
タにより増幅されるため、サイリスタのアノード・カソ
ード間に比較的大きな漏れ電流が流れるという欠点があ
った。Further, in Japanese Patent Laid-Open No. 57-25164, a photovoltaic element is connected between a gate terminal and a cathode terminal of a reverse blocking three-terminal thyristor (SCR), and an SC element is generated by the photovoltaic element.
Although an ignition circuit device for performing R gate trigger is disclosed, in this conventional example, since a photovoltaic element is connected between the gate terminal and the cathode terminal of a bipolar thyristor, light is emitted. Otherwise, the leakage current of the photovoltaic element is amplified by the bipolar transistor inside the thyristor, so that a relatively large leakage current flows between the anode and cathode of the thyristor.
（発明の目的） 本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、オフ状態における漏れ電流の
少なさと、ターンオン後の正帰還作用による保持機能と
の両方を有する絶縁ゲート形の自己保持形スイッチング
素子を用いて、漏れ電流の少ないラッチング機能を有す
る無接点リレーを提供するにある。(Object of the Invention) The present invention has been made in view of the above points,
The purpose is to achieve a latching function with less leakage current by using an insulated gate type self-holding switching element that has both a small leakage current in the off state and a holding function by the positive feedback after turning on. It is to provide a contactless relay having.
（発明の開示） 本発明に係るラッチング機能を有する無接点リレーを図
示実施例について説明すると、第１図（ａ）に示される
ように、入力信号に応答して光信号を発生する発光素子
（発光ダイオードＬ）と、発光素子からの光信号を受光
して起電圧を生じる光起電力素子（フォトダイオードア
レイD1）と、光起電力素子の起電圧を絶縁ゲート端子
（ゲートＧ）と一方の通電端子（ソースＳ）との間に印
加され、該電圧の印加により一対の通電端子（ドレイン
Ｄ−ソースＳ）間が導通し、該導通状態が保持されるラ
ッチング機能を有する絶縁ゲート形のスイッチング素子
Ｑとを備えるものである。DISCLOSURE OF THE INVENTION A contactless relay having a latching function according to the present invention will be described with reference to an illustrated embodiment. As shown in FIG. 1A, a light emitting element that generates an optical signal in response to an input signal ( Light emitting diode L), a photovoltaic element (photodiode array D 1 ) that receives an optical signal from the light emitting element to generate an electromotive voltage, and the electromotive voltage of the photovoltaic element is connected to the insulated gate terminal (gate G) Of the insulated gate type having a latching function of being applied between the energization terminal (source S) of the device and conducting the connection between the pair of energization terminals (drain D-source S) by the application of the voltage. And a switching element Q.
本発明にあっては、このように、絶縁ゲート端子と一方
の通電端子との間の電圧印加により一対の通電端子間が
導通し、該導通状態が保持されるラッチング機能を有す
る絶縁ゲート形のスイッチング素子を出力素子として用
いたので、スイッチング素子のオフ時における漏れ電流
が少なくなり、具体的には、この漏れ電流を数nA〜数pA
のオーダーにすることが可能である。また、ゲート端子
への電圧印加によりスイッチング素子がターンオンされ
ると、該導通状態が保持されるようになっているので、
ラッチング機能を有するリレーを提供することができる
ものである。According to the present invention, as described above, the insulated gate terminal of the insulated gate type having a latching function is provided in which the pair of energized terminals are electrically connected by the voltage application between the insulated gate terminal and one of the energized terminals and the electrically conductive state is maintained. Since the switching element is used as the output element, the leakage current when the switching element is off is reduced. Specifically, this leakage current is several nA to several pA.
Can be ordered. Further, when the switching element is turned on by applying a voltage to the gate terminal, the conductive state is maintained,
It is possible to provide a relay having a latching function.
以下、本発明の好ましい実施例を添付図面と共に説明す
る。第１図（ａ）は本発明の一実施例の回路図である。
入力端子I1,I2には、発光ダイオードＬが接続されてい
る。発光ダイオードＬからの光信号はフォトダイオード
アレイD1に照射される。フォトダイオードアレイD1は、
発光ダイオードＬからの光信号を受けて、起電力を発生
する。フォトダイオードアレイD1の両端には電荷放電用
の抵抗Ｒが接続されている。このフォトダイオードアレ
イD1は、スイッチング素子Ｑのゲートを駆動するのに十
分な電圧を得るために、複数個のフォトダイオードを直
列接続して構成されており、具体的には誘電体分離基板
等を用いて構成されるものである。Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 (a) is a circuit diagram of an embodiment of the present invention.
A light emitting diode L is connected to the input terminals I 1 and I 2 . The optical signal from the light emitting diode L is applied to the photodiode array D 1 . The photodiode array D 1 is
Receiving an optical signal from the light emitting diode L, an electromotive force is generated. A resistor R for discharging electric charge is connected to both ends of the photodiode array D 1 . The photodiode array D 1 is configured by connecting a plurality of photodiodes in series in order to obtain a voltage sufficient to drive the gate of the switching element Q, and specifically, a dielectric isolation substrate or the like. Is configured by using.
フォトダイオードアレイD1に発生した起電力は、ラッチ
ング機能を有する絶縁ゲート形のスイッチング素子Ｑの
ゲート・ソース間に印加されている。第４図は、ラッチ
ング機能を有する絶縁ゲート形のスイッチング素子Ｑの
具体的な構造例を示すものであり、同図（ａ）はチップ
表面に横方向にチャネルが形成されるタイプを示し、同
図（ｂ）は縦方向にチャネルが形成されるタイプを示
す。上記各図において、１はソース電極、３はゲート電
極、４はドレイン電極であり、スイッチング素子のオー
スＳ、ゲートＧ及びドレインＤに夫々対応している。各
電極1,3,4はアルミ被膜を蒸着して形成されている。２
はゲート絶縁用の酸化膜であり、酸化シリコン（SiO2）
にて形成されている。このスイッチング素子Ｑは、等価
的には第２図（ａ）に図示されたように、寄生のPNPト
ランジスタ及びNPNトランジスタを正帰還が行なわれる
ように接続し、これに絶縁ゲートを付加した構造となっ
ている。The electromotive force generated in the photodiode array D 1 is applied between the gate and source of the insulated gate type switching element Q having a latching function. FIG. 4 shows a specific structural example of an insulated gate type switching element Q having a latching function. FIG. 4 (a) shows a type in which a channel is formed laterally on the chip surface. FIG. 6B shows a type in which channels are formed in the vertical direction. In each of the above figures, 1 is a source electrode, 3 is a gate electrode, and 4 is a drain electrode, which respectively correspond to the gate S and the drain D of the switching element. Each of the electrodes 1, 3 and 4 is formed by depositing an aluminum film. Two
Is an oxide film for gate insulation, silicon oxide (SiO 2 )
It is formed in. This switching element Q has an equivalent structure as shown in FIG. 2A, in which a parasitic PNP transistor and an NPN transistor are connected so as to perform positive feedback, and an insulated gate is added to this. Has become.
入力端子I1,I2間への入力信号により、発光ダイオード
Ｌが発光し、フォトダイオードアレイD1に起電力が発生
すると、第２図（ｂ）に示すように、絶縁ゲートを有す
る部分で反転層が出来て、NPNトランジスタのコレクタ
・ベース間及びベース・エミッタ間の接合がなくなり、
PNPトランジスタのエミッタ・ベース間電流が流れ、コ
レクタ・エミッタ間電流も流れて、スイッチング素子Ｑ
がオン状態となる。これによって、出力端子O1,O2間が
導通する。When the light emitting diode L emits light due to an input signal between the input terminals I 1 and I 2 and electromotive force is generated in the photodiode array D 1 , as shown in FIG. An inversion layer is created, and there is no junction between the collector and base of the NPN transistor and between the base and emitter,
The emitter-base current of the PNP transistor flows, the collector-emitter current also flows, and the switching element Q
Turns on. As a result, the output terminals O 1 and O 2 are electrically connected.
この後、入力信号がなくなり、ゲートに蓄積された電荷
が抵抗Ｒにより放電されて、ゲート電圧が印加されなく
なっても、第２図（ｃ）の保持状態の図に示されるよう
に、リレー接点出力端子間に電流を流していれば、PNP
トランジスタとNPNトランジスタのコレクタとベースと
が互いに接続された構造となっているので、PNPトラン
ジスタのコレクタ電流がNPNトランジスタのベース電流
として作用し、また、NPNトランジスタのコレクタ電流
がPNPトランジスタのベース電流として作用する正のフ
ィードバック回路となるために、スイッチング素子Ｑは
その通電端子間に電流を流し続ける。After that, even if the input signal disappears and the electric charge accumulated in the gate is discharged by the resistor R, and the gate voltage is not applied, as shown in the holding state diagram of FIG. If current is flowing between the output terminals, PNP
Since the collector and base of the transistor and NPN transistor are connected to each other, the collector current of the PNP transistor acts as the base current of the NPN transistor, and the collector current of the NPN transistor acts as the base current of the PNP transistor. Since it is a positive feedback circuit that operates, the switching element Q continues to flow current between its energizing terminals.
ところで、NPNトランジスタとPNPトランジスタのそれぞ
れのトランジスタの電流増幅率をhFE1,hFE2とすると、
第３図に示されるフィードバック回路の電流利得Ｇは、
Ｇ＝hFE1・hFE2となる。また、第３図のように、IC01,I
C02をそれぞれNPNトランジスタとPNPトランジスタのコ
レクタ・ベース間の漏れ電流とすると、NPNトランジス
タのコレクタ電流Ic1は、 Ic1＝hFE1（Ic2−Ic01）＋Ic01 となる。同様にPNPトランジスタのコレクタ電流Ic2は、 Ic2＝hFE2（Ic1−Ic02）＋Ic02 となる。したがって、全電流は、 となる。以上の動作をできるだけ低いリレー出力電流で
起きるようにするためには、第４図の構造例に示される
ように、Ａ点における不純物濃度を下げて、第２図に示
されるような抵抗成分ｒをできるだけ大きくしなればな
らない。それは、一般的にパワーMOSFETの製造プロセス
において行なわれている２重拡散法を応用することによ
り、希望する抵抗値に制御することが可能である。By the way, if the current amplification factors of the NPN transistor and the PNP transistor are h FE1 and h FE2 respectively,
The current gain G of the feedback circuit shown in FIG.
G = h FE1 · h FE2 . Also, as shown in FIG. 3, I C01 , I
Letting C02 be the leakage current between the collector and base of the NPN transistor and the PNP transistor, respectively, the collector current Ic 1 of the NPN transistor is Ic 1 = h FE1 (Ic 2 −Ic 01 ) + Ic 01 . Similarly the collector current Ic 2 of the PNP transistor becomes Ic 2 = h FE2 (Ic 1 -Ic 02) + Ic 02. Therefore, the total current is Becomes In order to cause the above operation with the relay output current as low as possible, as shown in the structural example of FIG. 4, the impurity concentration at the point A is lowered so that the resistance component r as shown in FIG. Should be as large as possible. It can be controlled to a desired resistance value by applying the double diffusion method which is generally performed in the manufacturing process of the power MOSFET.
なお、第１図（ｂ）の回路例に示されるように、２個の
スイッチング素子Q1,Q2を逆直列接続して双方向性の通
電を可能としても良く、また、第１図（ｃ）の回路例に
示されるように、スイッチング素子Ｑのゲート・ソース
間に急速放電回路を付加してスイッチング速度を高める
ようにしても構わない。この急速放電回路は、フォトダ
イオードアレイD1の両端にドレイン・ソース間を接続さ
れた接合形のデプリケーション形の電界効果トランジス
タＪと、この電界効果トランジスタＪのゲート・ソース
間に接続された第２のフォトダイオードアレイD2と、フ
ォトダイオードアレイD2と並列的に接続された抵抗器Ｒ
とを含み、第２のフォトダイオードアレイD2は、発光ダ
イオードＬからの光を受光し、光信号の有・無に応じ
て、電界効果トランジスタＪのドレイン・ソース間イン
ピーダンスを高・低に切り替えるようになっている。Note that, as shown in the circuit example of FIG. 1 (b), two switching elements Q 1 and Q 2 may be connected in anti-series to enable bidirectional energization. As shown in the circuit example of c), a quick discharge circuit may be added between the gate and the source of the switching element Q to increase the switching speed. This rapid discharge circuit comprises a junction type depletion type field effect transistor J having a drain and a source connected to both ends of a photodiode array D 1 and a first and second gate connected to the gate and the source of the field effect transistor J. Two photodiode array D 2 and a resistor R connected in parallel with the photodiode array D 2
And the second photodiode array D 2 receives the light from the light emitting diode L, and switches the drain-source impedance of the field effect transistor J between high and low in accordance with the presence / absence of an optical signal. It is like this.
（発明の効果） 本発明にあっては、上述のように、絶縁ゲート端子と一
方の通電端子との間の電圧印加により一対の通電端子間
が導通し、該導通状態が保持されるラッチング機能を有
する絶縁ゲート形のスイッチング素子を出力素子として
用いたので、スイッチング素子のオフ時における漏れ電
流が少なくなり、また、ゲート端子への電圧印加により
スイッチング素子がターンオンされると、該導通状態が
保持されるようになっているので、ラッチング機能を有
するリレーとすることができ、したがって、開路時の漏
れ電流の少ないラッチング機能を有する小形の無接点リ
レーを提供することができるという効果がある。(Effects of the Invention) In the present invention, as described above, the latching function in which the pair of current-carrying terminals are brought into conduction by the voltage application between the insulated gate terminal and one of the current-carrying terminals and the conduction state is maintained. Since an insulated gate type switching element having a switch is used as an output element, leakage current when the switching element is off is reduced, and when the switching element is turned on by applying a voltage to the gate terminal, the conduction state is maintained. Therefore, it is possible to provide a relay having a latching function, and thus it is possible to provide a small contactless relay having a latching function with a small leakage current when the circuit is opened.
第１図（ａ）は本発明の一実施例の回路図、同図（ｂ）
は本発明の他の実施例の回路図、同図（ｃ）は本発明の
さらに他の実施例の回路図、第２図（ａ）乃至（ｃ）は
第１図（ａ）の実施例に用いるスイッチング素子の動作
説明図、第３図は同上のスイッチング素子の導通時にお
ける等価回路図、第４図（ａ）は同上のスイッチング素
子の構造の一例を示す概略断面図、同図（ｂ）は同上の
スイッチング素子の構造の他の例を示す概略断面図であ
る。 Ｌは発光ダイオード、D1はフォトダイオードアレイ、Ｇ
はゲート、Ｓはソース、Ｄはドレイン、Ｑはスイッチン
グ素子である。FIG. 1 (a) is a circuit diagram of an embodiment of the present invention, and FIG. 1 (b).
Is a circuit diagram of another embodiment of the present invention, FIG. 6 (c) is a circuit diagram of yet another embodiment of the present invention, and FIGS. 2 (a) to 2 (c) are embodiments of FIG. 1 (a). 3 is an equivalent circuit diagram when the switching element in the above is in conduction, FIG. 4 (a) is a schematic sectional view showing an example of the structure of the switching element in the same, and FIG. [Fig. 4] is a schematic cross-sectional view showing another example of the structure of the above switching element. L is a light emitting diode, D 1 is a photodiode array, G
Is a gate, S is a source, D is a drain, and Q is a switching element.
Claims (2)
素子と、発光素子からの光信号を受光して起電圧を生じ
る光起電力素子と、光起電力素子の起電圧を絶縁ゲート
端子と一方の通電端子との間に印加され、該電圧の印加
により一対の通電端子間が導通し、該導通状態が保持さ
れるラッチング機能を有する絶縁ゲート形のスイッチン
グ素子とを備えて成ることを特徴とするラッチング機能
を有する無接点リレー。1. A light emitting element that generates an optical signal in response to an input signal, a photovoltaic element that receives an optical signal from the light emitting element to generate an electromotive voltage, and an electromotive voltage of the photovoltaic element is insulated gate. An insulated gate type switching element having a latching function, which is applied between a terminal and one of the energizing terminals, and the pair of energizing terminals are electrically connected by the application of the voltage, and the electrically connected state is maintained. A non-contact relay with a latching function.
イッチング素子は、素子に寄生するPNPトランジスタとN
PNトランジスタとを含み、絶縁ゲート端子への電圧印加
による素子のターンオン後は、PNPトランジスタのコレ
クタ電流がNPNトランジスタのベース電流を供給し、NPN
トランジスタのコレクタ電流がPNPトランジスタのベー
ス電流を供給する正帰還回路が通電端子間にて構成され
るように、前記PNPトランジスタのコレクタ・ベース
が、前記NPNトランジスタのベース・コレクタとそれぞ
れ共用されていることを特徴とする特許請求の範囲第１
項記載のラッチング機能を有する無接点リレー。2. An insulated gate type switching element having a latching function is a PNP transistor and an N parasitic on the element.
Including the PN transistor, after the element is turned on by applying a voltage to the insulated gate terminal, the collector current of the PNP transistor supplies the base current of the NPN transistor,
The collector / base of the PNP transistor is shared with the base / collector of the NPN transistor so that a positive feedback circuit for supplying the collector current of the transistor with the base current of the PNP transistor is formed between the energizing terminals. Claim 1 characterized in that
A contactless relay having a latching function according to the item.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61094216A JPH0793560B2 (en) | 1986-04-23 | 1986-04-23 | Non-contact relay with a latching function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61094216A JPH0793560B2 (en) | 1986-04-23 | 1986-04-23 | Non-contact relay with a latching function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62250718A JPS62250718A (en) | 1987-10-31 |
| JPH0793560B2 true JPH0793560B2 (en) | 1995-10-09 |
Family
ID=14104119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61094216A Expired - Lifetime JPH0793560B2 (en) | 1986-04-23 | 1986-04-23 | Non-contact relay with a latching function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793560B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012169401A1 (en) * | 2011-06-06 | 2012-12-13 | オプテックス株式会社 | Dc isolation semiconductor relay device |
| JP2013232885A (en) | 2012-04-06 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | Semiconductor relay |
| CN109581912B (en) * | 2018-11-20 | 2024-02-27 | 南京华士电子科技有限公司 | Control method of redundant contactless logic control unit |
| CN112305407B (en) * | 2020-10-21 | 2024-06-11 | 上海华力集成电路制造有限公司 | Method for locating failure position and reason of test structure |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5725164A (en) * | 1980-07-22 | 1982-02-09 | Nec Corp | Firing circuit device |
| JPS5961962A (en) * | 1982-09-30 | 1984-04-09 | Matsushita Electric Works Ltd | Insulated gate type thyristor |
-
1986
- 1986-04-23 JP JP61094216A patent/JPH0793560B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62250718A (en) | 1987-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755697A (en) | Bidirectional output semiconductor field effect transistor | |
| US4227098A (en) | Solid state relay | |
| US4402003A (en) | Composite MOS/bipolar power device | |
| US4721986A (en) | Bidirectional output semiconductor field effect transistor and method for its maufacture | |
| JPH0439770B2 (en) | ||
| US4268843A (en) | Solid state relay | |
| JPS5947469B2 (en) | semiconductor device | |
| EP0226395B1 (en) | Solid state relay having a thyristor discharge circuit | |
| JPS58501205A (en) | Monolithically integrated FET and bipolar junction transistors | |
| JPH0230588B2 (en) | ||
| US4520277A (en) | High gain thyristor switching circuit | |
| KR870006569A (en) | Field Programmable Devices | |
| KR850005737A (en) | Photonic Relay | |
| JPS609671B2 (en) | Light-ignited thyristor | |
| JPH0793560B2 (en) | Non-contact relay with a latching function | |
| JPH0654796B2 (en) | Composite semiconductor device | |
| JP3303648B2 (en) | Semiconductor relay | |
| JPH0888290A (en) | Semiconductor device and using method therefor | |
| JPS623987B2 (en) | ||
| JPS5849104B2 (en) | semiconductor switch | |
| US5045909A (en) | Power switching semiconductor device | |
| WO1980001346A1 (en) | High power amplifier/switch using gated diode switch | |
| JPH0444848B2 (en) | ||
| JPS632422A (en) | Solid-state relay | |
| EP0025660A1 (en) | An optical coupling device |