JPH0793278B2 - Diffusion method of phosphorus into polycrystalline silicon film - Google Patents
Diffusion method of phosphorus into polycrystalline silicon filmInfo
- Publication number
- JPH0793278B2 JPH0793278B2 JP1188925A JP18892589A JPH0793278B2 JP H0793278 B2 JPH0793278 B2 JP H0793278B2 JP 1188925 A JP1188925 A JP 1188925A JP 18892589 A JP18892589 A JP 18892589A JP H0793278 B2 JPH0793278 B2 JP H0793278B2
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- polycrystalline silicon
- silicon film
- furnace
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多結晶シリコン膜に均一にかつリンを任意の
濃度で拡散させることのできる多結晶シリコン膜へのリ
ンの拡散方法に係る。Description: TECHNICAL FIELD The present invention relates to a method for diffusing phosphorus into a polycrystalline silicon film capable of uniformly diffusing phosphorus into the polycrystalline silicon film at an arbitrary concentration.
多結晶シリコン膜は、例えばMOSトランジスタのゲート
電極や配線として用いられるものである。そしてリンの
拡散とは、不純物であるリンを拡散現象を利用して所望
の拡散深さ、濃度分布で対象物である多結晶シリコン膜
の任意の領域に導入することである。The polycrystalline silicon film is used, for example, as a gate electrode or wiring of a MOS transistor. The phosphorus diffusion is to introduce phosphorus, which is an impurity, into an arbitrary region of the polycrystalline silicon film which is a target with a desired diffusion depth and concentration distribution by utilizing a diffusion phenomenon.
多結晶シリコン膜へのリンの拡散について説明する。こ
の多結晶シリコン膜は、シリコン基盤上に形成した酸化
膜（SiO2）上にCVD法（気相成長法）によって形成され
るものである。そしてこの多結晶シリコン膜へｎ形不純
物であるリンを拡散するのであるが、従来はPOCL3を
O2、N2ガスとともに拡散炉に供給することによりリンを
拡散させていた。次に多結晶シリコン膜へのリン拡散の
態様について説明すると、多結晶シリコン膜表面に不純
物であるリンを含んだ酸化膜P2O5を形成する。その反応
式は、 次にP2O5とシリコン（Si）が反応して、多結晶シリコン
膜中へリンが拡散する。The diffusion of phosphorus into the polycrystalline silicon film will be described. This polycrystalline silicon film is formed on the oxide film (SiO 2 ) formed on the silicon substrate by the CVD method (vapor phase growth method). And it is to diffuse the phosphorus which is an n-type impurity into the polycrystalline silicon film, but the conventionally POCL 3
Phosphorus was diffused by supplying it to a diffusion furnace together with O 2 and N 2 gas. Next, a mode of phosphorus diffusion into the polycrystalline silicon film will be described. An oxide film P 2 O 5 containing phosphorus as an impurity is formed on the surface of the polycrystalline silicon film. The reaction formula is Next, P 2 O 5 reacts with silicon (Si), and phosphorus diffuses into the polycrystalline silicon film.
その反応式は、 上記式（１）、（２）の化学反応は800〜1000℃の炉中
で起こさせている。The reaction formula is The chemical reactions of the above formulas (1) and (2) are caused to occur in a furnace at 800 to 1000 ° C.
以上の反応の模様を示したのが第５図である。FIG. 5 shows the pattern of the above reaction.
ここで、多結晶シリコン膜にリンを拡散する場合、多結
晶シリコン膜の抵抗値を均一にするためリンを均一に拡
散することが必要である。Here, when phosphorus is diffused in the polycrystalline silicon film, it is necessary to uniformly diffuse phosphorus in order to make the resistance value of the polycrystalline silicon film uniform.
しかしながら、上記のような多結晶シリコン膜へのリン
の拡散方法では、拡散源であるP2O5が半導体ウエハを設
置している800〜1000℃という高温条件下の拡散炉で形
成されるため、P2O5の形成とともにリンの拡散が開始し
てしまう。However, in the method of diffusing phosphorus into the polycrystalline silicon film as described above, the diffusion source P 2 O 5 is formed in the diffusion furnace under the high temperature condition of 800 to 1000 ° C. where the semiconductor wafer is installed. , P 2 O 5 is formed and phosphorus diffusion starts.
また、半導体ウエハが配列されている間隔は通常４〜8m
mであり、処理枚数は50〜100枚であるのでP2O5等の不純
物ガスを拡散していく場合、次のような問題がある。つ
まり、不純物ガスは配列している半導体ウエハ個々の周
辺から、中央部に向かって拡散していき、反応も同様の
方向に順次行われていく。これは主に半導体ウエハ相互
の間隔が狭くなっているためである。The distance between semiconductor wafers is usually 4 to 8 m.
Since it is m and the number of processed sheets is 50 to 100, there are the following problems when diffusing an impurity gas such as P 2 O 5 or the like. That is, the impurity gas diffuses from the periphery of each of the arranged semiconductor wafers toward the central portion, and the reactions are sequentially performed in the same direction. This is mainly because the distance between the semiconductor wafers is narrow.
したがって、多結晶シリコン膜周辺部に拡散するリン濃
度が高くなる一方で、中央部にいくにしたがってリン濃
度が低くなる。そしてリン濃度は不均一になるのであ
る。Therefore, the concentration of phosphorus diffused to the peripheral portion of the polycrystalline silicon film becomes higher, while the concentration of phosphorus becomes lower toward the central portion. And the phosphorus concentration becomes non-uniform.
これに対処するため拡散時間を長くして、多結晶シリコ
ン膜にリンが飽和するまで拡散させ、高濃度にリンを拡
散させることが行われている。この方法によれば、多結
晶シリコン膜にリンが飽和状態で拡散しているため、多
結晶シリコン膜の周辺部から中央部にかけてリン濃度を
均一にすることが可能となる。In order to cope with this, the diffusion time is lengthened to diffuse phosphorus into the polycrystalline silicon film until it is saturated, and phosphorus is diffused at a high concentration. According to this method, since phosphorus is diffused into the polycrystalline silicon film in a saturated state, it is possible to make the phosphorus concentration uniform from the peripheral portion to the central portion of the polycrystalline silicon film.
しかしながら、この方法によるとリンが高濃度に拡散さ
れる（固容限界値まで拡散される）ために、SiO2膜と多
結晶シリコン膜との界面にリンが偏析し、リン拡散後の
工程で行われる多結晶シリコン膜のエッチングの際、該
多結晶シリコン膜にアンダーカットが生じてしまうので
ある。このアンダーカットが生じると、例えば絶縁ゲー
ト形電界効果トランジスタにおいてはゲート電極（多結
晶シリコン膜）とソース・ドレイン端が離れてしまうの
で、オフセット状態が生じ半導体装置の不良の原因とな
ってしまうという問題がある。なお、ここでアンダーカ
ットとはドライエッチング時に生じる多結晶シリコンゲ
ートのゲート酸化膜上付近での彫り込みをいう。However, according to this method, phosphorus is diffused at a high concentration (diffused to the solid content limit value), so that phosphorus is segregated at the interface between the SiO 2 film and the polycrystalline silicon film, resulting in a step after phosphorus diffusion. Undercutting occurs in the polycrystalline silicon film during the etching of the polycrystalline silicon film. When this undercut occurs, for example, in an insulated gate field effect transistor, the gate electrode (polycrystalline silicon film) and the source / drain end are separated from each other, which causes an offset state and causes a defect in the semiconductor device. There's a problem. Here, the undercut means an engraving in the vicinity of the gate oxide film of the polycrystalline silicon gate that occurs during dry etching.
一方、アンダーカットを避けるため拡散時間を短縮する
と、多結晶シリコン膜へ拡散されるリン濃度の不均一を
招いてしまうのである。On the other hand, if the diffusion time is shortened to avoid undercut, the phosphorus concentration diffused into the polycrystalline silicon film becomes nonuniform.
本発明は、上記問題点を解決するために提案されるもの
で、アンダーカットを生じさせることなく多結晶シリコ
ン膜へリンを均一に拡散させることのできる多結晶シリ
コン膜へのリンの拡散方法を提供することを目的とした
ものである。The present invention is proposed in order to solve the above problems, and provides a method for diffusing phosphorus into a polycrystalline silicon film, which is capable of uniformly diffusing phosphorus into the polycrystalline silicon film without causing an undercut. It is intended to be provided.
本発明は、上記目的を達成するためシリコンウエハ上に
SiO2膜を介して形成した多結晶シリコン膜にリンを拡散
させる方法において、低温に保持したリン拡散炉内に、
少なくともPOCl3ガスとO2ガスとを導入し、P2O5を形成
して、前記多結晶シリコン膜上に堆積させた後、前記導
入ガスを遮断し、前記リン拡散炉を昇温して、前記多結
晶シリコン膜へリンを拡散させるようにし、またシリコ
ンウエハ上にSiO2膜を介して形成した多結晶シリコン膜
にリンを拡散させる方法において、低温に保持したリン
拡散炉内に、外部で形成したP2O5を導入し、前記多結晶
シリコン膜上に堆積させた後、前記導入P2O5を遮断し、
前記リン拡散炉を昇温して、前記多結晶シリコン膜へリ
ンを拡散させるようにした多結晶シリコン膜へのリンの
拡散方法とした。In order to achieve the above-mentioned object, the present invention is applied on a silicon wafer.
In a method of diffusing phosphorus into a polycrystalline silicon film formed via a SiO 2 film, in a phosphorus diffusion furnace kept at a low temperature,
At least POCl 3 gas and O 2 gas were introduced, P 2 O 5 was formed, and after depositing on the polycrystalline silicon film, the introduced gas was shut off and the phosphorus diffusion furnace was heated. In the method of diffusing phosphorus into the polycrystalline silicon film, and diffusing phosphorus into the polycrystalline silicon film formed on the silicon wafer via the SiO 2 film, the method is as follows: in introducing P 2 O 5 was formed, after being deposited on the polycrystalline silicon film, blocking the introduction P 2 O 5,
The phosphorus diffusion furnace was heated to diffuse phosphorus into the polycrystalline silicon film, which was a method of diffusing phosphorus into the polycrystalline silicon film.
このようにP2O5の形成工程とリン拡散工程とを分け、さ
らにリン拡散を行う場合のみリン拡散炉を高温にするよ
うにしたためアンダーカットを生じさせることなく、し
かも均一にリンを拡散させることができる。In this way, the P 2 O 5 formation step and the phosphorus diffusion step are separated, and the phosphorus diffusion furnace is set to a high temperature only when phosphorus diffusion is performed, so that phosphorus is diffused uniformly without causing undercuts. be able to.
第１図の拡散装置に従い本発明の第１実施例を説明す
る。本実施例では、多結晶シリコン膜表面に不純物であ
るリンを含んだ酸化膜P2O5を形成するのに外部燃焼炉１
を用いた。A first embodiment of the present invention will be described with reference to the diffusion device shown in FIG. In this embodiment, the external combustion furnace 1 is used to form an oxide film P 2 O 5 containing phosphorus as an impurity on the surface of the polycrystalline silicon film.
Was used.
この拡散装置は、リン拡散炉２の内部にはウエハ支持台
７を設けシリコンウエハ４を整列収容できるようにして
ある。そして、リン拡散炉２の外側の両側にはリン拡散
炉用ヒータ６を配設して内部を加熱できるようにしてい
る。リン拡散炉２の内部に不純物ガス等を供給するため
のガス導入口５を設けているが、このガス導入口５とリ
ン拡散炉２との間には、外部燃焼炉１を設けるとともに
その外方には外部燃焼炉用ヒータ３を設けている。In this diffusion device, a wafer support 7 is provided inside the phosphorus diffusion furnace 2 so that the silicon wafers 4 can be aligned and accommodated. Then, heaters 6 for the phosphorus diffusion furnace are arranged on both sides outside the phosphorus diffusion furnace 2 so that the inside can be heated. A gas introduction port 5 for supplying an impurity gas or the like is provided inside the phosphorus diffusion furnace 2, and an external combustion furnace 1 is provided between the gas introduction port 5 and the phosphorus diffusion furnace 2 as well as the outside thereof. On the other hand, an external combustion furnace heater 3 is provided.
先ず単結晶シリコンウエハを酸化炉に搬入し、1000℃の
加熱状況でシリコンウエハ表面に300ÅのゲートSiO2膜
を形成する。次にこのシリコンウエハを酸化炉から取り
出し、減圧CVD炉に搬入する。この減圧CVD炉にシランガ
スをキャリアガスとともに供給して前記ゲートSiO2膜上
に多結晶シリコン膜を3500Å形成する。この場合の多結
晶シリコン膜の形成における反応式は、SiH4→Si＋2H2
である。First, a single crystal silicon wafer is carried into an oxidation furnace, and a 300 Å gate SiO 2 film is formed on the surface of the silicon wafer under heating conditions of 1000 ° C. Next, this silicon wafer is taken out from the oxidation furnace and carried into a low pressure CVD furnace. Silane gas is supplied together with a carrier gas to the low pressure CVD furnace to form a polycrystalline silicon film of 3500 Å on the gate SiO 2 film. In this case, the reaction formula for forming the polycrystalline silicon film is SiH 4 → Si + 2H 2
Is.
次にシリコンウエハ４をリン拡散炉２に搬入してリン拡
散を行うのである。これには先ず外部燃焼炉用ヒータ３
により外部燃焼炉１内の温度を900℃として、リン拡散
炉２内の温度を400℃に保持する。そして液体のPOCl3を
N2:0.4リットル／分でバブリングしてO2:0.5リットル／
分とともにガス導入口５を介して外部燃焼炉１に供給す
る。この工程を１時間継続させる。その後POCl3ガスお
よびO2ガスを遮断し、パージN2:10リットル分に切り換
え、リン拡散炉２をほぼ30分かけて850℃に昇温して30
分間この状態を保持する。なお、外部燃焼炉１とリン拡
散炉２との間でP2O5が結露しないようにヒータを設けて
保温状態とするのが望ましい。Next, the silicon wafer 4 is carried into the phosphorus diffusion furnace 2 to perform phosphorus diffusion. First, the external combustion furnace heater 3
Thus, the temperature in the external combustion furnace 1 is set to 900 ° C., and the temperature in the phosphorus diffusion furnace 2 is maintained at 400 ° C. And liquid POCl 3
N 2: bubbling 0.4 L / min. O 2: 0.5 l /
It is supplied to the external combustion furnace 1 through the gas inlet 5 together with the amount. This process is continued for 1 hour. After that, the POCl 3 gas and the O 2 gas were shut off, the purge N 2 was switched to 10 liters, and the phosphorus diffusion furnace 2 was heated to 850 ° C. for about 30 minutes to 30
Hold this state for a minute. In addition, it is desirable to provide a heater between the external combustion furnace 1 and the phosphorus diffusion furnace 2 so as to prevent P 2 O 5 from dew condensation so as to maintain the temperature.
このようにしてリン拡散をしたリン濃度分布を判定する
には、これと相関するファクターとしてのシート抵抗を
測定すればよい。このシート抵抗は大きいほどシリコン
ウエハ４へ拡散したリン濃度が高いということになる。
そして、シート抵抗のバラツキが少ない程リンがシリコ
ンウエハ４に均一に拡散しているということになる。本
実施例ではシート抵抗の測定をしたところ、35±１Ω／
口となっていた。このようにシート抵抗のバラツキが±
１Ω／口と少なく、リンが均一に拡散していることが判
明した。In order to determine the phosphorus concentration distribution in which phosphorus has diffused in this manner, the sheet resistance as a factor correlated with this may be measured. The larger the sheet resistance, the higher the phosphorus concentration diffused in the silicon wafer 4.
The smaller the variation in sheet resistance, the more uniformly phosphorus is diffused in the silicon wafer 4. In this example, the sheet resistance was measured and found to be 35 ± 1 Ω /
It was a mouth. In this way, the variation in sheet resistance is ±
It was as small as 1 Ω / mouth, and it was found that phosphorus was uniformly diffused.
次にリンを拡散したシリコンウエハを反応性スパッタエ
ッチング装置に搬入し、ドライエッチングをするのであ
るが本実施例によるシリコンウエハにはドライエッチン
グの結果、多結晶シリコン膜にアンダーカットの発生は
ほとんど認められなかった。第２図はその状態を示した
ものである。Next, the silicon wafer in which phosphorus is diffused is loaded into a reactive sputter etching apparatus and dry-etched. The silicon wafer according to this example is dry-etched, and as a result, an undercut is almost observed in the polycrystalline silicon film. I couldn't do it. FIG. 2 shows the state.
次に第３図の拡散装置に従い本発明の第２実施例を説明
する。本実施例では、酸化膜P2O5の形成はリン拡散炉２
で行った。Next, a second embodiment of the present invention will be described with reference to the diffusion device shown in FIG. In this embodiment, the oxide film P 2 O 5 is formed by using the phosphorus diffusion furnace 2
I went there.
この拡散装置は、第１実施例の場合と異なり外部燃焼炉
は設けていない。他の構成については第１実施例の場合
と同様である。Unlike the case of the first embodiment, this diffusion device does not have an external combustion furnace. Other configurations are similar to those in the first embodiment.
先ず単結晶シリコンウエハを酸化炉に搬入し、1000℃の
加熱状況でシリコンウエハ表面に300ÅのゲートSiO2膜
を形成する。次にこのシリコンウエハを酸化炉から取り
出し、減圧CVD炉に搬入する。この減圧CVD炉にシランガ
スをキャリアガスとともに供給して前記ゲートSiO2膜上
に多結晶シリコン膜を3500Å形成する。First, a single crystal silicon wafer is carried into an oxidation furnace, and a 300 Å gate SiO 2 film is formed on the surface of the silicon wafer under heating conditions of 1000 ° C. Next, this silicon wafer is taken out from the oxidation furnace and carried into a low pressure CVD furnace. Silane gas is supplied together with a carrier gas to the low pressure CVD furnace to form a polycrystalline silicon film of 3500 Å on the gate SiO 2 film.
次にリン拡散炉２に搬入してリン拡散を行う。先ず液体
のPOCl3をN2:0.4リットル分でバブリングしてO2:0.5リ
ットル／分とともにリン拡散炉２に供給する。この場合
の温度条件は、750℃とし、１時間保持する。次にPOCl3
ガスおよびO2ガスを遮断し、パージN2:10リットル分に
切り換えリン拡散炉２を10分かけて850℃に昇温し、こ
の状態を50分間保持した。Next, it is carried into the phosphorus diffusion furnace 2 to perform phosphorus diffusion. First, liquid POCl 3 is bubbled with N 2 : 0.4 liter, and is supplied to the phosphorus diffusion furnace 2 together with O 2 : 0.5 liter / min. In this case, the temperature condition is 750 ° C. and the temperature is maintained for 1 hour. Then POCl 3
The gas and O 2 gas were shut off, the purge N 2 was switched to 10 liters, the phosphorus diffusion furnace 2 was heated to 850 ° C. over 10 minutes, and this state was maintained for 50 minutes.
このようなリン拡散によるリン濃度分布を判定するため
シリコンウエハ４のシート抵抗を測定したところ、35±
２Ω／口となっておりシート抵抗のバラツキは±２Ω／
口であり、リンの拡散状況は均一であることが判明し
た。The sheet resistance of the silicon wafer 4 was measured to determine the phosphorus concentration distribution due to such phosphorus diffusion.
It is 2Ω / port and the variation of sheet resistance is ± 2Ω /
It was mouth, and the phosphorus diffusion was found to be uniform.
次にリン拡散をしたシリコンウエハ４を反応性スパッタ
エッチング装置に搬入しドライエッチングしたが、第１
実施例と同様に多結晶シリコン膜にアンダーカットの発
生は認められなかった。Next, the silicon wafer 4 having the phosphorus diffused therein was carried into a reactive sputter etching apparatus and dry-etched.
No undercut was observed in the polycrystalline silicon film as in the example.
以上の本発明に係る効果は従来例と比較することによっ
て、一層明確になる。つまり、従来法ではシリコンウエ
ハのシート抵抗を測定したところ35＋10Ω／口であっ
た。このようにシート抵抗のバラツキが、±10Ω／口と
大きくリンの拡散状態は不均一であったのである。さら
に反応性スパッタエッチング装置によるドライエッチン
グの結果は、第４図に示すようにアンダーカットの発生
が顕著に認められたのである。The effects according to the present invention described above become more clear by comparing with the conventional example. That is, when the sheet resistance of the silicon wafer was measured by the conventional method, it was 35 + 10 Ω / port. Thus, the variation in sheet resistance was as large as ± 10 Ω / port, and the diffusion state of phosphorus was non-uniform. Further, as a result of dry etching by the reactive sputter etching apparatus, the occurrence of undercut was remarkably recognized as shown in FIG.
なお、従来例に係るリンの拡散について説明すると、先
ず単結晶シリコンウエハを酸化炉に搬入し、1000℃でシ
リコンウエハ表面に300Åの酸化膜（SiO2）を形成す
る。次にシリコンウエハを酸化炉から取り出し、減圧CV
D炉に搬入する。この減圧CVD炉にシランガスをキャリア
ガスとともに供給して、前記酸化膜上に多結晶シリコン
膜を3500Å形成する。次にシリコンウエハをリン拡散炉
に搬入して、リン拡散を行う。この場合は液体のPOCl3
をN2:0.4リットル／分でバブリングしてO2:0.5リットル
／分とともにリン拡散炉に供給する。この場合のリン拡
散炉の温度は、850℃として45分間保持した。The diffusion of phosphorus according to the conventional example will be described. First, a single crystal silicon wafer is loaded into an oxidation furnace and a 300Å oxide film (SiO 2 ) is formed on the surface of the silicon wafer at 1000 ° C. Next, the silicon wafer was taken out from the oxidation furnace and depressurized CV
Carry it into the D furnace. Silane gas is supplied to the low pressure CVD furnace together with a carrier gas to form a polycrystalline silicon film having a thickness of 3500Å on the oxide film. Next, the silicon wafer is carried into a phosphorus diffusion furnace to perform phosphorus diffusion. In this case liquid POCl 3
Bubbling N 2 : 0.4 l / min and O 2 : 0.5 l / min into the phosphorus diffusion furnace. In this case, the temperature of the phosphorus diffusion furnace was 850 ° C. and was maintained for 45 minutes.
以上のごとく、本発明によればP2O5の形成工程とリン拡
散工程とを分けているので、形成したP2O5を低温に保持
しておいたリン拡散炉へ長時間（１〜２時間）供給する
ことによりリン拡散を防ぎながら、シリコンウエハの周
辺部から中央部にかけて、充分な濃厚のP2O5の堆積を確
保できる。従って、リン拡散炉を昇温し所要の反応を介
してリン拡散を行うことにより、シリコンウエハ面内に
おいて均一にリンの拡散を実現できる。このようにシリ
コンウエハ面内および多結晶シリコン膜の深さ方向にお
いて、均一にリンの拡散を実現でき多結晶シリコンゲー
ト形成時に生じるアンダーカットの発生を防止できる。
さらにデザインルールが小さくなるとゲート酸化膜厚が
薄くなるが、それによるリンの突き抜けもリン濃度をシ
リコンウエハ面内およびた結晶シリコン膜の厚さ方向に
均一にすることにより防止できる。As described above, according to the present invention, the P 2 O 5 forming step and the phosphorus diffusion step are separated, so that the formed P 2 O 5 is stored in the phosphorus diffusion furnace kept at a low temperature for a long time (1 to 1). By supplying for 2 hours, phosphorus diffusion can be prevented and a sufficiently concentrated P 2 O 5 deposition can be secured from the peripheral portion to the central portion of the silicon wafer. Therefore, by raising the temperature of the phosphorus diffusion furnace and performing the phosphorus diffusion through the required reaction, the phosphorus can be uniformly diffused within the surface of the silicon wafer. In this way, phosphorus can be uniformly diffused in the surface of the silicon wafer and in the depth direction of the polycrystalline silicon film, and undercuts that occur during the formation of the polycrystalline silicon gate can be prevented.
Further, as the design rule becomes smaller, the gate oxide film becomes thinner, but the penetration of phosphorus due to it can be prevented by making the phosphorus concentration uniform in the plane of the silicon wafer and in the thickness direction of the crystalline silicon film.
第１図は、本発明の第１実施例に用いる拡散装置の概要
図、 第２図は、ドライエッチング後の多結晶シリコン膜近傍
の拡大図、 第３図は、本発明の第２実施例に用いる拡散装置の概要
図、 第４図は、ドライエッチング後の従来の多結晶シリコン
膜近傍の拡大図、 第５図は、リン拡散の態様を示す説明図である。 １……外部燃焼炉 ２……リン拡散炉 ３……外部燃焼用ヒータ ４……シリコンウエハ ５……ガス導入口FIG. 1 is a schematic view of a diffusion device used in the first embodiment of the present invention, FIG. 2 is an enlarged view of the vicinity of a polycrystalline silicon film after dry etching, and FIG. 3 is a second embodiment of the present invention. FIG. 4 is an enlarged view of the vicinity of a conventional polycrystalline silicon film after dry etching, and FIG. 5 is an explanatory view showing a mode of phosphorus diffusion. 1 ... External combustion furnace 2 ... Phosphorus diffusion furnace 3 ... External combustion heater 4 ... Silicon wafer 5 ... Gas inlet
Claims (2)
た多結晶シリコン膜にリンを拡散させる方法において、 低温に保持したリン拡散炉内に、少なくともPOCl3ガス
とO2ガスとを導入し、P2O5を形成して、前記多結晶シリ
コン膜上に堆積させた後、前記導入ガスを遮断し、前記
リン拡散炉を昇温して、前記多結晶シリコン膜へリンを
拡散させることを特徴とする多結晶シリコン膜へのリン
の拡散方法。1. A method of diffusing phosphorus into a polycrystalline silicon film formed on a silicon wafer via an SiO 2 film, wherein at least POCl 3 gas and O 2 gas are introduced into a phosphorus diffusion furnace kept at a low temperature. Then, after forming P 2 O 5 and depositing it on the polycrystalline silicon film, the introduction gas is shut off and the phosphorus diffusion furnace is heated to diffuse phosphorus into the polycrystalline silicon film. A method of diffusing phosphorus into a polycrystalline silicon film, which is characterized by the above.
た多結晶シリコン膜にリンを拡散させる方法において、 低温に保持したリン拡散炉内に、外部で形成したP2O5を
導入し、前記多結晶シリコン膜上に堆積させた後、前記
導入P2O5を遮断し、前記リン拡散炉を昇温して、前記多
結晶シリコン膜へリンを拡散させることを特徴とする多
結晶シリコン膜へのリンの拡散方法。2. A method of diffusing phosphorus into a polycrystalline silicon film formed on a silicon wafer via an SiO 2 film, wherein P 2 O 5 formed outside is introduced into a phosphorus diffusion furnace kept at a low temperature. After depositing on the polycrystalline silicon film, the introduction P 2 O 5 is blocked, the temperature of the phosphorus diffusion furnace is raised, and phosphorus is diffused into the polycrystalline silicon film. A method for diffusing phosphorus into a silicon film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188925A JPH0793278B2 (en) | 1989-07-24 | 1989-07-24 | Diffusion method of phosphorus into polycrystalline silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188925A JPH0793278B2 (en) | 1989-07-24 | 1989-07-24 | Diffusion method of phosphorus into polycrystalline silicon film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0354822A JPH0354822A (en) | 1991-03-08 |
| JPH0793278B2 true JPH0793278B2 (en) | 1995-10-09 |
Family
ID=16232286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1188925A Expired - Fee Related JPH0793278B2 (en) | 1989-07-24 | 1989-07-24 | Diffusion method of phosphorus into polycrystalline silicon film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793278B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3233113B2 (en) | 1998-11-11 | 2001-11-26 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| ATE279784T1 (en) * | 1998-12-17 | 2004-10-15 | Vishay Semiconductor Itzehoe G | METHOD FOR BORON DOPING WAFERS USING A VERTICAL FURNACE SYSTEM |
| CN105780127B (en) * | 2016-04-05 | 2018-08-07 | 盐城阿特斯协鑫阳光电力科技有限公司 | A kind of phosphorus diffusion method of crystal silicon solar energy battery |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100976A (en) * | 1973-12-12 | 1975-08-11 | ||
| JPS5165562A (en) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | HANDOTAI HENORINKAKUSANHOHO |
| JPS5199470A (en) * | 1975-02-27 | 1976-09-02 | New Nippon Electric Co | HANDOTAISOCHINOSEIZOHOHO |
| JPS6094774A (en) * | 1983-10-28 | 1985-05-27 | Toshiba Corp | Manufacture of semiconductor device |
-
1989
- 1989-07-24 JP JP1188925A patent/JPH0793278B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0354822A (en) | 1991-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3373990B2 (en) | Film forming apparatus and method | |
| JPH06318551A (en) | Formation of thin film and its apparatus | |
| JPH0786174A (en) | Film deposition system | |
| JP2947828B2 (en) | Method for manufacturing semiconductor device | |
| JP2685028B2 (en) | Method for manufacturing semiconductor device | |
| US5783257A (en) | Method for forming doped polysilicon films | |
| JPH0793278B2 (en) | Diffusion method of phosphorus into polycrystalline silicon film | |
| JPH06151864A (en) | Semiconductor substrate and manufacture thereof | |
| US6333266B1 (en) | Manufacturing process for a semiconductor device | |
| US6821874B2 (en) | Method for depositing tungsten silicide film and method for preparing gate electrode/wiring | |
| JP3263176B2 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and method for removing natural oxide film | |
| JPS63153273A (en) | Method for selective deposition of thin metallic film | |
| JPH06188198A (en) | Epitaxial growth method | |
| JPS5917529B2 (en) | Manufacturing method of semiconductor device | |
| JPH05152236A (en) | Manufacture of semiconductor device | |
| JP2000036467A (en) | Phosphorus diffusion method | |
| JPH0821554B2 (en) | Heat diffusion method | |
| JP2690917B2 (en) | Thin film forming method and semiconductor device manufacturing method | |
| JPH08250507A (en) | Deposition method of semiconductor film | |
| JP2876414B2 (en) | Manufacturing method of diffusion resistance element | |
| KR20010112114A (en) | Semiconductor apparatus manufacturing method, substrate processing method and semiconductor manufacturing apparatus | |
| JPH04130719A (en) | Diffusion method of impurity | |
| JP2864515B2 (en) | Metal silicide film formation method | |
| JPH0834185B2 (en) | Vapor phase growth equipment | |
| JP2002118070A (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |