JPH0787473A - チャネル選局装置 - Google Patents

チャネル選局装置

Info

Publication number
JPH0787473A
JPH0787473A JP5230258A JP23025893A JPH0787473A JP H0787473 A JPH0787473 A JP H0787473A JP 5230258 A JP5230258 A JP 5230258A JP 23025893 A JP23025893 A JP 23025893A JP H0787473 A JPH0787473 A JP H0787473A
Authority
JP
Japan
Prior art keywords
signal
subscriber
channel
circuit
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5230258A
Other languages
English (en)
Inventor
Hiroyasu Ikedo
浩靖 池戸
Hiroyuki Mizukami
博之 水上
Toshio Nagashima
敏夫 長嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5230258A priority Critical patent/JPH0787473A/ja
Publication of JPH0787473A publication Critical patent/JPH0787473A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

(57)【要約】 【目的】 デマンドアクセス方式のCATVの中継装置
において、各加入者対応に設けるチャネル選局装置とし
て、回路規模が小さくすむものを提供する。 【構成】 1加入者当たり4台の受信機を持つものとし
て、4個の選局回路を設けるが、各選局回路を構成する
PLL回路にアドレスを付与しておき、PLL回路に入
力されるチャネルリクエスト信号のデ−タを、アドレス
指定により、共通の信号ラインから供給する構成とし
た。その結果、制御線の配線領域を低減し、制御線のク
ロストーク低減領域も不要とし、回路規模を低減した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、CATV局と加入者と
の中間に位置して、前記CATV局からの多数チャネル
の信号の内、加入者の希望する特定チャネルの信号を加
入者に伝送、中継する、いわゆるデマンドアクセス方式
サービスを行う中継装置があるが、その中継装置の中
で、各加入者対応に設けられるチャネル選局装置に関す
るものである。
【0002】
【従来の技術】近年、CATVでは自主放送等により多
チャネル化された、いわゆる都市型CATV局が増加し
ている。これらのCATV局では多チャネル化と共に、
映像信号等の高品質化が望まれており、広帯域な信号に
対して伝送劣化の少ない光ファイバを、CATV局から
の幹線系伝送路や、幹線系伝送路から分配した加入者系
伝送路に敷設し、信号を伝送する、いわゆる光CATV
が増えている。
【0003】光CATVの一方式に、加入者からの選局
情報に応じて、CATV局から送られてくる信号の中か
ら希望する数チャネル(1加入者当たり数台の受信機が
あるものと想定)を加入者に伝送する中継装置を用いる
デマンドアクセス方式があり、この一例が特開平4ー3
8087号公報や「デマンドアクセス方式によるFM多
重ハイビジョン光CATVシステム」(1989年電子
情報通信学会技術研究報告、OQE89−92)や「光
CATVハブ用小型チャンネル選択装置の開発」(19
92年電子情報通信学会春季大会、講演番号B−103
7)等に記載されている。
【0004】この方式では、中継装置に入力する40乃
至80チャネルの自主放送信号を中継装置内の共通部と
呼ばれる部分で、2乃至4の20チャネルづつの帯域に
分割し、その各々を、分配する加入者数分に並列的に分
配し、各加入者用に設けられた個別対応部と呼ばれる部
分で、加入者(1加入者当たり4台の受信機を有するも
のと想定)の希望に応じて選局を行い、4台の受信機に
対応した4チャネルのみ出力する。この4チャネルはそ
れぞれ独立に選局されるため、独立な4系統の選局回路
が必要となる。
【0005】この個別対応部の従来の選局回路部の構成
を図7に示す。同図において、1、2、3、4は、それ
ぞれ、上記20チャネルづつの帯域に分割された2乃至
4の入力のうち、希望チャネルを含む帯域を、選択的に
通過させる切換回路である。5、6、7、8はそれぞれ
周波数変換器、9、10、11、12はそれぞれ帯域通
過フィルタ、13、14、15、16はそれぞれ可変局
部発振器、である。
【0006】そのほか、21は選局のリクエスト信号を
加入者側から受信したときこれを選局制御信号に変換
(デコード)する回路、22は選局のリクエスト信号入
力端子、49、50、51、52はそれぞれ可変局部発
振器13、14、15、16の発振周波数を対応的に制
御するPLL回路(フェーズロックドループ、位相同期
回路)である。
【0007】各加入者用に設けられた個別対応部には、
上記20チャネルづつの帯域に分割された2乃至4の信
号群が入力され、それらの信号群を4分配し、切換回路
1、2、3、4にそれぞれ入力される。切換回路1、
2、3、4では、それらの入力信号群の内、希望チャネ
ルが含まれる帯域が選択され、周波数変換器5、6、
7、8と可変局部発振器13、14、15、16の局部
発振信号により、希望チャネルがBS−1ch,5c
h,9ch,13chに変換され、帯域通過フィルタ
9、10、11、12で選択的に通過させる。変換し選
択された希望チャネルの信号は、この後、それぞれ図示
せざるAGCアンプでレベル調整を受けた後、4合成器
で合成され、電気/光(E/O)変換器で光信号に変換
された後加入者に伝送される。
【0008】また、加入者(1加入者当たり4台の受信
機を有するものと想定)からのチャネルリクエスト信号
は、加入者から光信号で個別対応部まで伝送され光/電
気(O/E)変換器を通過してチャネルリクエスト信号
入力端子22に入力され、チャネルリクエスト信号デコ
ード回路21で、切換回路1、2、3、4を制御する信
号(希望チャネルを含む帯域を選択制御する信号)と可
変局部発振器13、14、15、16の発振周波数を制
御する信号と、に変換し、切換回路1、2、3、4及び
PLL回路49、50、51、52に出力し、上述した
選局を行う。
【0009】ここで、一般的なPLL回路の構成例を図
8に示す。同図において、53は発振周波数を制御され
る可変局部発振器、54、58はそれぞれ入力信号の周
波数を低減させる固定分周比を有する分周器、55は制
御可能な可変分周比を有する分周器、56は選局チャネ
ル周波数に応じて可変分周器55の分周比を制御する制
御回路、57は2つの入力信号の位相差を検知し、その
誤差分を出力する位相比較器、59は基準発振器、60
は位相比較器57の出力に応じて可変局部発振器53の
同調電圧を生成するチャージポンプ回路、61は低域通
過フィルタである。
【0010】可変局部発振器53の発振信号を、固定分
周器54と選局チャネル周波数に応じて分周比を制御さ
れた可変分周器55で分周した信号と、一方、水晶発振
子等を用いた基準発振器59の発振信号を、固定分周器
58で分周した信号を、位相比較器57に入力し、その
誤差分から同調電圧をチャージポンプ回路60で生成
し、低域通過フィルタ61を通して可変局部発振器53
の発振周波数を制御する。
【0011】ここで制御回路56から可変分周器55の
分周比を制御する方法として、一般的にパラレル(3線
式)制御が用いられる。3線式はクロック信号、データ
信号、イネーブル(書き込み可能)信号を供給し、イネ
ーブル信号の期間にクロック信号に同期して分周比等を
設定するデータを書き込み制御を行う方式である。これ
らのPLL回路は集積回路化され、例えば、MB151
1(富士通)、TD6359(東芝)等の品名で市販さ
れている。
【0012】
【発明が解決しようとする課題】上記従来技術では、上
記4系統の選局回路(1加入者当たり4台の受信機をも
つことを想定)において、4つの3線式PLL回路を用
いるため、制御線の配線領域及びそれぞれのクロストー
クを低減させる領域が必要になることや、各PLL回路
に水晶発振子等を用いた基準発振器の実装領域が必要に
なるなど、回路規模や実装面積の低減に関しては考慮さ
れていなかった。また、デコード回路も、4つのPLL
回路に応じて4組の3出力端子と、それに応じた出力バ
ッファ回路等が必要になり、回路規模の低減には適して
いなかった。
【0013】本発明の目的は、CATV等の中継装置に
あって、多チャネルの入力信号から特定のチャネルを選
択するチャネル選局装置として、所要の回路規模が小さ
くて済むチャネル選局装置を提供することにある。
【0014】
【課題を解決するための手段】上記した目的を達成する
ため、本発明では、上記チャネル選局装置として、1加
入者当たり有すると想定される複数台(具体的には4
台)の受信機に対応した4個のPLL回路にアドレスを
付与しておいて、これを指定できるシリアル制御を使用
し、PLL回路に入力されるチャネルリクエスト信号の
デ−タを、共通の信号ライン(バス)から供給する構成
を用いた。また、PLL回路に必要な基準発振器を、複
数(具体的には4個)のPLL回路で共用する構成を用
いた。
【0015】
【作用】4個のPLL回路にアドレスを付与し、PLL
回路に入力されるチャネルリクエスト信号のデ−タを、
共通の信号ライン(バス)から供給する構成とすること
により、制御線の配線領域が低減され、制御線のクロス
トーク低減領域も不必要になる。
【0016】また、PLL回路に必要な基準発振器を複
数のPLL回路で共用する構成とすることにより、基準
発振器の実装領域が低減できる。さらに、デコード回路
においても、アドレスデータにより特定のPLL回路を
選択、制御できるので、データ、クロックの信号を共通
にでき、出力端子や出力バッファ回路の簡略化が図れ
る。
【0017】
【実施例】以下、本発明の実施例を図を参照して説明す
る。図1は、本発明の第1の実施例を示すブロック図で
ある。図1において、従来技術を説明するのに用いた図
7におけるのと同一の動作を行う部分には、同一の番号
を付し説明を略す。そのほか、図1において、17、1
8、19、20は、それぞれ基準発振器を含まないPL
L回路、23は基準発振器である。
【0018】図2は、図1において基準発振器23の発
振信号を、4個のPLL回路17〜20で共用するのに
必要な回路の具体例を示す回路図である。図2におい
て、24は発振回路、25は水晶振動子であり、これら
で基準発振器23が構成される。26はトランジスタ、
27、28、29、30、31、32はそれぞれ抵抗、
33、34、35、36、37、38、39はそれぞれ
容量である。
【0019】図7についての説明でも述べたように、各
加入者用に設けられた個別対応部には、上記20チャネ
ルづつの帯域に分割された2乃至4の信号群が入力さ
れ、それらの信号群をパラに4分配し切換回路1、2、
3、4にそれぞれ入力される。切換回路1、2、3、4
では、それらの入力信号群の内、希望チャネルが含まれ
る帯域が選択され、周波数変換器5、6、7、8と可変
局部発振器13、14、15、16の局部発振信号によ
り、希望チャネルがBS−1ch,5ch,9ch,1
3chに変換され、帯域通過フィルタ9、10、11、
12で選択的に通過させる。
【0020】変換し選択された希望チャネルの信号は、
この後、それぞれ図示せざるAGCアンプでレベル調整
を受けた後、4合成器で合成され、電気/光(E/O)
変換器で光信号に変換された後加入者に伝送される。
【0021】また、加入者からのチャネルリクエスト信
号は、加入者から光信号で個別対応部まで伝送され光/
電気(O/E)変換器を通過してチャネルリクエスト信
号入力端子22(図1)に入力され、チャネルリクエス
ト信号デコード回路21で、切換回路1、2、3、4を
制御する信号と、可変局部発振器13、14、15、1
6の発振周波数を制御する信号と、に変換され、切換回
路1、2、3、4及びPLL回路17、18、19、2
0にそれぞれ出力し、上述した選局を行う。
【0022】ここでPLL回路17、18、19、20
には、シリアル制御バスでアドレス指定及び分周比の制
御が可能な回路を用い、基準発振器23の発振信号を4
個のPLL回路で共用した。シリアル制御バスは、クロ
ック信号、データ信号の2線B1,B2で制御が可能で
あり、またデータ内にアドレス領域を有し、ここで指定
されたアドレスを有する回路のみがデータを受信できる
特徴がある。従って、4個のPLL回路でデータ、クロ
ックの信号線を共用でき、制御を行う必要のあるPLL
回路についてのみアドレス指定し、データを送ることが
できる。
【0023】また、本実施例では、PLL回路に必要な
基準発振器23の発振信号を、図2に示した回路を用い
ることで、4個のPLL回路が共用する構成とした。図
2において、水晶振動子25を共振子に用いた発振回路
24の発振信号を、1つのPLL回路17には従来通り
直接供給するとともに、発振回路の一部から、ここでは
水晶振動子25の一端から、容量33により、基準発振
周波数が変化しない範囲で容量結合で発振信号を取り出
し、抵抗27、28でベース電位を与えたトランジスタ
26と、エミッタ抵抗29によるエミッタフォロワ回路
を通し、3つのPLL回路18、19、20に、それぞ
れ容量34、35、36による容量結合と、抵抗30と
容量37、抵抗31と容量38、抵抗32と容量39に
よる低域通過フィルタを通して、発振信号を供給する。
【0024】このため、図7に示した従来技術の3線式
制御に比べ、制御線の配線領域が低減され、制御線のク
ロストーク低減領域も不必要になる。また、デコード回
路21においても、アドレスデータにより特定のPLL
回路を選択、制御できるので、データ、クロックの信号
を各PLL回路で共通にでき、出力端子や出力バッファ
回路の簡略化が図れる。
【0025】さらに、図2に示したような回路を用いる
ことにより、PLL回路に必要な基準発振器を、複数の
PLL回路で共用でき、基準発振器内で特に実装面積の
大きい水晶振動子の数を低減できるので、実装領域が低
減できる効果も有する。
【0026】次に、図3は、本発明の第2の実施例を示
すブロック図である。同図において、図1におけるのと
同様の動作を行う部分には、同一の番号を付し説明を略
す。そのほか図3において、41、42、43、44
は、それぞれ基準発振器を含むPLL回路である。
【0027】本実施例では、図1に示した実施例に対
し、4個のPLL回路41、42、43、44に、基準
発振器をそれぞれ個別に設けた実施例である。個別の基
準発振器を用いることにより、共振子として用いる水晶
振動子の振動周波数を、各PLL回路で任意に設定でき
るので、周波数制御の精度や分周比を個別に設定でき
る。
【0028】また、PLL回路の制御は、図1に示した
実施例のそれと同様、シリアル制御バスを用い、そのク
ロック、データの信号線を共用しているので、図1の実
施例と同様、3線式制御に比べ、制御線の配線領域が低
減され、制御線のクロストーク低減領域も不必要にな
る。また、デコード回路21においても、アドレスデー
タにより特定のPLL回路を選択、制御できるので、デ
ータ、クロックの信号を共通にでき、出力端子や出力バ
ッファ回路の簡略化が図れる。
【0029】図4は、本発明の第3の実施例を示すブロ
ック図である。同図において、図1におけるのと同様の
動作を行う部分には、同一の番号を付し説明を略す。そ
のほか、図4において、45、46、47、48は、そ
れぞれ基準発振器を含まない3線式で制御されるPLL
回路である。
【0030】本実施例では、図1に示した実施例に対
し、4個のPLL回路45、46、47、48に、3線
式で制御されるPLL回路を用いた。3線式制御では、
上述のように、クロック信号、データ信号、イネーブル
(書き込み可能)信号を供給し、イネーブル信号の期間
に、クロック信号に同期して分周比等を設定するデータ
の書き込み制御を行う方式である。
【0031】これらのうち、本実施例ではクロック信
号、データ信号を4個のPLL回路で共用し、イネーブ
ル信号のみ各PLL回路に個別に供給する構成とした。
本実施例によれば、3線式制御においても、クロック、
データの信号線を共用できるので、制御線の配線領域が
低減され、制御線のクロストーク低減領域も低減でき
る。また、デコード回路21においても、イネーブル信
号のみ個別のPLL回路に供給し、データ、クロックの
信号を共通にでき、出力端子や出力バッファ回路の簡略
化が図れる。
【0032】また、図1の実施例と同様、PLL回路に
必要な基準発振器を複数のPLL回路で共用でき、基準
発振器内で特に実装面積の大きい水晶振動子の数を低減
できるので、実装領域が低減できる効果も有する。
【0033】図5は、本発明の第4の実施例を示すブロ
ック図である。同図において、図1におけるのと同様の
動作を行う部分には、同一の番号を付し説明を略す。そ
のほか、図5において、49、50、51、52は、そ
れぞれ基準発振器を含む3線式で制御されるPLL回路
である。
【0034】本実施例では、図4に示した実施例に対
し、4個のPLL回路49、50、51、52に、基準
発振器をそれぞれ個別に設けた実施例である。個別の基
準発振器を用いることにより、共振子として用いる水晶
振動子の振動周波数を、各PLL回路で任意に設定でき
るので、周波数制御の精度や分周比を個別に設定でき
る。
【0035】また、図4の実施例と同様、3線式制御に
おいても、クロック、データの信号線を共用できるの
で、制御線の配線領域が低減され、制御線のクロストー
ク低減領域も低減できる。また、デコード回路21にお
いても、イネーブル信号のみ個別のPLL回路に供給
し、データ、クロックの信号を共通にでき、出力端子や
出力バッファ回路の簡略化が図れる。
【0036】図6は、本発明の第5の実施例を示すブロ
ック図である。同図において、図4におけるのと同様の
動作を行う部分には、同一の番号を付し説明を略す。本
実施例では、図7に示した従来技術に対し、図1の実施
例と同様、PLL回路に必要な基準発振器を、複数のP
LL回路で共用しており、基準発振器内で特に実装面積
の大きい水晶振動子の数を低減できるので、実装領域が
低減できる効果を有する。
【0037】尚、これまで述べた各実施例では、4系統
の選局回路の場合について述べたが、2系統以上の選局
回路であれば、本発明により、同様に、実装領域の低減
が図れる効果がある。
【0038】図9は、図1におけるリクエスト信号デコ
ード回路21の詳細を示すブロック図である。図9にお
いて、21AはCPU部、21Bはメモリ部、21C,
21D,21EはそれぞれI/O、21FはI/O部、
である。
【0039】図9において、加入者側からのチャネルリ
クエスト信号がその入力端子22に入力されると、該リ
クエスト信号は、I/O21Cを介してCPU部21A
に取り込まれる。すると、CPU部21Aでは、そのリ
クエスト信号(ユーザがリクエストチャネルを示すのに
通常使う便宜的な論理チャネル信号とでも云うべき信
号)を、メモリ部21Bを参照して、PLL回路側デー
タとして用いられる実チャネル信号に変換して、I/O
部21Fに出力する。
【0040】I/O部21Fには、データ生成処理部と
クロック生成処理部が含まれているので、その実チャネ
ル信号により、データ生成処理部で所要のデータを生成
してバスB1上へ出力し、またクロック生成処理部によ
りクロックを生成してバスB2上へ出力する。また切換
回路1〜4に向かう4本の線B4の中から、前記実チャ
ネル信号に対応した1本の線を選択して出力を送出す
る。
【0041】なおメモリ部21Bには、加入者側からの
チャネルリクエスト信号(論理チャネル信号)をPLL
回路側データ(実チャネル信号)に変換するための変換
テーブルが、予めCATV局のセンタ側から与えられ、
I/O21Dを介してCPU部21Aにより取り込ま
れ、格納されているわけである。またCPU部21Aか
らI/O21Eを介してセンタ側へ向かうデータ出力と
いうのは、リクエスト信号デコード回路21の側で障害
が起きたようなとき、これをセンタ側に知らせるため、
通常設けられる出力線である。
【0042】図10は、図4におけるリクエスト信号デ
コード回路21の詳細を示すブロック図である。図9に
示した回路構成と相違する点は、I/O部21Fに、イ
ネーブル(タイミング)信号生成処理部が4組含まれて
いて、その中の一つが、加入者側からの論理チャネル信
号をメモリ部21Bで変換して得られる実チャネル信号
に対応して、選択され、イネーブル信号として、4本の
線E1〜E4の中の一つから出力されるようになってい
る点である。そのほかは、図9に示したそれと同じであ
る。
【0043】
【発明の効果】本発明によれば、多数チャネルが入力さ
れ、加入者が希望するチャネルのみを選択し、加入者に
伝送する光CATVシステムの中継装置について、その
中継装置内のチャネル選局装置において、選局回路の周
波数変換に用いる可変局部発振器の発振信号周波数を制
御する複数個のPLL回路に、シリアル制御バスでアド
レスを指定し、PLL回路に入力されるチャネルリクエ
スト信号のデ−タを共通の信号ラインから供給する構成
とすることにより、制御線の配線領域が低減され、制御
線のクロストーク低減領域も不必要になるという利点が
ある。
【0044】さらに、デコード回路においても、アドレ
スデータにより特定のPLL回路を選択、制御できるの
で、データ、クロックの信号を共通にでき、出力端子や
出力バッファ回路の簡略化が図れる。
【0045】さらに、同様の構成を3線式制御のPLL
回路にも適用し、クロック、データの信号線を共用し、
イネーブル信号のみ各PLL回路に供給することで、制
御線の配線領域が低減され、制御線のクロストーク低減
領域も低減できる。また、デコード回路においても、イ
ネーブル信号のみ個別のPLL回路に供給し、データ、
クロックの信号を共通にでき、出力端子や出力バッファ
回路の簡略化が図れる。
【0046】また、PLL回路に必要な基準発振器を、
複数のPLL回路で共用する構成とすることにより基準
発振器の実装領域が低減できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すブロック図であ
る。
【図2】図1において基準発振器23の発振信号を、4
個のPLL回路17〜20で共用するのに必要な回路の
具体例を示す回路図である。
【図3】本発明の第2の実施例を示すブロック図であ
る。
【図4】本発明の第3の実施例を示すブロック図であ
る。
【図5】本発明の第4の実施例を示すブロック図であ
る。
【図6】本発明の第5の実施例を示すブロック図であ
る。
【図7】チャネル選局装置の従来例を示すブロック図で
ある。
【図8】一般的なPLL回路の構成例を示すブロック図
である。
【図9】図1におけるリクエスト信号デコード回路21
の詳細を示すブロック図である。
【図10】図4におけるリクエスト信号デコード回路2
1の詳細を示すブロック図である。
【符号の説明】
1〜4…切換回路、5〜8…周波数変換器、9〜12…
帯域通過フィルタ、13〜16,53…局部発振器、1
7〜20,41〜52…PLL回路、21…デコード回
路、22…選局リクエスト信号入力端子、23…基準発
振器、54,58…固定分周器、55…可変分周器、5
6…制御回路、57…位相比較器、60…チャージポン
プ回路、61…低域通過フィルタ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 CATV局と加入者との中間に位置し
    て、前記CATV局からの複数チャネルの信号を前記加
    入者へ中継する中継装置があるものとして、その中継装
    置の中に各加入者対応に設けられたチャネル選局装置に
    おいて、 前記各加入者には、1加入者当たり或る一定の複数台の
    受信設備が設備されるものとして、それぞれの受信設備
    が独立に希望チャネルをリクエストしてくるのに備え
    て、その同じ数の複数系統の選局設備を対応させて備え
    ておき、 かつ、各選局設備を構成する局部発振器とその周波数制
    御用のPLL回路のうち、PLL回路に選局設備毎のア
    ドレスを付与すると共に、当該チャネル選局装置内にあ
    る、希望チャネルのリクエスト信号の受信手段と、各P
    LL回路と、の間を、共通バスにより接続しておき、 前記受信手段に、加入者側の或る受信設備から希望チャ
    ネルのリクエスト信号が受信されて、そのリクエスト信
    号に対応した選局設備を選ぶとき、PLL回路に予め付
    与された前記アドレス信号を、該受信手段から前記共通
    バスに送出することにより、当該選局設備を選ぶように
    したことを特徴とするチャネル選局装置。
  2. 【請求項2】 請求項1に記載のチャネル選局装置にお
    いて、前記共通バスが、PLL回路に予め付与された前
    記アドレス信号とPLL回路内の可変分周器の分周比を
    設定するデータ信号とを組み合わせて伝送するデータバ
    スと、同期用のクロック信号を伝送するクロックバス
    と、から成ることを特徴とするチャネル選局装置。
  3. 【請求項3】 請求項1又は2に記載のチャネル選局装
    置において、前記各PLL回路が、所要の基準発振器
    を、共通の1個の基準発振器で共用したことを特徴とす
    るチャネル選局装置。
  4. 【請求項4】 CATV局と加入者との中間に位置し
    て、前記CATV局からの複数チャネルの信号を前記加
    入者へ中継する中継装置があるものとして、その中継装
    置の中に各加入者対応に設けられたチャネル選局装置に
    おいて、 前記各加入者には、1加入者当たり或る一定の複数台の
    受信設備が設備されるものとして、それぞれの受信設備
    が独立に希望チャネルをリクエストしてくるのに備え
    て、その同じ数の複数系統の選局設備を対応させて備え
    ておき、 かつ、各選局設備を構成する局部発振器とその周波数制
    御用のPLL回路のうち、各PLL回路と、当該チャネ
    ル選局装置内にある、希望チャネルのリクエスト信号の
    受信手段と、の間を、共通バスにより接続すると共に、
    該受信手段と各PLL回路との間を個別にイネーブル信
    号線により接続しておき、 前記受信手段に、加入者側の或る受信設備から希望チャ
    ネルのリクエスト信号が受信されて、そのリクエスト信
    号に対応した選局設備を選ぶとき、PLL回路内の可変
    分周器の分周比を設定するデータ信号と同期用のクロッ
    ク信号は、受信手段から前記共通バスを介して送出し、
    前記データ信号を実際に書き込むべき、前記リクエスト
    信号に対応したPLL回路は、前記個別のイネーブル信
    号線により前記受信手段からイネーブル信号を送出する
    ことにより指定して、当該選局設備を選ぶようにしたこ
    とを特徴とするチャネル選局装置。
JP5230258A 1993-09-16 1993-09-16 チャネル選局装置 Pending JPH0787473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5230258A JPH0787473A (ja) 1993-09-16 1993-09-16 チャネル選局装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5230258A JPH0787473A (ja) 1993-09-16 1993-09-16 チャネル選局装置

Publications (1)

Publication Number Publication Date
JPH0787473A true JPH0787473A (ja) 1995-03-31

Family

ID=16904989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5230258A Pending JPH0787473A (ja) 1993-09-16 1993-09-16 チャネル選局装置

Country Status (1)

Country Link
JP (1) JPH0787473A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414468A (zh) * 2013-06-25 2013-11-27 广州思信电子科技有限公司 锁相环***
US8907704B2 (en) 2012-08-29 2014-12-09 Mitsubishi Electric Corporation Frequency synthesizer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907704B2 (en) 2012-08-29 2014-12-09 Mitsubishi Electric Corporation Frequency synthesizer
CN103414468A (zh) * 2013-06-25 2013-11-27 广州思信电子科技有限公司 锁相环***

Similar Documents

Publication Publication Date Title
JPH027687A (ja) 信号分配ケーブルネットワークシステム
US5774458A (en) Multiplex amplifiers for two-way communications in a full-service network
CA1154888A (en) System for the exchange and distribution of information over a subscribers' telephone network
US4949170A (en) Video information transmission service system and head end device therefor
JPH05501039A (ja) 通信システム
WO1998054844A1 (en) Centralized channel selection in a distributed rf antenna system
JPH05501790A (ja) 同時複数チャネル能力を備えたデータマルチプレクサ
JP3744435B2 (ja) 電力線搬送通信用モデム
US6246434B1 (en) Video apparatus which can be adjusted easily
JPH0787473A (ja) チャネル選局装置
IL46827A (en) Wired broadcasting systems
JP2005505182A (ja) クロック信号間の差の補償
EP0118161B1 (en) Switching system
JPH10243370A (ja) Catvシステムのヘッドエンドで使用される分配器及び混合器
JP2848161B2 (ja) 無線通信方式
JPH07111482A (ja) 自動周波数制御装置
JP2795095B2 (ja) 受信チャンネル選択復調装置
JP2893863B2 (ja) 伝送装置
JPH06141333A (ja) 遅延回路
JP3065018B2 (ja) 速度変換方法及び速度変換回路
JP3986773B2 (ja) 地上波デジタル放送受信チューナ
KR920010321B1 (ko) 케이블 텔리비젼 방송 동조방법
JP2865810B2 (ja) Catv受信機のバス制御装置
JPH04172003A (ja) ダブルヘテロダイン信号選択回路装置
JPH05161081A (ja) Rfモジュレータ