JPH0787442A - Picture recording and reproducing device - Google Patents
Picture recording and reproducing deviceInfo
- Publication number
- JPH0787442A JPH0787442A JP5227314A JP22731493A JPH0787442A JP H0787442 A JPH0787442 A JP H0787442A JP 5227314 A JP5227314 A JP 5227314A JP 22731493 A JP22731493 A JP 22731493A JP H0787442 A JPH0787442 A JP H0787442A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- field
- image
- noninterlaced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、外部からの画像信号を
一旦取り込むメモリを内蔵し、取り込んだ画像信号を記
録媒体に記録し、再生可能な画像記録再生装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image recording / reproducing apparatus which has a built-in memory for temporarily receiving an image signal from the outside and can record and reproduce the captured image signal on a recording medium.
【0002】[0002]
【従来の技術】この種の装置として、従来からスチルビ
デオ(以下SV)が知られている。一般的にSVは、ビ
デオフロッピー等の磁気記録媒体に50枚程度の記録ト
ラックを同心円上に形成し、各トラックごとに1枚の映
像信号を1フィールド分記録するものである。そしてこ
のように記録した信号を再生する際は、一般に1ヘッド
で行っているので、1フィールド分の画像しか再生され
ない。そのため1フレーム分の画像を作るためにもう一
方のフィールドを補間しなければならない。2. Description of the Related Art Still video (hereinafter referred to as SV) is known as a device of this type. In general, the SV is a magnetic recording medium such as a video floppy with about 50 recording tracks formed concentrically, and one video signal for one field is recorded on each track. When the signal recorded in this way is reproduced, since generally one head is used, only the image for one field is reproduced. Therefore, the other field must be interpolated in order to create an image for one frame.
【0003】通常単純に同じフィールドの2度出しを行
うと、出力ビデオ信号がインターレース信号のためライ
ンフリッカーを生じるので、一方のフィールド画像とし
て再生された画像を出力し、もう一方のフィールド画像
としては、メモリに一旦書き込んだ再生フィールド画像
を読み出しながら、フィールド内の各ライン間で加算平
均をとった画像を補間して出力している。Usually, when the same field is simply output twice, an output video signal is an interlaced signal, so line flicker occurs. Therefore, an image reproduced as one field image is output and the other field image is output. While reading the reproduced field image once written in the memory, the image obtained by adding and averaging between the lines in the field is interpolated and output.
【0004】[0004]
【発明が解決しようとしている課題】しかしながら上記
画像記録再生装置においては、外部信号にノンインター
レース信号が入力された場合、記録画像をインターレー
ス信号としてTVモニタする時に、ラインフリッカーが
生じる欠点がある。However, in the above-mentioned image recording / reproducing apparatus, when a non-interlaced signal is input as an external signal, there is a drawback that line flicker occurs when a recorded image is monitored as an interlaced signal on a TV.
【0005】[0005]
【課題を解決するための手段】本発明は前述した問題点
を解決するためになされたもので、画像記録再生装置に
おいて、入力信号がインターレース信号であるか、ノン
インターレース信号であるかを判別する手段を有し、ノ
ンインターレース信号である場合に補間を行う手段を有
することを特徴とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and determines whether an input signal is an interlaced signal or a non-interlaced signal in an image recording / reproducing apparatus. And a means for performing interpolation when the signal is a non-interlaced signal.
【0006】[0006]
【実施例】以下図を用いて本発明の実施例について説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【0007】《実施例1》本発明の画像記録再生装置を
図1に示す。図1において、1は後述の入力輝度信号
(Y)+同期信号(S)をデジタル信号に変換する第1
のアナログ/デジタル(A/D)変換器、2は入力色差
信号(R−Y,B−Y)をデジタル信号に変換する第2
のA/D変換器、3は奇数フィールドの画像信号を記憶
するメモリ(以下ODDメモリ)、4は偶数フィールド
の画像信号を記憶するメモリ(以下EVENメモリ)、
5は入力された輝度信号と同期信号とを分離する同期信
号分離回路である。6は各メモリを制御するメモリ制御
回路、7はスイッチS7から出力された輝度信号をアナ
ログ信号に変換する第1のデジタル/アナログ(D/
A)変換器、8はスイッチS7から出力された線順次信
号をアナログ信号に変換する第2のD/A変換器であ
る。9は第2のD/A変換器8からの出力信号を1ライ
ン遅延させる第1の遅延線、10は第1及び第2のD/
A変換器7,8からの出力信号をFM周波数で変調する
変調器である。11は記録再生ヘッド、12は磁気ディ
スク等の磁気記録媒体、13はスイッチS4からの出力
信号をFM周波数で復調する復調器である。14は入力
信号がノンインターレース信号であることを検出するノ
ンインター検出回路、15はCPU、16は同期信号発
生回路、17は第2の遅延線、18は割り算器、19は
磁気記録媒体12を一定回転数で回転させるスピンドル
モータ、20はスピンドルモータ18の回転数を制御す
るサーボ回路、21は装置の記録再生等の操作のための
キー入力部である。Example 1 An image recording / reproducing apparatus of the present invention is shown in FIG. In FIG. 1, reference numeral 1 is a first for converting an input luminance signal (Y) + synchronization signal (S) described later into a digital signal.
Analog / digital (A / D) converter, 2 is a second for converting input color difference signals (RY, BY) into digital signals
Of A / D converter, 3 is a memory for storing an image signal of an odd field (hereinafter, ODD memory), 4 is a memory for storing an image signal of an even field (hereinafter, EVEN memory),
Reference numeral 5 is a sync signal separation circuit for separating the input luminance signal and sync signal. Reference numeral 6 is a memory control circuit for controlling each memory, and 7 is a first digital / analog (D / A / D) for converting the luminance signal output from the switch S7 into an analog signal.
A) A converter, 8 is a second D / A converter for converting the line-sequential signal output from the switch S7 into an analog signal. Reference numeral 9 is a first delay line for delaying the output signal from the second D / A converter 8 by one line, and 10 is the first and second D / A converters.
This is a modulator that modulates the output signals from the A converters 7 and 8 at the FM frequency. Reference numeral 11 is a recording / reproducing head, 12 is a magnetic recording medium such as a magnetic disk, and 13 is a demodulator for demodulating an output signal from the switch S4 at an FM frequency. 14 is a non-inter detection circuit for detecting that the input signal is a non-interlaced signal, 15 is a CPU, 16 is a synchronizing signal generation circuit, 17 is a second delay line, 18 is a divider, and 19 is the magnetic recording medium 12. A spindle motor that rotates at a constant rotation speed, 20 is a servo circuit that controls the rotation speed of the spindle motor 18, and 21 is a key input unit for operations such as recording and reproduction of the apparatus.
【0008】次に装置の基本動作について述べる。まず
外部入力信号の記録時は、不図示のカメラ等から輝度信
号(Y)+同期信号(S)と、色差信号(R−Y,B−
Y)が入力され、一旦メモリに画像が取り込まれた後に
磁気記録媒体12へ記録される。記録(REC)/再生
(PB)信号がREC信号になりスイッチS1,S3が
記録側に切り換わると、スイッチS2においてR−Y,
B−Y信号はラインスイッチ信号(LSW)で1ライン
ごとに切り替えられ、線順次信号(R−Y/B−Y)と
なりスイッチS3を通り第2のA/D変換器2へ入力さ
れ、デジタル信号に変換される。さらに後述する補間モ
ード以外の場合、スイッチS5を通りODDメモリ3の
ポートW0及びEVENメモリ4のポートW0へ書き込
まれる。Next, the basic operation of the apparatus will be described. First, when recording an external input signal, a luminance signal (Y) + synchronization signal (S) and color difference signals (RY, B-
Y) is input, the image is once captured in the memory, and then recorded on the magnetic recording medium 12. When the recording (REC) / reproduction (PB) signal becomes the REC signal and the switches S1 and S3 are switched to the recording side, RY,
The BY signal is switched for each line by the line switch signal (LSW), becomes a line sequential signal (RY / BY), is input to the second A / D converter 2 through the switch S3, and is digitally input. Converted to a signal. Further, in a mode other than the interpolation mode described later, the data is written to the port W0 of the ODD memory 3 and the port W0 of the EVEN memory 4 through the switch S5.
【0009】ここで使用するメモリは、3ポートのシリ
アルメモリで1つで1フィールド分の容量があり、かつ
3ポート独立して非同期で制御できるものとする。ま
た、ポートW0は書き込み用、ポートR1は読み出し用
(補間等の信号処理用)、ポートR2は読み出し用(T
Vモニタ出力用)として用いる。It is assumed that the memory used here is a 3-port serial memory, has a capacity of one field, and can be asynchronously controlled independently of the three ports. Port W0 is for writing, port R1 is for reading (for signal processing such as interpolation), and port R2 is for reading (T
(For V monitor output).
【0010】一方Y+S信号は、同期分離回路5で分離
されメモリ制御回路6及びノンインター検出回路14へ
送られる。ノンインター検出回路14は、ノンインター
レース信号の場合だけ、メモリ制御回路6へノンインタ
ーレース信号であることを示す信号を出力する。メモリ
制御回路6は、CPU15及びノンインター検出回路1
4からの書き込み命令により第1の同期信号(S)に同
期して各メモリにおける書き込み制御を行う。メモリ書
き込みはWEO信号(ODDメモリ書き込み制御信
号)、WEE信号(EVENメモリ読み出し制御信号)
で制御され、Hiレベルの時に書き込みが行われる。On the other hand, the Y + S signal is separated by the sync separation circuit 5 and sent to the memory control circuit 6 and the non-inter detection circuit 14. The non-interlace detection circuit 14 outputs a signal indicating the non-interlace signal to the memory control circuit 6 only in the case of the non-interlace signal. The memory control circuit 6 includes the CPU 15 and the non-inter detection circuit 1.
In response to the write command from 4, the write control in each memory is performed in synchronization with the first synchronization signal (S). For memory writing, WEO signal (ODD memory write control signal), WEE signal (EVEN memory read control signal)
The writing is performed at the Hi level.
【0011】読み出し用ポートR1は、記録時は使用さ
れないが、読み出し用ポートR2はRE2O信号(OD
Dメモリ読み出し制御信号)、RE2E信号(EVEN
メモリ読み出し制御信号)で制御されTVモニタ用のた
め常にODD/EVEN交互に読み出しが行われ、スイ
ッチS7を通り第1及び第2のD/A変換器7,8でア
ナログ信号に変換される。ここでRE2E信号,RE2
O信号は、1フィールドごとにHiになり、書き込み側
の第1の同期信号とは非同期な第2の同期信号から読み
出しタイミングを発生しており常に安定な同期が得られ
る。The read port R1 is not used at the time of recording, but the read port R2 uses the RE2O signal (OD
D memory read control signal), RE2E signal (EVEN
It is controlled by the memory read control signal) and is always read alternately for ODD / EVEN for the TV monitor, and is converted into an analog signal by the first and second D / A converters 7 and 8 through the switch S7. Here, RE2E signal, RE2
The O signal becomes Hi for each field, and the read timing is generated from the second synchronization signal that is asynchronous with the first synchronization signal on the writing side, so that stable synchronization is always obtained.
【0012】また、第1のD/A変換器7より出力され
た輝度信号Yには、同期信号発生回路16より出力され
た第2の同期信号(S)が付加される。第2のD/A変
換器8より出力されたR−Y/B−Y信号はスルー信号
と、第1の遅延線9を通る遅延信号とをスイッチS8,
S9で切り替えて同時化しR−Y,B−Y信号に復元さ
れTVモニタ用に出力される。さらに磁気記録媒体12
に記録する場合は一度メモリ書き込みを禁止して画像を
フリーズした後、TVモニタ出力用のY+S,R−Y/
B−Y信号を変調器10において磁気記録媒体フォーマ
ットに準拠したFM周波数で変調し、REC/PB信号
がREC側となりスイッチS4を通り記録再生ヘッド1
1で磁気記録媒体12に記録される。The second sync signal (S) output from the sync signal generation circuit 16 is added to the luminance signal Y output from the first D / A converter 7. The R-Y / B-Y signal output from the second D / A converter 8 is converted into a through signal and a delayed signal passing through the first delay line 9 by a switch S8,
In S9, the signals are switched and synchronized at the same time to be restored to RY and BY signals and output for TV monitor. Furthermore, the magnetic recording medium 12
If you want to record on the screen, write in the memory once and freeze the image. Then, Y + S, RY / Y for TV monitor output
The BY signal is modulated by the modulator 10 at the FM frequency conforming to the magnetic recording medium format, and the REC / PB signal becomes the REC side and passes through the switch S4 to perform the recording / reproducing head 1.
1 is recorded on the magnetic recording medium 12.
【0013】次に再生時は、REC/PB信号がPBに
なり記録再生ヘッド11の出力はスイッチS4を通り復
調器13でY+S信号,R−Y/B−Y信号に変換され
る。Y+S信号はスイッチS1を通り第1のA/D変換
器1へ送られ、R−Y/B−Y信号はスイッチS3を通
り第2のA/D変換器2へ送られる。Next, during reproduction, the REC / PB signal becomes PB, and the output of the recording / reproducing head 11 passes through the switch S4 and is converted into the Y + S signal and the RY / BY signal by the demodulator 13. The Y + S signal is sent to the first A / D converter 1 through the switch S1, and the RY / B-Y signal is sent to the second A / D converter 2 through the switch S3.
【0014】ここで磁気記録媒体再生を1ヘッドで行う
場合1フィールド分の画像しか再生されないため、一方
のフィールドは再生された画像をメモリ3またはメモリ
4に書き込み、もう一方のフィールドには、メモリに一
旦書き込んだフィールド画像を読み出しながらライン間
で加算平均を取った画像を補間して書き込む。つまり、
ODDフィールドの再生の場合、まずスイッチS5を制
御する補間信号がLowのままでスイッチS5がスルー
信号を選択し、WEO信号が1フィールドHiとなりO
DDメモリ3に書き込みが行われる。次の1フィールド
でWEE,RE1OがHiとなりODDメモリ3のポー
トR1から読み出しながら、スイッチS6を通ったスル
ー信号と、第2の遅延線17で遅延した信号とを加算
し、さらに割り算器18で1/2にすることによりライ
ン間で平均をとり、スイッチS5を通りEVENメモリ
4に書き込まれ補間が完了する。When reproducing the magnetic recording medium with one head, only one field of the image is reproduced, so that the reproduced image is written in the memory 3 or the memory 4 in one field and the memory is recorded in the other field. While reading the field image once written in, the image obtained by taking the arithmetic mean between the lines is interpolated and written. That is,
In the case of reproduction of the ODD field, first, the interpolation signal for controlling the switch S5 remains Low, the switch S5 selects the through signal, and the WEO signal becomes 1 field Hi and becomes O.
Writing to the DD memory 3 is performed. In the next 1 field, WEE and RE1O become Hi, and while reading from the port R1 of the ODD memory 3, the through signal passed through the switch S6 and the signal delayed by the second delay line 17 are added, and the divider 18 further By halving, an average is obtained between the lines, and the average is written in the EVEN memory 4 through the switch S5 to complete the interpolation.
【0015】メモリ書き込みのタイミングは、外部ビデ
オ入力信号がインターレース信号のメモリ書き込みの場
合には、WEO,WEE信号が1フィールドごとに交互
にHiとなりTVモニタ用のため常にODD/EVEN
交互に読み出しが行われる。このようにポートR1を補
間時にのみ使用し、ポートR2をTVモニタ専用に使用
した場合、モニタ画像が入力の影響で途切れることな
く、しかも同期の安定も確保できる。When the external video input signal is an interlaced signal, the memory write timing is such that the WEO and WEE signals are alternately set to Hi for each field and are always ODD / EVEN for TV monitor.
Reading is performed alternately. In this way, when the port R1 is used only during interpolation and the port R2 is used exclusively for the TV monitor, the monitor image is not interrupted by the influence of the input, and the stable synchronization can be secured.
【0016】次に、図2を用いて外部入力信号がノンイ
ンターレース信号の場合の動作について説明する。Next, the operation when the external input signal is a non-interlaced signal will be described with reference to FIG.
【0017】図2(a)は、ノンインターレース信号が
入力された際の第1の動作例を説明するためのタイムチ
ャートである。まず、1フィールド目の信号が入力され
ると、WEO,WEEを共にHiとし、ODDメモリ
3、EVENメモリ4の各々に1フィールド分の画像を
記憶する。そして、次の1フィールドにおいては、ライ
ン間補間信号を作るために、ODDメモリ3に記憶され
ている画像を用いるので、RE1OをHiにしてODD
メモリ3から奇数フィールドの画像を読み出す。このO
DDメモリ3からの1フィールド分の画像に、前述のよ
うな処理を施すことによりライン間補間信号を生成し、
EVENメモリ4に新たに書き込む。この時、WEEは
Hiのままである。FIG. 2A is a time chart for explaining the first operation example when a non-interlaced signal is input. First, when the signal of the first field is input, both WEO and WEE are set to Hi, and an image for one field is stored in each of the ODD memory 3 and the EVEN memory 4. Then, in the next one field, the image stored in the ODD memory 3 is used to create the inter-line interpolation signal, so RE1O is set to Hi and ODD is set.
The image of the odd field is read from the memory 3. This O
An interline interpolation signal is generated by performing the above-described processing on the image for one field from the DD memory 3.
Newly write to the EVEN memory 4. At this time, WEE remains Hi.
【0018】その後、前述のノンインターレース信号の
場合と同様にODDメモリ3、EVENメモリ4から交
互に画像信号を読み出す。この動作を続けることによ
り、入力に対しては1フィールドごとの間引きになる
が、モニタに出力した際のラインフリッカーを低減する
ことができる。After that, the image signals are alternately read from the ODD memory 3 and the EVEN memory 4 as in the case of the non-interlaced signal described above. By continuing this operation, although the input is thinned out for each field, it is possible to reduce the line flicker when outputting to the monitor.
【0019】そしてこの場合、4フィールド目のタイミ
ングでキー入力部21により記録動作がなされると、O
DDメモリ3、EVENメモリ4各々の書き込みを禁止
して読み出しを繰り返す。In this case, when a recording operation is performed by the key input unit 21 at the timing of the fourth field, O
Writing is prohibited in each of the DD memory 3 and the EVEN memory 4, and reading is repeated.
【0020】図2(b)はノンインターレース信号が入
力された際の第2の動作例を説明するためのタイムチャ
ートである。図2(b)からわかるように、本動作例に
おいては、記録する直前まではライン間補間信号の生成
をしない。そして、記録直前の奇数フィールドの画像か
ら補間信号を生成して読み出しを行い、モニタ表示を行
う。このため、記録の直前までの画像をモニタするとラ
インフリッカーが発生するが、1フィールドごとに間引
きがなくなり、記録後にモニタをしてもラインフリッカ
ーが発生しない。FIG. 2B is a time chart for explaining the second operation example when a non-interlaced signal is input. As can be seen from FIG. 2B, in this operation example, the interline interpolation signal is not generated until immediately before recording. Then, an interpolation signal is generated from the image of the odd-numbered field immediately before recording, the readout is performed, and the monitor display is performed. For this reason, line flicker occurs when the image up to immediately before recording is monitored, but thinning is not performed for each field, and line flicker does not occur even when monitoring is performed after recording.
【0021】[0021]
【発明の効果】以上のように画像記録再生装置におい
て、入力信号の同期信号からノンインターレース信号で
あることを検出し、ノンインターレース信号が入力され
た場合、1フィールドで2フィールドメモリの同時書き
込みと、1フィールド前のメモリ画像から補間書きこみ
とを組み合わせることによりラインフリッカーを低減す
ることができる。また1フィールド前の記憶画像から補
間する手段はSV再生のフィールド補間と共有できる。As described above, in the image recording / reproducing apparatus, when the non-interlaced signal is detected from the synchronizing signal of the input signal and the non-interlaced signal is input, the simultaneous writing of the two-field memory in one field is performed. Line flicker can be reduced by combining interpolation writing from the memory image one field before. The means for interpolating from the stored image one field before can be shared with the field interpolation for SV reproduction.
【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】本発明の実施例を示すタイムチャートである。FIG. 2 is a time chart showing an example of the present invention.
【符号の説明】 3 奇数フィールドメモリ 4 偶数フィールドメモリ 6 メモリ制御回路 14 ノンインター検出回路[Explanation of Codes] 3 odd field memory 4 even field memory 6 memory control circuit 14 non-inter detection circuit
Claims (1)
か、ノンインターレース信号であるかを判別する手段を
有し、ノンインターレース信号である場合に補間を行う
手段を有することを特徴とする画像記録再生装置。1. An image recording / reproducing apparatus having means for determining whether an input signal is an interlaced signal or a non-interlaced signal, and having means for interpolating when the input signal is a non-interlaced signal. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5227314A JPH0787442A (en) | 1993-09-13 | 1993-09-13 | Picture recording and reproducing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5227314A JPH0787442A (en) | 1993-09-13 | 1993-09-13 | Picture recording and reproducing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0787442A true JPH0787442A (en) | 1995-03-31 |
Family
ID=16858865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5227314A Withdrawn JPH0787442A (en) | 1993-09-13 | 1993-09-13 | Picture recording and reproducing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0787442A (en) |
-
1993
- 1993-09-13 JP JP5227314A patent/JPH0787442A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2531606B2 (en) | Video signal processor | |
JPH0685587B2 (en) | Playback device | |
US4774594A (en) | Apparatus for reproducing component color video signals time-axis compressed on a recording medium using write clock signals centered between read clock signals | |
EP0170267A2 (en) | Video signal recording and reproducing apparatus | |
JPH0787442A (en) | Picture recording and reproducing device | |
JPH01233976A (en) | Transmission system for video signal | |
JP2860988B2 (en) | Image storage device | |
JP2737149B2 (en) | Image storage device | |
JP2692128B2 (en) | Image processing circuit | |
JP2681996B2 (en) | Image processing device | |
JP3112078B2 (en) | Image storage device | |
JP2737148B2 (en) | Image storage device | |
JP2531616B2 (en) | Image signal recording device | |
JP2782718B2 (en) | Image processing device | |
JPH04284795A (en) | Disk reproducing device | |
JPH0773361B2 (en) | Information playback device | |
JP2865288B2 (en) | Video signal composite recorder | |
JP2931442B2 (en) | Video signal recording and playback device | |
JP3282200B2 (en) | Recording and playback device | |
JP2568762B2 (en) | Error rectifier for color video signal | |
JP2864859B2 (en) | Video signal playback device | |
JPH0787458A (en) | Picture recording and reproducing device | |
JPH051674B2 (en) | ||
JPS61283289A (en) | Recording and reproducing device for video signal | |
JPH02109484A (en) | Recording/reproducing method for video signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |