JPH0786620A - ダイヤモンド半導体デバイス - Google Patents
ダイヤモンド半導体デバイスInfo
- Publication number
- JPH0786620A JPH0786620A JP5226235A JP22623593A JPH0786620A JP H0786620 A JPH0786620 A JP H0786620A JP 5226235 A JP5226235 A JP 5226235A JP 22623593 A JP22623593 A JP 22623593A JP H0786620 A JPH0786620 A JP H0786620A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- type layer
- diamond
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 197
- 239000010432 diamond Substances 0.000 title claims abstract description 197
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 137
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 69
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052796 boron Inorganic materials 0.000 claims abstract description 35
- 239000002019 doping agent Substances 0.000 claims description 52
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 59
- 239000000969 carrier Substances 0.000 abstract description 22
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 453
- 239000013078 crystal Substances 0.000 description 27
- 238000002474 experimental method Methods 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000009826 distribution Methods 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000013213 extrapolation Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Bipolar Transistors (AREA)
- Carbon And Carbon Compounds (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ｐｎ接合部で半導体的伝導が支配的になって
キャリアを制御可能にすることにより、良好なダイオー
ド特性またはトランジスタ特性が実現されるダイヤモン
ド半導体デバイスを提供する。 【構成】 基板１０上には、ｉ型層２０、ｎ型層３０、
ｉ型層２１及びｐ型層４０が順次積層して形成され、層
３０と４０の露出した表面に、それぞれ電極層５０、５
１が部分的に選択成長されている。層２１では、窒素濃
度、ホウ素濃度は夫々層３０、４０の値未満でこれらの
層では、キャリアの伝導として金属的伝導が支配的なの
で、室温程度においても低抵抗の伝導性が得られる。接
合部では逆方向の耐電圧が大きく半導体的伝導が支配的
になり、整流性が得られる。
キャリアを制御可能にすることにより、良好なダイオー
ド特性またはトランジスタ特性が実現されるダイヤモン
ド半導体デバイスを提供する。 【構成】 基板１０上には、ｉ型層２０、ｎ型層３０、
ｉ型層２１及びｐ型層４０が順次積層して形成され、層
３０と４０の露出した表面に、それぞれ電極層５０、５
１が部分的に選択成長されている。層２１では、窒素濃
度、ホウ素濃度は夫々層３０、４０の値未満でこれらの
層では、キャリアの伝導として金属的伝導が支配的なの
で、室温程度においても低抵抗の伝導性が得られる。接
合部では逆方向の耐電圧が大きく半導体的伝導が支配的
になり、整流性が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ダイヤモンドを半導体
材料として用い、ダイオードやトランジスタ等に形成さ
れるダイヤモンド半導体デバイスに関する。
材料として用い、ダイオードやトランジスタ等に形成さ
れるダイヤモンド半導体デバイスに関する。
【０００２】
【従来の技術】従来、高温や高放射線などの環境下で安
定動作する半導体デバイスや、高出力における動作に耐
え得る半導体デバイスが要望されており、これらの半導
体材料としてダイヤモンドの使用が注目されていた。
定動作する半導体デバイスや、高出力における動作に耐
え得る半導体デバイスが要望されており、これらの半導
体材料としてダイヤモンドの使用が注目されていた。
【０００３】このダイヤモンドでは、シリコンと同様に
してIII 族元素、Ｖ族元素をそれぞれ添加することによ
り、ｐ型半導体またはｎ型半導体が得られる。また、エ
ネルギーギャップが約５．５ｅＶと大きいことは、半導
体としてキャリアの伝導が制御不能となる真性領域が温
度１４００℃以下に存在しないことを示している。その
ため、ダイヤモンドを半導体として用いることにより、
熱的に安定、すなわち高温化で動作可能な半導体デバイ
スが形成される可能性がある。
してIII 族元素、Ｖ族元素をそれぞれ添加することによ
り、ｐ型半導体またはｎ型半導体が得られる。また、エ
ネルギーギャップが約５．５ｅＶと大きいことは、半導
体としてキャリアの伝導が制御不能となる真性領域が温
度１４００℃以下に存在しないことを示している。その
ため、ダイヤモンドを半導体として用いることにより、
熱的に安定、すなわち高温化で動作可能な半導体デバイ
スが形成される可能性がある。
【０００４】また、ダイヤモンドは、化学的に安定であ
る上に、シリコンに比較して１０倍以上となる熱伝導率
２０Ｗ／ｃｍ・Ｋを有して放熱性に優れている。さら
に、温度３００Ｋにおいて電子移動度２０００ｃｍ2 ／
Ｖ・ｓ及びホール移動度２１００ｃｍ2 ／Ｖ・ｓを示す
ようにキャリア移動度が大きい上に、誘電率が５．５と
小さく、破壊電界が５ｘ１０6 Ｖ／ｃｍと大きいという
特徴を有する。そのため、ダイヤモンド半導体は、高周
波で高出力の電力で使用可能な半導体デバイスとしても
有望である。
る上に、シリコンに比較して１０倍以上となる熱伝導率
２０Ｗ／ｃｍ・Ｋを有して放熱性に優れている。さら
に、温度３００Ｋにおいて電子移動度２０００ｃｍ2 ／
Ｖ・ｓ及びホール移動度２１００ｃｍ2 ／Ｖ・ｓを示す
ようにキャリア移動度が大きい上に、誘電率が５．５と
小さく、破壊電界が５ｘ１０6 Ｖ／ｃｍと大きいという
特徴を有する。そのため、ダイヤモンド半導体は、高周
波で高出力の電力で使用可能な半導体デバイスとしても
有望である。
【０００５】なお、このようなダイヤモンド半導体及び
ダイヤモンド半導体デバイスに関する先行技術として
は、特開昭５９−２０８８２１号公報、特開昭５９−２
１３１２６号公報及び特開昭６２−７０２９５号公報等
に詳細に記述されている。
ダイヤモンド半導体デバイスに関する先行技術として
は、特開昭５９−２０８８２１号公報、特開昭５９−２
１３１２６号公報及び特開昭６２−７０２９５号公報等
に詳細に記述されている。
【０００６】
【発明が解決しようとする課題】しかしながら、ダイヤ
モンドを構成する炭素は小さい原子半径が小さく、かつ
原子密度が大きいことにより、これにドープされるドー
パントはホウ素または窒素などの比較的小さい原子半径
を有するものに限定されることになる。
モンドを構成する炭素は小さい原子半径が小さく、かつ
原子密度が大きいことにより、これにドープされるドー
パントはホウ素または窒素などの比較的小さい原子半径
を有するものに限定されることになる。
【０００７】図１（ｂ）に、ダイヤモンド半導体による
ｐｎ接合を説明するエネルギーダイアグラムを示す。こ
こでは、ｎ型ダイヤモンド及びｐ型ダイヤモンドは直接
に接合され、印加電圧がゼロの熱平衡状態を図示してい
る。ｎ型ドーパントとして窒素を用いる場合、伝導帯Ｅ
C から測ったドナー準位ＥN は約１〜２ｅＶであり、非
常に深くなる。また、ｐ型ドーパントとしてホウ素を用
いる場合、価電子帯ＥV から測ったアクセプタ準位ＥP
は０．３７ｅＶであり、ドナー準位ＥN と比較して浅く
なる。
ｐｎ接合を説明するエネルギーダイアグラムを示す。こ
こでは、ｎ型ダイヤモンド及びｐ型ダイヤモンドは直接
に接合され、印加電圧がゼロの熱平衡状態を図示してい
る。ｎ型ドーパントとして窒素を用いる場合、伝導帯Ｅ
C から測ったドナー準位ＥN は約１〜２ｅＶであり、非
常に深くなる。また、ｐ型ドーパントとしてホウ素を用
いる場合、価電子帯ＥV から測ったアクセプタ準位ＥP
は０．３７ｅＶであり、ドナー準位ＥN と比較して浅く
なる。
【０００８】印加電圧が順バイアスである場合、ｎ型領
域からｐ型領域に電子が注入され、ｐ型領域からｎ型領
域に正孔が注入されるので、電流が流れる。一方、逆バ
イアスである場合にも、ｐｎ接合部付近で発生する高電
界によってドナー準位ＥN 及びアクセプタ準位ＥP を介
するトンネル効果または、なだれ現象が起こるので、大
きな電流が流れる。この結果、逆方向の耐電圧が小さく
なっているので、ｐｎ接合部ではキャリアの伝導として
金属的伝導が主流であり、整流性が得られない。
域からｐ型領域に電子が注入され、ｐ型領域からｎ型領
域に正孔が注入されるので、電流が流れる。一方、逆バ
イアスである場合にも、ｐｎ接合部付近で発生する高電
界によってドナー準位ＥN 及びアクセプタ準位ＥP を介
するトンネル効果または、なだれ現象が起こるので、大
きな電流が流れる。この結果、逆方向の耐電圧が小さく
なっているので、ｐｎ接合部ではキャリアの伝導として
金属的伝導が主流であり、整流性が得られない。
【０００９】したがって、上記従来のダイヤモンド半導
体デバイスでは、ｐｎ接合部で金属的伝導が支配的にな
ってキャリアを良好に制御することが困難であるという
問題がある。そのため、ｐｎ接合ダイオード、ｐｎｐ接
合トランジスタまたはｎｐｎ接合トランジスタ等として
実用化レベルで機能するダイヤモンド半導体デバイスが
製品化されていない。
体デバイスでは、ｐｎ接合部で金属的伝導が支配的にな
ってキャリアを良好に制御することが困難であるという
問題がある。そのため、ｐｎ接合ダイオード、ｐｎｐ接
合トランジスタまたはｎｐｎ接合トランジスタ等として
実用化レベルで機能するダイヤモンド半導体デバイスが
製品化されていない。
【００１０】そこで、本発明は、以上の問題点に鑑みて
なされたものであり、ｐｎ接合部で半導体的伝導が支配
的になってキャリアを制御可能にすることにより、良好
なダイオード特性またはトランジスタ特性が実現される
ダイヤモンド半導体デバイスを提供することを目的とす
る。
なされたものであり、ｐｎ接合部で半導体的伝導が支配
的になってキャリアを制御可能にすることにより、良好
なダイオード特性またはトランジスタ特性が実現される
ダイヤモンド半導体デバイスを提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明のダイヤモンド半
導体デバイスは、上記の目的を達成するために、ｎ型ド
ーパントが高濃度にドープされて金属的伝導が支配的に
なるように形成されたｎ型ダイヤモンド層と、ｐ型ドー
パントが高濃度にドープされて金属的伝導が支配的にな
るように形成されたｐ型ダイヤモンド層と、これらダイ
ヤモンド層の間に介在して形成された高抵抗ダイヤモン
ド層とを備え、前記高抵抗ダイヤモンド層の層厚及びド
ーパント濃度は半導体的伝導が支配的になる値であるこ
とを特徴とする。
導体デバイスは、上記の目的を達成するために、ｎ型ド
ーパントが高濃度にドープされて金属的伝導が支配的に
なるように形成されたｎ型ダイヤモンド層と、ｐ型ドー
パントが高濃度にドープされて金属的伝導が支配的にな
るように形成されたｐ型ダイヤモンド層と、これらダイ
ヤモンド層の間に介在して形成された高抵抗ダイヤモン
ド層とを備え、前記高抵抗ダイヤモンド層の層厚及びド
ーパント濃度は半導体的伝導が支配的になる値であるこ
とを特徴とする。
【００１２】なお、上記ｎ型ドーパントは、窒素である
ことを特徴としてもよい。
ことを特徴としてもよい。
【００１３】また、上記ｐ型ドーパントは、ホウ素であ
ることを特徴としてもよい。
ることを特徴としてもよい。
【００１４】また、上記高抵抗ダイヤモンド層の層厚
は、３０〜３０００ｎｍの範囲であることを特徴として
もよい。
は、３０〜３０００ｎｍの範囲であることを特徴として
もよい。
【００１５】また、上記ｎ型ダイヤモンド層の窒素濃度
は１ｘ１０17ｃｍ-3以上であり、上記高抵抗ダイヤモン
ド層の窒素濃度は１ｘ１０17ｃｍ-3未満であることを特
徴としてもよい。
は１ｘ１０17ｃｍ-3以上であり、上記高抵抗ダイヤモン
ド層の窒素濃度は１ｘ１０17ｃｍ-3未満であることを特
徴としてもよい。
【００１６】また、上記ｎ型ダイヤモンド層の窒素濃度
は１ｘ１０19ｃｍ-3以上であり、上記高抵抗ダイヤモン
ド層の窒素濃度は１ｘ１０19ｃｍ-3未満であることを特
徴としてもよい。
は１ｘ１０19ｃｍ-3以上であり、上記高抵抗ダイヤモン
ド層の窒素濃度は１ｘ１０19ｃｍ-3未満であることを特
徴としてもよい。
【００１７】また、上記ｐ型ダイヤモンド層のホウ素濃
度は１ｘ１０17ｃｍ-3以上であり、上記高抵抗ダイヤモ
ンド層のホウ素濃度は１ｘ１０17ｃｍ-3未満であること
を特徴としてもよい。
度は１ｘ１０17ｃｍ-3以上であり、上記高抵抗ダイヤモ
ンド層のホウ素濃度は１ｘ１０17ｃｍ-3未満であること
を特徴としてもよい。
【００１８】さらに、上記ｐ型ダイヤモンド層のホウ素
濃度は１ｘ１０19ｃｍ-3以上であり、上記高抵抗ダイヤ
モンド層のホウ素濃度は１ｘ１０19ｃｍ-3未満であるこ
とを特徴としてもよい。
濃度は１ｘ１０19ｃｍ-3以上であり、上記高抵抗ダイヤ
モンド層のホウ素濃度は１ｘ１０19ｃｍ-3未満であるこ
とを特徴としてもよい。
【００１９】
【作用】本発明によれば、ｎ型ダイヤモンド層、ｐ型ダ
イヤモンド層では、それぞれｎ型ドーパント、ｐ型ドー
パントが高濃度にドープして形成されていることによ
り、ドナー準位、アクセプタ準位が縮退してそれぞれ伝
導帯、価電子帯付近に存在している。そのため、キャリ
アの伝導として金属的伝導が支配的になっている。
イヤモンド層では、それぞれｎ型ドーパント、ｐ型ドー
パントが高濃度にドープして形成されていることによ
り、ドナー準位、アクセプタ準位が縮退してそれぞれ伝
導帯、価電子帯付近に存在している。そのため、キャリ
アの伝導として金属的伝導が支配的になっている。
【００２０】また、本発明によれば、このようなｎ型ダ
イヤモンド層及びｐ型ダイヤモンド層の間に、高抵抗ダ
イヤモンド層が介在して形成されている。ここで、本件
出願の発明者は、高抵抗ダイヤモンド層の層厚及びドー
パント濃度を所定の値に設定することにより、ｐｎ接合
部で半導体的伝導が支配的となり、キャリアの制御が可
能であろうと推測した。
イヤモンド層及びｐ型ダイヤモンド層の間に、高抵抗ダ
イヤモンド層が介在して形成されている。ここで、本件
出願の発明者は、高抵抗ダイヤモンド層の層厚及びドー
パント濃度を所定の値に設定することにより、ｐｎ接合
部で半導体的伝導が支配的となり、キャリアの制御が可
能であろうと推測した。
【００２１】図１（ａ）に、本発明のダイヤモンド半導
体デバイスに係るｐｎ接合を説明するエネルギーダイア
グラムを示す。ここでは、ｎ型ダイヤモンド及びｐ型ダ
イヤモンドは高抵抗ダイヤモンド層を介在して接合さ
れ、印加電圧がゼロの熱平衡状態を図示している。
体デバイスに係るｐｎ接合を説明するエネルギーダイア
グラムを示す。ここでは、ｎ型ダイヤモンド及びｐ型ダ
イヤモンドは高抵抗ダイヤモンド層を介在して接合さ
れ、印加電圧がゼロの熱平衡状態を図示している。
【００２２】印加電圧が順バイアスである場合、ｎ型領
域から高抵抗領域の伝導帯を経由してｐ型領域に電子が
注入され、ｐ型領域から高抵抗領域の価電子帯を経由し
てｎ型領域に正孔が注入されるので、電流が流れる。一
方、逆バイアスである場合、高抵抗ダイヤモンド層にド
ーパントは低濃度にドープされ、あるいは実際的にドー
プされていないことにより、キャリアがほとんど存在し
ないので、大きな電流が流れない。
域から高抵抗領域の伝導帯を経由してｐ型領域に電子が
注入され、ｐ型領域から高抵抗領域の価電子帯を経由し
てｎ型領域に正孔が注入されるので、電流が流れる。一
方、逆バイアスである場合、高抵抗ダイヤモンド層にド
ーパントは低濃度にドープされ、あるいは実際的にドー
プされていないことにより、キャリアがほとんど存在し
ないので、大きな電流が流れない。
【００２３】この結果、逆方向の耐電圧が大きくなって
いるので、ｐｎ接合部ではキャリアの伝導として半導体
的伝導が主流であり、整流性が得られる。したがって、
ｐｎ接合部で半導体的伝導が支配的になってキャリアを
制御可能にすることにより、良好なダイオード特性また
はトランジスタ特性が実現される。
いるので、ｐｎ接合部ではキャリアの伝導として半導体
的伝導が主流であり、整流性が得られる。したがって、
ｐｎ接合部で半導体的伝導が支配的になってキャリアを
制御可能にすることにより、良好なダイオード特性また
はトランジスタ特性が実現される。
【００２４】ここで、図２ないし図６に、ダイヤモンド
半導体によるｐｎ接合におけるドーパント濃度分布と、
これに対応するエネルギーダイアグラムをそれぞれ示
す。
半導体によるｐｎ接合におけるドーパント濃度分布と、
これに対応するエネルギーダイアグラムをそれぞれ示
す。
【００２５】まず、高抵抗ダイヤモンド層は、層厚が過
小でｎ型ドーパント濃度ＮA 及びｐ型ドーパント濃度Ｎ
D がほぼゼロである場合、逆バイアスの印加電圧に対し
てｐｎ接合部付近でドナー準位ＥN 及びアクセプタ準位
ＥP を介するトンネル効果が起こることにより、電流が
流れるので、整流性が得られない（図２参照）。
小でｎ型ドーパント濃度ＮA 及びｐ型ドーパント濃度Ｎ
D がほぼゼロである場合、逆バイアスの印加電圧に対し
てｐｎ接合部付近でドナー準位ＥN 及びアクセプタ準位
ＥP を介するトンネル効果が起こることにより、電流が
流れるので、整流性が得られない（図２参照）。
【００２６】また、ｎ型ドーパント濃度ＮA 及びｐ型ド
ーパント濃度ＮD がほぼゼロである高抵抗ダイヤモンド
層は、層厚が過大であって電子または正孔の平均自由工
程よりはるかに大きい場合、順バイアスの印加電圧に対
してｐｎ接合部付近が高抵抗になることにより、電流が
流れないので、整流性が得られない（図３参照）。
ーパント濃度ＮD がほぼゼロである高抵抗ダイヤモンド
層は、層厚が過大であって電子または正孔の平均自由工
程よりはるかに大きい場合、順バイアスの印加電圧に対
してｐｎ接合部付近が高抵抗になることにより、電流が
流れないので、整流性が得られない（図３参照）。
【００２７】しかしながら、高抵抗ダイヤモンド層は、
層厚が所定範囲に含まれ、ｎ型ドーパント、ｐ型ドーパ
ントが共にドープされて濃度ＮA 、ＮD がそれぞれｎ型
ダイヤモンド層、ｐ型ダイヤモンド層側から徐々に減少
している場合、上記の理由で整流性が得られる（図４参
照）。
層厚が所定範囲に含まれ、ｎ型ドーパント、ｐ型ドーパ
ントが共にドープされて濃度ＮA 、ＮD がそれぞれｎ型
ダイヤモンド層、ｐ型ダイヤモンド層側から徐々に減少
している場合、上記の理由で整流性が得られる（図４参
照）。
【００２８】また、高抵抗ダイヤモンド層は、層厚が所
定範囲に含まれ、ｎ型ドーパント、ｐ型ドーパントが部
分的には共にドープされていないが、濃度ＮA 、ＮD が
それぞれｎ型ダイヤモンド層、ｐ型ダイヤモンド層側か
ら徐々に減少している二つの傾斜ドープ部からなる場
合、上記の理由で整流性が得られる（図５参照）。
定範囲に含まれ、ｎ型ドーパント、ｐ型ドーパントが部
分的には共にドープされていないが、濃度ＮA 、ＮD が
それぞれｎ型ダイヤモンド層、ｐ型ダイヤモンド層側か
ら徐々に減少している二つの傾斜ドープ部からなる場
合、上記の理由で整流性が得られる（図５参照）。
【００２９】さらに、高抵抗ダイヤモンド層は、層厚が
所定範囲に含まれ、ｎ型ドーパント及びｐ型ドーパント
が共にドープされてない中央のノンドープ部と、ｎ型ド
ーパント、ｐ型ドーパントが部分的に共にドープされて
いないが、濃度ＮA 、ＮD がそれぞれｎ型ダイヤモンド
層、ｐ型ダイヤモンド層側から徐々に減少している二つ
の傾斜ドープ部とからなる場合、上記の理由で整流性が
得られる（図６参照）。
所定範囲に含まれ、ｎ型ドーパント及びｐ型ドーパント
が共にドープされてない中央のノンドープ部と、ｎ型ド
ーパント、ｐ型ドーパントが部分的に共にドープされて
いないが、濃度ＮA 、ＮD がそれぞれｎ型ダイヤモンド
層、ｐ型ダイヤモンド層側から徐々に減少している二つ
の傾斜ドープ部とからなる場合、上記の理由で整流性が
得られる（図６参照）。
【００３０】
【実施例】以下、本発明に係る実施例の構成および作用
について、図７ないし図２３を参照して説明する。な
お、図面の説明においては同一要素には同一符号を付
し、重複する説明を省略する。
について、図７ないし図２３を参照して説明する。な
お、図面の説明においては同一要素には同一符号を付
し、重複する説明を省略する。
【００３１】図７は、本発明のダイヤモンド半導体デバ
イスに係る第１実施例の構成を示す断面図である。基板
１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層
２０、ｎ型層３０が順次積層して形成されている。さら
に、ｎ型層３０の露出した表面に、電極層５０、５１が
部分的に選択成長されている。
イスに係る第１実施例の構成を示す断面図である。基板
１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層
２０、ｎ型層３０が順次積層して形成されている。さら
に、ｎ型層３０の露出した表面に、電極層５０、５１が
部分的に選択成長されている。
【００３２】ここで、基板１０は、高圧合成された人工
の単結晶ダイヤモンド（Ｉｂ型）からなる絶縁体基板、
あるいはシリコンからなる半導体基板である。また、ｉ
型層２０は、Ｈ2 流量１００ｓｃｃｍ及びＣＨ4 流量６
ｓｃｃｍからなる混合ガスに出力３００Ｗでマイクロ波
を印加して高周波放電を行い、圧力４０Ｔｏｒｒで温度
約８５０℃の基板１０に蒸着して形成されており、層厚
約２μｍを有する高抵抗ダイヤモンドからなる。
の単結晶ダイヤモンド（Ｉｂ型）からなる絶縁体基板、
あるいはシリコンからなる半導体基板である。また、ｉ
型層２０は、Ｈ2 流量１００ｓｃｃｍ及びＣＨ4 流量６
ｓｃｃｍからなる混合ガスに出力３００Ｗでマイクロ波
を印加して高周波放電を行い、圧力４０Ｔｏｒｒで温度
約８５０℃の基板１０に蒸着して形成されており、層厚
約２μｍを有する高抵抗ダイヤモンドからなる。
【００３３】また、ｎ型層３０は、ｉ型層２０と同様の
製造条件にＮＨ3 流量７ｓｃｃｍを混合ガスに加えて形
成されており、層厚約１μｍ、窒素濃度１ｘ１０17ｃｍ
-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵
抗ダイヤモンドからなる。さらに、電極層５０、５１
は、Ｔｉ／Ｍｏ／Ａｕから形成されている。
製造条件にＮＨ3 流量７ｓｃｃｍを混合ガスに加えて形
成されており、層厚約１μｍ、窒素濃度１ｘ１０17ｃｍ
-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵
抗ダイヤモンドからなる。さらに、電極層５０、５１
は、Ｔｉ／Ｍｏ／Ａｕから形成されている。
【００３４】なお、ｉ型層２０では、窒素濃度及びホウ
素濃度は共にｎ型層３０の窒素濃度の値未満であり、こ
れらの分布は厚さ方向に不均一でもよい。
素濃度は共にｎ型層３０の窒素濃度の値未満であり、こ
れらの分布は厚さ方向に不均一でもよい。
【００３５】次に、上記第１実施例の作用について説明
する。
する。
【００３６】ｎ型層３０は、窒素がｎ型ドーパントとし
て高濃度にドープして形成されていることにより、ドナ
ー準位が縮退して伝導帯付近に存在している。そのた
め、キャリアの伝導として金属的伝導が支配的になって
いるので、室温程度においても低抵抗の伝導性が得られ
る。
て高濃度にドープして形成されていることにより、ドナ
ー準位が縮退して伝導帯付近に存在している。そのた
め、キャリアの伝導として金属的伝導が支配的になって
いるので、室温程度においても低抵抗の伝導性が得られ
る。
【００３７】次に、上記第１実施例に関して行った実験
について説明する。
について説明する。
【００３８】まず、基板１０上にｉ型層２０のみを形成
した段階で、伝導性について測定した。この結果、１０
10Ω・ｃｍ以上の抵抗率が検出され、その値は過大であ
るために特定することができなかった。
した段階で、伝導性について測定した。この結果、１０
10Ω・ｃｍ以上の抵抗率が検出され、その値は過大であ
るために特定することができなかった。
【００３９】次に、ｉ型層２０上にｎ型層３０を形成し
た段階で、伝導性について測定した。この結果、キャリ
アが電子であることを示すホール効果が検出されてお
り、窒素ドープのダイヤモンドから形成されたｎ型層３
０の導電型が確認された。
た段階で、伝導性について測定した。この結果、キャリ
アが電子であることを示すホール効果が検出されてお
り、窒素ドープのダイヤモンドから形成されたｎ型層３
０の導電型が確認された。
【００４０】なお、上記第１実施例の実験では、ｉ型層
２０及びｎ型層３０が、単結晶ダイヤモンド基板上に形
成された単結晶ダイヤモンド半導体からなる場合でも、
シリコン基板上に形成された多結晶ダイヤモンド半導体
からなる場合でも、同様の結果が得られた。
２０及びｎ型層３０が、単結晶ダイヤモンド基板上に形
成された単結晶ダイヤモンド半導体からなる場合でも、
シリコン基板上に形成された多結晶ダイヤモンド半導体
からなる場合でも、同様の結果が得られた。
【００４１】図８は、本発明のダイヤモンド半導体デバ
イスに係る第２実施例の構成を示す断面図である。基板
１０上には、マイクロ波プラズマＣＶＤ法によりｐ型層
４０及びｎ型層３０が順次積層して形成されている。ｎ
型層３０は、ｐ型層４０の表面を部分的に露出する所定
の配置に選択成長されている。さらに、ｐ型層４０、ｎ
型層３０の露出した表面に、それぞれ電極層５０、５１
が部分的に選択成長されている。
イスに係る第２実施例の構成を示す断面図である。基板
１０上には、マイクロ波プラズマＣＶＤ法によりｐ型層
４０及びｎ型層３０が順次積層して形成されている。ｎ
型層３０は、ｐ型層４０の表面を部分的に露出する所定
の配置に選択成長されている。さらに、ｐ型層４０、ｎ
型層３０の露出した表面に、それぞれ電極層５０、５１
が部分的に選択成長されている。
【００４２】ここで、基板１０、ｎ型層３０及び電極層
５０、５１は、それぞれ上記第１実施例とほぼ同様な条
件により形成されている。ただし、ｐ型層４０は、ｎ型
層３０と同様の製造条件にＮＨ3 をＢ2 Ｈ6 流量２ｓｃ
ｃｍ（水素希釈１０００ｐｐｍ）を置換して混合ガスに
加えることにより、層厚約１μｍ、ホウ素濃度１ｘ１０
17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有す
る低抵抗ダイヤモンドから形成されている。
５０、５１は、それぞれ上記第１実施例とほぼ同様な条
件により形成されている。ただし、ｐ型層４０は、ｎ型
層３０と同様の製造条件にＮＨ3 をＢ2 Ｈ6 流量２ｓｃ
ｃｍ（水素希釈１０００ｐｐｍ）を置換して混合ガスに
加えることにより、層厚約１μｍ、ホウ素濃度１ｘ１０
17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有す
る低抵抗ダイヤモンドから形成されている。
【００４３】次に、上記第２実施例の作用について説明
する。
する。
【００４４】ｎ型層３０、ｐ型層４０では、窒素、ホウ
素がそれぞれｎ型ドーパント、ｐ型ドーパントとして高
濃度にドープして形成されていることにより、ドナー準
位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子
帯付近に存在している。そのため、キャリアの伝導とし
て金属的伝導が支配的になっているので、室温程度にお
いても低抵抗の伝導性が得られる。
素がそれぞれｎ型ドーパント、ｐ型ドーパントとして高
濃度にドープして形成されていることにより、ドナー準
位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子
帯付近に存在している。そのため、キャリアの伝導とし
て金属的伝導が支配的になっているので、室温程度にお
いても低抵抗の伝導性が得られる。
【００４５】したがって、二端子のダイオードを構成す
る半導体デバイスとして、キャリアの伝導が制御される
ので、ダイオード特性が実現される。
る半導体デバイスとして、キャリアの伝導が制御される
ので、ダイオード特性が実現される。
【００４６】次に、上記第２実施例に関して行った実験
について説明する。
について説明する。
【００４７】ｎ型層３０の窒素濃度を一定の範囲で変動
させたことを除いて上記第２実施例と同様にしてダイヤ
モンド半導体デバイスを形成し、電気的特性について測
定した。
させたことを除いて上記第２実施例と同様にしてダイヤ
モンド半導体デバイスを形成し、電気的特性について測
定した。
【００４８】表１に、ｎ型層３０の窒素濃度１ｘ１０17
〜１ｘ１０19ｃｍ-3に対する整流比の変化を示す。
〜１ｘ１０19ｃｍ-3に対する整流比の変化を示す。
【００４９】
【表１】
【００５０】この結果、ｎ型層３０の窒素濃度が１ｘ１
０17ｃｍ-3以上である場合に、良好な整流比が得られる
ことがわかる。したがって、ｎ型層３０の窒素濃度が１
ｘ１０17ｃｍ-3以上である場合に、非常に良好なダイオ
ードが形成される。
０17ｃｍ-3以上である場合に、良好な整流比が得られる
ことがわかる。したがって、ｎ型層３０の窒素濃度が１
ｘ１０17ｃｍ-3以上である場合に、非常に良好なダイオ
ードが形成される。
【００５１】なお、上記第２実施例の実験では、ｐ型層
４０及びｎ型層３０が、単結晶ダイヤモンド基板上に形
成された単結晶ダイヤモンド半導体からなる場合でも、
シリコン基板上に形成された多結晶ダイヤモンド半導体
からなる場合でも、同様の結果が得られた。
４０及びｎ型層３０が、単結晶ダイヤモンド基板上に形
成された単結晶ダイヤモンド半導体からなる場合でも、
シリコン基板上に形成された多結晶ダイヤモンド半導体
からなる場合でも、同様の結果が得られた。
【００５２】図９は、本発明のダイヤモンド半導体デバ
イスに係る第３実施例の構成を示す断面図である。基板
１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層
２０、ｎ型層３０、ｉ型層２１及びｐ型層４０が順次積
層して形成されている。ｉ型層２１は、ｎ型層３０の表
面を部分的に露出する所定の配置に選択成長されてい
る。また、ｐ型層４０は、ｉ型層２１の表面を部分的に
露出する所定の配置に選択成長されている。さらに、ｎ
型層３０、ｐ型層４０の露出した表面に、それぞれ電極
層５０、５１が部分的に選択成長されている。
イスに係る第３実施例の構成を示す断面図である。基板
１０上には、マイクロ波プラズマＣＶＤ法によりｉ型層
２０、ｎ型層３０、ｉ型層２１及びｐ型層４０が順次積
層して形成されている。ｉ型層２１は、ｎ型層３０の表
面を部分的に露出する所定の配置に選択成長されてい
る。また、ｐ型層４０は、ｉ型層２１の表面を部分的に
露出する所定の配置に選択成長されている。さらに、ｎ
型層３０、ｐ型層４０の露出した表面に、それぞれ電極
層５０、５１が部分的に選択成長されている。
【００５３】ここで、基板１０、ｉ型層２０、ｎ型層３
０及び電極層５０、５１は、それぞれ上記第１実施例と
ほぼ同様な条件により形成されている。ただし、ｉ型層
２１は、ｉ型層２０と同様の製造条件により、層厚０．
２〜１μｍを有する高抵抗ダイヤモンドから形成されて
いる。また、ｐ型層４０は、ｉ型層２０と同様の製造条
件にＢ2 Ｈ6 流量２ｓｃｃｍ（水素希釈１０００ｐｐ
ｍ）を混合ガスに加えることにより、層厚約１μｍ、ホ
ウ素濃度１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19
ｃｍ-3以上を有する低抵抗ダイヤモンドから形成されて
いる。
０及び電極層５０、５１は、それぞれ上記第１実施例と
ほぼ同様な条件により形成されている。ただし、ｉ型層
２１は、ｉ型層２０と同様の製造条件により、層厚０．
２〜１μｍを有する高抵抗ダイヤモンドから形成されて
いる。また、ｐ型層４０は、ｉ型層２０と同様の製造条
件にＢ2 Ｈ6 流量２ｓｃｃｍ（水素希釈１０００ｐｐ
ｍ）を混合ガスに加えることにより、層厚約１μｍ、ホ
ウ素濃度１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19
ｃｍ-3以上を有する低抵抗ダイヤモンドから形成されて
いる。
【００５４】なお、ｉ型層２０、２１では、窒素濃度、
ホウ素濃度はそれぞれｎ型層３０の窒素濃度、ｐ型層４
０のホウ素濃度の値未満であり、これらの分布は厚さ方
向に不均一でもよい。
ホウ素濃度はそれぞれｎ型層３０の窒素濃度、ｐ型層４
０のホウ素濃度の値未満であり、これらの分布は厚さ方
向に不均一でもよい。
【００５５】次に、上記第３実施例の作用について説明
する。
する。
【００５６】ｎ型層３０、ｐ型層４０では、窒素、ホウ
素がそれぞれｎ型ドーパント、ｐ型ドーパントとして高
濃度にドープして形成されていることにより、ドナー準
位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子
帯付近に存在している。そのため、キャリアの伝導とし
て金属的伝導が支配的になっているので、室温程度にお
いても低抵抗の伝導性が得られる。
素がそれぞれｎ型ドーパント、ｐ型ドーパントとして高
濃度にドープして形成されていることにより、ドナー準
位、アクセプタ準位が縮退してそれぞれ伝導帯、価電子
帯付近に存在している。そのため、キャリアの伝導とし
て金属的伝導が支配的になっているので、室温程度にお
いても低抵抗の伝導性が得られる。
【００５７】また、ｎ型層３０及びｐ型層４０の間に、
ｉ型層２１が所定の層厚を有して介在して形成されてい
る。これにより、印加電圧が順バイアスである場合、ｎ
型層３０からｉ型層２１の伝導帯を経由してｐ型層４０
に電子が注入され、ｐ型層４０からｉ型層２１の価電子
帯を経由してｎ型層３０に正孔が注入されるので、電流
が流れる。一方、印加電圧が逆バイアスである場合、ｉ
型層２１にドーパントは低濃度にドープされ、あるいは
実際的にドープされていないことにより、キャリアがほ
とんど存在しないので、大きな電流が流れない。
ｉ型層２１が所定の層厚を有して介在して形成されてい
る。これにより、印加電圧が順バイアスである場合、ｎ
型層３０からｉ型層２１の伝導帯を経由してｐ型層４０
に電子が注入され、ｐ型層４０からｉ型層２１の価電子
帯を経由してｎ型層３０に正孔が注入されるので、電流
が流れる。一方、印加電圧が逆バイアスである場合、ｉ
型層２１にドーパントは低濃度にドープされ、あるいは
実際的にドープされていないことにより、キャリアがほ
とんど存在しないので、大きな電流が流れない。
【００５８】この結果、逆方向の耐電圧が大きくなって
いるので、ｐｎ接合部ではキャリアの伝導として半導体
的伝導が主流であり、整流性が得られる。したがって、
ｐｎ接合部で半導体的伝導が支配的になってキャリアを
制御可能になるので、二端子のダイオードを構成する半
導体デバイスとして、良好なダイオード特性が実現され
る。
いるので、ｐｎ接合部ではキャリアの伝導として半導体
的伝導が主流であり、整流性が得られる。したがって、
ｐｎ接合部で半導体的伝導が支配的になってキャリアを
制御可能になるので、二端子のダイオードを構成する半
導体デバイスとして、良好なダイオード特性が実現され
る。
【００５９】次に、上記第３実施例に関して行った実験
について説明する。
について説明する。
【００６０】ｎ型層３０の窒素濃度及びｉ型層２１の層
厚を一定の範囲で変動させたことを除いて上記第３実施
例と同様にしてダイヤモンド半導体デバイスを形成し、
電気的特性について測定した。
厚を一定の範囲で変動させたことを除いて上記第３実施
例と同様にしてダイヤモンド半導体デバイスを形成し、
電気的特性について測定した。
【００６１】まず、表２に、ｎ型層３０の窒素濃度が１
ｘ１０20ｃｍ-3である場合において、ｉ型層２１の層厚
５０〜５０００ｎｍに対する整流比の変化を示す。以
下、整流比は、電圧１０Ｖに対する順方向電流Ｉｓと逆
方向電流Ｉｖの比Ｉｓ／Ｉｖを表す。
ｘ１０20ｃｍ-3である場合において、ｉ型層２１の層厚
５０〜５０００ｎｍに対する整流比の変化を示す。以
下、整流比は、電圧１０Ｖに対する順方向電流Ｉｓと逆
方向電流Ｉｖの比Ｉｓ／Ｉｖを表す。
【００６２】
【表２】
【００６３】この結果、外挿によりｉ型層２１の層厚が
３０〜３０００ｎｍである場合に、良好な整流比が得ら
れることがわかる。
３０〜３０００ｎｍである場合に、良好な整流比が得ら
れることがわかる。
【００６４】また、表２に、ｉ型層２１の層厚が５００
ｎｍである場合において、ｎ型層３０の窒素濃度１ｘ１
０18〜１ｘ１０21ｃｍ-3に対する整流比の変化を示す。
ｎｍである場合において、ｎ型層３０の窒素濃度１ｘ１
０18〜１ｘ１０21ｃｍ-3に対する整流比の変化を示す。
【００６５】
【表３】
【００６６】この結果、外挿によりｎ型層３０中の窒素
濃度が１ｘ１０17ｃｍ-3以上である場合に、良好な整流
比が得られることがわかる。
濃度が１ｘ１０17ｃｍ-3以上である場合に、良好な整流
比が得られることがわかる。
【００６７】したがって、ｉ型層２１の層厚が範囲３０
〜３０００ｎｍに含まれ、かつｎ型層３０中の窒素濃度
が１ｘ１０17ｃｍ-3以上である場合に、非常に良好なダ
イオードが形成される。
〜３０００ｎｍに含まれ、かつｎ型層３０中の窒素濃度
が１ｘ１０17ｃｍ-3以上である場合に、非常に良好なダ
イオードが形成される。
【００６８】なお、上記第３実施例の実験では、ｉ型層
２０、２１、ｎ型層３０及びｐ型層４０が、単結晶ダイ
ヤモンド基板上に形成された単結晶ダイヤモンド半導体
からなる場合でも、シリコン基板上に形成された多結晶
ダイヤモンド半導体からなる場合でも、同様の結果が得
られた。
２０、２１、ｎ型層３０及びｐ型層４０が、単結晶ダイ
ヤモンド基板上に形成された単結晶ダイヤモンド半導体
からなる場合でも、シリコン基板上に形成された多結晶
ダイヤモンド半導体からなる場合でも、同様の結果が得
られた。
【００６９】図１０は、本発明のダイヤモンド半導体デ
バイスに係る第４実施例の構成を示す断面図である。基
板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型
層２０、ｐ型層４０、ｉ型層２１及びｎ型層３０が順次
積層して形成されている。ｉ型層２１は、ｐ型層４０の
表面を部分的に露出する所定の配置に選択成長されてい
る。また、ｎ型層３０は、ｉ型層２１の表面を部分的に
露出する所定の配置に選択成長されている。さらに、ｐ
型層４０、ｎ型層３０の露出した表面に、それぞれ電極
層５０、５１が部分的に選択成長されている。
バイスに係る第４実施例の構成を示す断面図である。基
板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型
層２０、ｐ型層４０、ｉ型層２１及びｎ型層３０が順次
積層して形成されている。ｉ型層２１は、ｐ型層４０の
表面を部分的に露出する所定の配置に選択成長されてい
る。また、ｎ型層３０は、ｉ型層２１の表面を部分的に
露出する所定の配置に選択成長されている。さらに、ｐ
型層４０、ｎ型層３０の露出した表面に、それぞれ電極
層５０、５１が部分的に選択成長されている。
【００７０】ここで、基板１０、ｉ型層２０、２１、ｐ
型層４０、ｎ型層３０及び電極層５０、５１は、それぞ
れ上記第３実施例とほぼ同様な条件により形成されてい
る。
型層４０、ｎ型層３０及び電極層５０、５１は、それぞ
れ上記第３実施例とほぼ同様な条件により形成されてい
る。
【００７１】上記構成によれば、本実施例のダイヤモン
ド半導体デバイスは、上記第３実施例とほぼ同様に作用
する。したがって、ｐｎ接合部で半導体的伝導が支配的
になってキャリアを制御可能になるので、二端子のダイ
オードを構成する半導体デバイスとして、良好なダイオ
ード特性が実現される。
ド半導体デバイスは、上記第３実施例とほぼ同様に作用
する。したがって、ｐｎ接合部で半導体的伝導が支配的
になってキャリアを制御可能になるので、二端子のダイ
オードを構成する半導体デバイスとして、良好なダイオ
ード特性が実現される。
【００７２】次に、上記第４実施例に関して行った実験
について説明する。
について説明する。
【００７３】ｎ型層３０の窒素濃度及びｉ型層２１の層
厚を一定の範囲で変動させたことを除いて上記第４実施
例と同様にしてダイヤモンド半導体デバイスを形成し、
電気的特性について測定した。
厚を一定の範囲で変動させたことを除いて上記第４実施
例と同様にしてダイヤモンド半導体デバイスを形成し、
電気的特性について測定した。
【００７４】表４に、ｉ型層２１の層厚が５００ｎｍで
ある場合において、ｎ型層３０中の窒素濃度１ｘ１０17
〜１ｘ１０21ｃｍ-3に対する整流比の変化を示す。な
お、整流比は、電圧１０Ｖに対する順方向電流Ｉｓと逆
方向電流Ｉｖの比Ｉｓ／Ｉｖを表す。
ある場合において、ｎ型層３０中の窒素濃度１ｘ１０17
〜１ｘ１０21ｃｍ-3に対する整流比の変化を示す。な
お、整流比は、電圧１０Ｖに対する順方向電流Ｉｓと逆
方向電流Ｉｖの比Ｉｓ／Ｉｖを表す。
【００７５】
【表４】
【００７６】この結果、上記第３実施例と比較して、さ
らに良好な整流比が得られることがわかる。
らに良好な整流比が得られることがわかる。
【００７７】なお、上記第４実施例の実験では、ｉ型層
２０、２１、ｐ型層４０及びｎ型層３０が、単結晶ダイ
ヤモンド基板上に形成された単結晶ダイヤモンド半導体
からなる場合でも、シリコン基板上に形成された多結晶
ダイヤモンド半導体からなる場合でも、同様の結果が得
られた。
２０、２１、ｐ型層４０及びｎ型層３０が、単結晶ダイ
ヤモンド基板上に形成された単結晶ダイヤモンド半導体
からなる場合でも、シリコン基板上に形成された多結晶
ダイヤモンド半導体からなる場合でも、同様の結果が得
られた。
【００７８】図１１は、本発明のダイヤモンド半導体デ
バイスに係る第５実施例の構成を示す断面図である。基
板１１上には、マイクロ波プラズマＣＶＤ法によりｐ型
層４０、ｉ型層２１及びｎ型層３０が順次積層して形成
されている。基板１１の裏面、ｎ型層３０の露出した表
面に、それぞれ電極層５０、５１が部分的に選択成長さ
れている。
バイスに係る第５実施例の構成を示す断面図である。基
板１１上には、マイクロ波プラズマＣＶＤ法によりｐ型
層４０、ｉ型層２１及びｎ型層３０が順次積層して形成
されている。基板１１の裏面、ｎ型層３０の露出した表
面に、それぞれ電極層５０、５１が部分的に選択成長さ
れている。
【００７９】ここで、ｐ型層４０、ｉ型層２１、ｎ型層
３０及び電極層５０、５１は、それぞれ上記第４実施例
とほぼ同様な条件により形成されている。ただし、基板
１１は、ホウ素濃度１０20ｃｍ-3を有する人工の単結晶
ダイヤモンドからなるｐ型基板、あるいは０．１Ω・ｃ
ｍ以下の抵抗率を有するシリコンからなるｐ型基板であ
る。
３０及び電極層５０、５１は、それぞれ上記第４実施例
とほぼ同様な条件により形成されている。ただし、基板
１１は、ホウ素濃度１０20ｃｍ-3を有する人工の単結晶
ダイヤモンドからなるｐ型基板、あるいは０．１Ω・ｃ
ｍ以下の抵抗率を有するシリコンからなるｐ型基板であ
る。
【００８０】上記構成によれば、本実施例のダイヤモン
ド半導体デバイスは、上記第４実施例とほぼ同様に作用
する。したがって、ｐｎ接合部で半導体的伝導が支配的
になってキャリアを制御可能になるので、二端子のダイ
オードを構成する半導体デバイスとして、良好なダイオ
ード特性が実現される。
ド半導体デバイスは、上記第４実施例とほぼ同様に作用
する。したがって、ｐｎ接合部で半導体的伝導が支配的
になってキャリアを制御可能になるので、二端子のダイ
オードを構成する半導体デバイスとして、良好なダイオ
ード特性が実現される。
【００８１】図１２は、本発明のダイヤモンド半導体デ
バイスに係る第６実施例の構成を示す断面図である。基
板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型
層２０、ｎ型層３０、ｉ型層２１、ｐ型層４０、ｉ型層
２２及びｎ型層３１が順次積層して形成されている。ｉ
型層２１は、ｎ型層３０の表面を部分的に露出する所定
の配置に選択成長されている。また、ｉ型層２２は、ｐ
型層４０の表面を部分的に露出する所定の配置に選択成
長されている。さらに、ｎ型層３０、ｐ型層４０、ｎ型
層３１の露出した表面に、それぞれ電極層５０、５１、
５２が部分的に選択成長されている。
バイスに係る第６実施例の構成を示す断面図である。基
板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型
層２０、ｎ型層３０、ｉ型層２１、ｐ型層４０、ｉ型層
２２及びｎ型層３１が順次積層して形成されている。ｉ
型層２１は、ｎ型層３０の表面を部分的に露出する所定
の配置に選択成長されている。また、ｉ型層２２は、ｐ
型層４０の表面を部分的に露出する所定の配置に選択成
長されている。さらに、ｎ型層３０、ｐ型層４０、ｎ型
層３１の露出した表面に、それぞれ電極層５０、５１、
５２が部分的に選択成長されている。
【００８２】ここで、基板１０、ｉ型層２０、２１、ｎ
型層３０、ｐ型層４０及び電極層５０、５１は、それぞ
れ上記第３実施例とほぼ同様な条件により形成されてい
る。ただし、ｉ型層２２は、ｉ型層２０と同様の製造条
件により、層厚０．２〜１μｍを有する高抵抗ダイヤモ
ンドから形成されている。また、ｎ型層３１は、ｎ型層
３０と同様の製造条件により、層厚約１μｍ、窒素濃度
１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以
上を有する低抵抗ダイヤモンドから形成されている。さ
らに、電極層５２は、電極層５０とほぼ同様な条件によ
り、Ｔｉ／Ｍｏ／Ａｕから形成されている。
型層３０、ｐ型層４０及び電極層５０、５１は、それぞ
れ上記第３実施例とほぼ同様な条件により形成されてい
る。ただし、ｉ型層２２は、ｉ型層２０と同様の製造条
件により、層厚０．２〜１μｍを有する高抵抗ダイヤモ
ンドから形成されている。また、ｎ型層３１は、ｎ型層
３０と同様の製造条件により、層厚約１μｍ、窒素濃度
１ｘ１０17ｃｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以
上を有する低抵抗ダイヤモンドから形成されている。さ
らに、電極層５２は、電極層５０とほぼ同様な条件によ
り、Ｔｉ／Ｍｏ／Ａｕから形成されている。
【００８３】なお、ｉ型層２０〜２２では、窒素濃度、
ホウ素濃度はそれぞれｎ型層３０、３１の窒素濃度、ｐ
型層４０のホウ素濃度の値未満であり、これらの分布は
厚さ方向に不均一でもよい。
ホウ素濃度はそれぞれｎ型層３０、３１の窒素濃度、ｐ
型層４０のホウ素濃度の値未満であり、これらの分布は
厚さ方向に不均一でもよい。
【００８４】次に、上記第６実施例の作用について説明
する。
する。
【００８５】ｎ型層３０、３１及びｐ型層４０では、窒
素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドーパント
として高濃度にドープして形成されていることにより、
ドナー準位、アクセプタ準位が縮退してそれぞれ伝導
帯、価電子帯付近に存在している。そのため、キャリア
の伝導として金属的伝導が支配的になっているので、室
温程度においても低抵抗の伝導性が得られる。
素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドーパント
として高濃度にドープして形成されていることにより、
ドナー準位、アクセプタ準位が縮退してそれぞれ伝導
帯、価電子帯付近に存在している。そのため、キャリア
の伝導として金属的伝導が支配的になっているので、室
温程度においても低抵抗の伝導性が得られる。
【００８６】また、ｎ型層３０及びｐ型層４０、ｐ型層
４０及びｎ型層３１の間に、ｉ型層２１、２２がそれぞ
れ所定の層厚を有して介在して形成されている。そのた
め、これらの接合で逆方向の耐電圧が大きくなっている
ので、キャリアの伝導として半導体的伝導が主流であ
り、整流性が得られる。したがって、ｎｐｎ接合部で半
導体的伝導が支配的になってキャリアを制御可能になる
ので、三端子のバイポーラトランジスタを構成する半導
体デバイスとして、良好なトランジスタ特性が実現され
る。
４０及びｎ型層３１の間に、ｉ型層２１、２２がそれぞ
れ所定の層厚を有して介在して形成されている。そのた
め、これらの接合で逆方向の耐電圧が大きくなっている
ので、キャリアの伝導として半導体的伝導が主流であ
り、整流性が得られる。したがって、ｎｐｎ接合部で半
導体的伝導が支配的になってキャリアを制御可能になる
ので、三端子のバイポーラトランジスタを構成する半導
体デバイスとして、良好なトランジスタ特性が実現され
る。
【００８７】次に、上記第６実施例に関して行った実験
について説明する。
について説明する。
【００８８】まず、上記第６実施例のダイヤモンド半導
体デバイスにおいて、電気的特性について測定した。
体デバイスにおいて、電気的特性について測定した。
【００８９】図１３に、ベース電流をパラメータとし
て、コレクタ電圧とコレクタ電流との関係を示す。この
結果、コレクタ電流はベース電流に対して増幅されてい
るので、良好なトランジスタ特性が得られることがわか
る。
て、コレクタ電圧とコレクタ電流との関係を示す。この
結果、コレクタ電流はベース電流に対して増幅されてい
るので、良好なトランジスタ特性が得られることがわか
る。
【００９０】次に、ｎ型層３０、３１の窒素濃度及びｉ
型層２１、２２の層厚を一定の範囲で変動させたことを
除いて上記第６実施例と同様にしてダイヤモンド半導体
デバイスを形成し、電気的特性について測定した。この
結果、所定の範囲でそれぞれｉ型層２１、２２の層厚が
薄いほど、かつｎ型層３０、３１中の窒素濃度が高いほ
どに、良好なトランジスタ特性が得られた。
型層２１、２２の層厚を一定の範囲で変動させたことを
除いて上記第６実施例と同様にしてダイヤモンド半導体
デバイスを形成し、電気的特性について測定した。この
結果、所定の範囲でそれぞれｉ型層２１、２２の層厚が
薄いほど、かつｎ型層３０、３１中の窒素濃度が高いほ
どに、良好なトランジスタ特性が得られた。
【００９１】したがって、上記第３実施例で良好なダイ
オード特性が得られる条件範囲にｉ型層２１、２２の層
厚及びｎ型層３０、３１中の窒素濃度を一致させて設定
する場合に、良好なトランジスタが形成される。
オード特性が得られる条件範囲にｉ型層２１、２２の層
厚及びｎ型層３０、３１中の窒素濃度を一致させて設定
する場合に、良好なトランジスタが形成される。
【００９２】なお、上記第６実施例の実験では、ｉ型層
２０〜２２、ｎ型層３０、３１及びｐ型層４０が、単結
晶ダイヤモンド基板上に形成された単結晶ダイヤモンド
半導体からなる場合でも、シリコン基板上に形成された
多結晶ダイヤモンド半導体からなる場合でも、同様の結
果が得られた。
２０〜２２、ｎ型層３０、３１及びｐ型層４０が、単結
晶ダイヤモンド基板上に形成された単結晶ダイヤモンド
半導体からなる場合でも、シリコン基板上に形成された
多結晶ダイヤモンド半導体からなる場合でも、同様の結
果が得られた。
【００９３】図１４は、本発明のダイヤモンド半導体デ
バイスに係る第７実施例の構成を示す断面図である。基
板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型
層２０、ｐ型層４０、ｉ型層２１、ｎ型層３０、ｉ型層
２２及びｐ型層４１が順次積層して形成されている。ｉ
型層２１は、ｐ型層４０の表面を部分的に露出する所定
の配置に選択成長されている。また、ｉ型層２２は、ｎ
型層３０の表面を部分的に露出する所定の配置に選択成
長されている。さらに、ｐ型層４０、ｎ型層３０、ｐ型
層４１の露出した表面に、それぞれ電極層５０〜５２が
部分的に選択成長されている。
バイスに係る第７実施例の構成を示す断面図である。基
板１０上には、マイクロ波プラズマＣＶＤ法によりｉ型
層２０、ｐ型層４０、ｉ型層２１、ｎ型層３０、ｉ型層
２２及びｐ型層４１が順次積層して形成されている。ｉ
型層２１は、ｐ型層４０の表面を部分的に露出する所定
の配置に選択成長されている。また、ｉ型層２２は、ｎ
型層３０の表面を部分的に露出する所定の配置に選択成
長されている。さらに、ｐ型層４０、ｎ型層３０、ｐ型
層４１の露出した表面に、それぞれ電極層５０〜５２が
部分的に選択成長されている。
【００９４】ここで、基板１０、ｉ型層２０〜２２、ｐ
型層４０、ｎ型層３０及び電極層５０〜５２は、それぞ
れ上記第６実施例とほぼ同様な条件により形成されてい
る。ただし、ｐ型層４１は、ｐ型層４０と同様の製造条
件により、層厚約１μｍ、窒素濃度１ｘ１０17ｃｍ-3以
上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵抗ダ
イヤモンドから形成されている。
型層４０、ｎ型層３０及び電極層５０〜５２は、それぞ
れ上記第６実施例とほぼ同様な条件により形成されてい
る。ただし、ｐ型層４１は、ｐ型層４０と同様の製造条
件により、層厚約１μｍ、窒素濃度１ｘ１０17ｃｍ-3以
上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵抗ダ
イヤモンドから形成されている。
【００９５】次に、上記第７実施例の作用について説明
する。
する。
【００９６】ｎ型層３０及びｐ型層４０、４１では、窒
素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドーパント
として高濃度にドープして形成されていることにより、
ドナー準位、アクセプタ準位が縮退してそれぞれ伝導
帯、価電子帯付近に存在している。そのため、キャリア
の伝導として金属的伝導が支配的になっているので、室
温程度においても低抵抗の伝導性が得られる。
素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドーパント
として高濃度にドープして形成されていることにより、
ドナー準位、アクセプタ準位が縮退してそれぞれ伝導
帯、価電子帯付近に存在している。そのため、キャリア
の伝導として金属的伝導が支配的になっているので、室
温程度においても低抵抗の伝導性が得られる。
【００９７】また、ｐ型層４０及びｎ型層３０、ｎ型層
３０及びｐ型層４１の間に、ｉ型層２１、２２がそれぞ
れ所定の層厚を有して介在して形成されている。そのた
め、これらの接合で逆方向の耐電圧が大きくなっている
ので、キャリアの伝導として半導体的伝導が主流であ
り、整流性が得られる。したがって、ｎｐｎ接合部で半
導体的伝導が支配的になってキャリアを制御可能になる
ので、三端子のバイポーラトランジスタを構成する半導
体デバイスとして、良好なトランジスタ特性が実現され
る。
３０及びｐ型層４１の間に、ｉ型層２１、２２がそれぞ
れ所定の層厚を有して介在して形成されている。そのた
め、これらの接合で逆方向の耐電圧が大きくなっている
ので、キャリアの伝導として半導体的伝導が主流であ
り、整流性が得られる。したがって、ｎｐｎ接合部で半
導体的伝導が支配的になってキャリアを制御可能になる
ので、三端子のバイポーラトランジスタを構成する半導
体デバイスとして、良好なトランジスタ特性が実現され
る。
【００９８】次に、上記第７実施例に関して行った実験
について説明する。
について説明する。
【００９９】まず、上記第７実施例のダイヤモンド半導
体デバイスにおいて、電気的特性について測定した。
体デバイスにおいて、電気的特性について測定した。
【０１００】図１５に、ベース電流をパラメータとし
て、コレクタ電圧とコレクタ電流との関係を示す。この
結果、コレクタ電流はベース電流に対して増幅されてい
るので、良好なトランジスタ特性が得られることがわか
る。
て、コレクタ電圧とコレクタ電流との関係を示す。この
結果、コレクタ電流はベース電流に対して増幅されてい
るので、良好なトランジスタ特性が得られることがわか
る。
【０１０１】次に、ｎ型層３０の窒素濃度及びｉ型層２
１、２２の層厚を一定の範囲で変動させたことを除いて
上記第７実施例と同様にしてダイヤモンド半導体デバイ
スを形成し、電気的特性について測定した。この結果、
所定の範囲でそれぞれｉ型層２１、２２の層厚が薄いほ
ど、かつｎ型層３０中の窒素濃度が高いほどに、良好な
トランジスタ特性が得られた。
１、２２の層厚を一定の範囲で変動させたことを除いて
上記第７実施例と同様にしてダイヤモンド半導体デバイ
スを形成し、電気的特性について測定した。この結果、
所定の範囲でそれぞれｉ型層２１、２２の層厚が薄いほ
ど、かつｎ型層３０中の窒素濃度が高いほどに、良好な
トランジスタ特性が得られた。
【０１０２】したがって、上記第３実施例で良好なダイ
オード特性が得られる条件範囲にｉ型層２１、２２の層
厚及びｎ型層３０中の窒素濃度を一致させて設定する場
合に、良好なトランジスタが形成される。
オード特性が得られる条件範囲にｉ型層２１、２２の層
厚及びｎ型層３０中の窒素濃度を一致させて設定する場
合に、良好なトランジスタが形成される。
【０１０３】なお、上記第７実施例の実験では、ｉ型層
２０〜２２、ｐ型層４０、４１及びｎ型層３０が、単結
晶ダイヤモンド基板上に形成された単結晶ダイヤモンド
半導体からなる場合でも、シリコン基板上に形成された
多結晶ダイヤモンド半導体からなる場合でも、同様の結
果が得られた。
２０〜２２、ｐ型層４０、４１及びｎ型層３０が、単結
晶ダイヤモンド基板上に形成された単結晶ダイヤモンド
半導体からなる場合でも、シリコン基板上に形成された
多結晶ダイヤモンド半導体からなる場合でも、同様の結
果が得られた。
【０１０４】図１６（ａ）は、本発明のダイヤモンド半
導体デバイスに係る第８実施例の構成を示す断面図であ
り、図１６（ｂ）は、図１６（ａ）のＢ−Ｂ線に沿って
の断面図である。
導体デバイスに係る第８実施例の構成を示す断面図であ
り、図１６（ｂ）は、図１６（ａ）のＢ−Ｂ線に沿って
の断面図である。
【０１０５】基板１０上には、マイクロ波プラズマＣＶ
Ｄ法によりｉ型層２０、ｎ型層３０、ｉ型層２１、ｐ型
層４２、ｉ型層２２及びｎ型層３１が順次積層して形成
されている。ｉ型層２１は、ｎ型層３０の表面を部分的
に露出する所定の配置に選択成長されている。また、ｉ
型層２２は、ｐ型層４２の表面を部分的に露出する所定
の配置に選択成長されている。さらに、ｎ型層３０、ｐ
型層４０、ｎ型層３１の露出した表面に、それぞれ電極
層５０〜５２が部分的に選択成長されている。
Ｄ法によりｉ型層２０、ｎ型層３０、ｉ型層２１、ｐ型
層４２、ｉ型層２２及びｎ型層３１が順次積層して形成
されている。ｉ型層２１は、ｎ型層３０の表面を部分的
に露出する所定の配置に選択成長されている。また、ｉ
型層２２は、ｐ型層４２の表面を部分的に露出する所定
の配置に選択成長されている。さらに、ｎ型層３０、ｐ
型層４０、ｎ型層３１の露出した表面に、それぞれ電極
層５０〜５２が部分的に選択成長されている。
【０１０６】ここで、基板１０、ｉ型層２０、２１、ｎ
型層３０、３１及び電極層５０、５１、５２は、それぞ
れ上記第６実施例とほぼ同様な条件により形成されてい
る。ただし、ｐ型層４２は、層厚約１μｍを有する低抵
抗ダイヤモンドから形成されている。このｐ型層４２で
は、ｉ型層２０と同様の製造条件で直方体状のｉ型部４
２ｂが複数個を一定の間隔で並列配置して形成されてお
り、これらのｉ型部４２ｂの間隙に上記第６実施例のｐ
型層４０と同様の製造条件で直方体状のｐ型部４２ａが
複数個を並列配置して形成されている。
型層３０、３１及び電極層５０、５１、５２は、それぞ
れ上記第６実施例とほぼ同様な条件により形成されてい
る。ただし、ｐ型層４２は、層厚約１μｍを有する低抵
抗ダイヤモンドから形成されている。このｐ型層４２で
は、ｉ型層２０と同様の製造条件で直方体状のｉ型部４
２ｂが複数個を一定の間隔で並列配置して形成されてお
り、これらのｉ型部４２ｂの間隙に上記第６実施例のｐ
型層４０と同様の製造条件で直方体状のｐ型部４２ａが
複数個を並列配置して形成されている。
【０１０７】ｐ型部４２ａは、ホウ素濃度１ｘ１０17ｃ
ｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低
抵抗ダイヤモンドからなる。また、ｉ型部４２ｂは、窒
素濃度、ホウ素濃度がそれぞれｉ型層２１、２２とほぼ
同様の値である高抵抗ダイヤモンドからなる。
ｍ-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低
抵抗ダイヤモンドからなる。また、ｉ型部４２ｂは、窒
素濃度、ホウ素濃度がそれぞれｉ型層２１、２２とほぼ
同様の値である高抵抗ダイヤモンドからなる。
【０１０８】上記構成によれば、本実施例のダイヤモン
ド半導体デバイスは、上記第６実施例とほぼ同様に作用
する。したがって、三端子のＳＩＴトランジスタを構成
する半導体デバイスとして、トランジスタ特性が実現さ
れる。
ド半導体デバイスは、上記第６実施例とほぼ同様に作用
する。したがって、三端子のＳＩＴトランジスタを構成
する半導体デバイスとして、トランジスタ特性が実現さ
れる。
【０１０９】次に、上記第８実施例に関して行った実験
について説明する。
について説明する。
【０１１０】まず、上記第８実施例のダイヤモンド半導
体デバイスにおいて、電気的特性について測定した。
体デバイスにおいて、電気的特性について測定した。
【０１１１】図１７に、ゲート電圧をパラメータとし
て、ドレイン電圧とドレイン電流との関係を示す。この
結果、ゲート電圧が大きくなるにしたがってドレイン電
流は制限されているので、良好なトランジスタ特性が得
られることがわかる。
て、ドレイン電圧とドレイン電流との関係を示す。この
結果、ゲート電圧が大きくなるにしたがってドレイン電
流は制限されているので、良好なトランジスタ特性が得
られることがわかる。
【０１１２】次に、ｎ型層３０、３１の窒素濃度及びｉ
型層２１、２２の層厚を一定の範囲で変動させたことを
除いて上記第８実施例と同様にしてダイヤモンド半導体
デバイスを形成し、電気的特性について測定した。この
結果、所定の範囲でそれぞれｉ型層２１、２２の層厚が
薄いほど、かつｎ型層３０、３１中の窒素濃度が高いほ
どに、良好なトランジスタ特性が得られた。また、ｐ型
層４２における複数のｐ型部４２ａの配置間隔が小さい
ほど、良好なトランジスタ特性が得られた。
型層２１、２２の層厚を一定の範囲で変動させたことを
除いて上記第８実施例と同様にしてダイヤモンド半導体
デバイスを形成し、電気的特性について測定した。この
結果、所定の範囲でそれぞれｉ型層２１、２２の層厚が
薄いほど、かつｎ型層３０、３１中の窒素濃度が高いほ
どに、良好なトランジスタ特性が得られた。また、ｐ型
層４２における複数のｐ型部４２ａの配置間隔が小さい
ほど、良好なトランジスタ特性が得られた。
【０１１３】したがって、上記第３実施例で良好なダイ
オード特性が得られる条件範囲にｉ型層２１、２２の層
厚及びｎ型層３０、３１中の窒素濃度を一致させて設定
する場合に、良好なトランジスタが形成される。
オード特性が得られる条件範囲にｉ型層２１、２２の層
厚及びｎ型層３０、３１中の窒素濃度を一致させて設定
する場合に、良好なトランジスタが形成される。
【０１１４】なお、上記第８実施例の実験では、ｉ型層
２０〜２２、ｎ型層３０、３１及びｐ型層４２が、単結
晶ダイヤモンド基板上に形成された単結晶ダイヤモンド
半導体からなる場合でも、シリコン基板上に形成された
多結晶ダイヤモンド半導体からなる場合でも、同様の結
果が得られた。
２０〜２２、ｎ型層３０、３１及びｐ型層４２が、単結
晶ダイヤモンド基板上に形成された単結晶ダイヤモンド
半導体からなる場合でも、シリコン基板上に形成された
多結晶ダイヤモンド半導体からなる場合でも、同様の結
果が得られた。
【０１１５】図１８（ａ）は、本発明のダイヤモンド半
導体デバイスに係る第９実施例の構成を示す断面図であ
り、図１８（ｂ）は、図１８（ａ）のＢ−Ｂ線に沿って
の断面図である。
導体デバイスに係る第９実施例の構成を示す断面図であ
り、図１８（ｂ）は、図１８（ａ）のＢ−Ｂ線に沿って
の断面図である。
【０１１６】基板１０上には、マイクロ波プラズマＣＶ
Ｄ法によりｉ型層２０、ｐ型層４０、ｉ型層２１、ｎ型
層３２、ｉ型層２２及びｐ型層４１が順次積層して形成
されている。ｉ型層２１は、ｐ型層４０の表面を部分的
に露出する所定の配置に選択成長されている。また、ｉ
型層２２は、ｎ型層３２の表面を部分的に露出する所定
の配置に選択成長されている。さらに、ｐ型層４０、ｎ
型層３２、ｐ型層４１の露出した表面に、それぞれ電極
層５０〜５２が部分的に選択成長されている。
Ｄ法によりｉ型層２０、ｐ型層４０、ｉ型層２１、ｎ型
層３２、ｉ型層２２及びｐ型層４１が順次積層して形成
されている。ｉ型層２１は、ｐ型層４０の表面を部分的
に露出する所定の配置に選択成長されている。また、ｉ
型層２２は、ｎ型層３２の表面を部分的に露出する所定
の配置に選択成長されている。さらに、ｐ型層４０、ｎ
型層３２、ｐ型層４１の露出した表面に、それぞれ電極
層５０〜５２が部分的に選択成長されている。
【０１１７】ここで、基板１０、ｉ型層２０〜２２、ｐ
型層４０、４１及び電極層５０〜５２は、それぞれ上記
第７実施例とほぼ同様な条件により形成されている。た
だし、ｎ型層３２は、層厚約１μｍを有する低抵抗ダイ
ヤモンドから形成されている。このｎ型層３２では、ｉ
型層２０と同様の製造条件で直方体状のｉ型部３２ｂが
複数個を一定の間隔で並列配置して形成されており、こ
れらのｉ型部３２ｂの間隙に上記第７実施例のｎ型層３
０と同様の製造条件で直方体状のｎ型部３２ａが複数個
を並列配置して形成されている。
型層４０、４１及び電極層５０〜５２は、それぞれ上記
第７実施例とほぼ同様な条件により形成されている。た
だし、ｎ型層３２は、層厚約１μｍを有する低抵抗ダイ
ヤモンドから形成されている。このｎ型層３２では、ｉ
型層２０と同様の製造条件で直方体状のｉ型部３２ｂが
複数個を一定の間隔で並列配置して形成されており、こ
れらのｉ型部３２ｂの間隙に上記第７実施例のｎ型層３
０と同様の製造条件で直方体状のｎ型部３２ａが複数個
を並列配置して形成されている。
【０１１８】ｎ型部３２ａは、窒素濃度１ｘ１０17ｃｍ
-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵
抗ダイヤモンドからなる。また、ｉ型部３２ｂは、窒素
濃度、ホウ素濃度がそれぞれｉ型層２１、２２とほぼ同
様の値である高抵抗ダイヤモンドからなる。
-3以上、望ましくは１ｘ１０19ｃｍ-3以上を有する低抵
抗ダイヤモンドからなる。また、ｉ型部３２ｂは、窒素
濃度、ホウ素濃度がそれぞれｉ型層２１、２２とほぼ同
様の値である高抵抗ダイヤモンドからなる。
【０１１９】上記構成によれば、本実施例のダイヤモン
ド半導体デバイスは、上記第７実施例とほぼ同様に作用
する。したがって、三端子のＳＩＴトランジスタを構成
する半導体デバイスとして、トランジスタ特性が実現さ
れる。
ド半導体デバイスは、上記第７実施例とほぼ同様に作用
する。したがって、三端子のＳＩＴトランジスタを構成
する半導体デバイスとして、トランジスタ特性が実現さ
れる。
【０１２０】次に、上記第９実施例に関して行った実験
について説明する。
について説明する。
【０１２１】まず、上記第９実施例のダイヤモンド半導
体デバイスにおいて、電気的特性について測定した。
体デバイスにおいて、電気的特性について測定した。
【０１２２】図１９に、ゲート電圧をパラメータとし
て、ドレイン電圧とドレイン電流との関係を示す。この
結果、ゲート電圧が大きくなるにしたがってドレイン電
流は制限されているので、良好なトランジスタ特性が得
られることがわかる。
て、ドレイン電圧とドレイン電流との関係を示す。この
結果、ゲート電圧が大きくなるにしたがってドレイン電
流は制限されているので、良好なトランジスタ特性が得
られることがわかる。
【０１２３】次に、ｎ型層３２の窒素濃度及びｉ型層２
１、２２の層厚を一定の範囲で変動させたことを除いて
上記第９実施例と同様にしてダイヤモンド半導体デバイ
スを形成し、電気的特性について測定した。この結果、
所定の範囲でそれぞれｉ型層２１、２２の層厚が薄いほ
ど、かつｎ型層３２中の窒素濃度が高いほどに、良好な
トランジスタ特性が得られた。また、ｎ型層３２におけ
る複数のｎ型部３２ａの配置間隔が小さいほど、良好な
トランジスタ特性が得られた。
１、２２の層厚を一定の範囲で変動させたことを除いて
上記第９実施例と同様にしてダイヤモンド半導体デバイ
スを形成し、電気的特性について測定した。この結果、
所定の範囲でそれぞれｉ型層２１、２２の層厚が薄いほ
ど、かつｎ型層３２中の窒素濃度が高いほどに、良好な
トランジスタ特性が得られた。また、ｎ型層３２におけ
る複数のｎ型部３２ａの配置間隔が小さいほど、良好な
トランジスタ特性が得られた。
【０１２４】したがって、上記第３実施例で良好なダイ
オード特性が得られる条件範囲にｉ型層２１、２２の層
厚及びｎ型層３２中の窒素濃度を一致させて設定する場
合に、良好なトランジスタが形成される。
オード特性が得られる条件範囲にｉ型層２１、２２の層
厚及びｎ型層３２中の窒素濃度を一致させて設定する場
合に、良好なトランジスタが形成される。
【０１２５】なお、上記第９実施例の実験では、ｉ型層
２０〜２２、ｐ型層４０、４１及びｎ型層３２が、単結
晶ダイヤモンド基板上に形成された単結晶ダイヤモンド
半導体からなる場合でも、シリコン基板上に形成された
多結晶ダイヤモンド半導体からなる場合でも、同様の結
果が得られた。
２０〜２２、ｐ型層４０、４１及びｎ型層３２が、単結
晶ダイヤモンド基板上に形成された単結晶ダイヤモンド
半導体からなる場合でも、シリコン基板上に形成された
多結晶ダイヤモンド半導体からなる場合でも、同様の結
果が得られた。
【０１２６】図２０に、本発明のダイヤモンド半導体デ
バイスに係る第１０実施例の構成を示す。基板１０上に
は、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｎ
型層３０、ｉ型層２１、ｐ型層４０、ｉ型層２２、ｎ型
層３１、ｉ型層２３及びｐ型層４１が順次積層して形成
されている。ｉ型層２１は、ｎ型層３０の表面を部分的
に露出する所定の配置に選択成長されている。また、ｉ
型層２２は、ｐ型層４２の表面を部分的に露出する所定
の配置に選択成長されている。ｉ型層２３は、ｎ型層３
１の表面を部分的に露出する所定の配置に選択成長され
ている。さらに、ｎ型層３０、ｐ型層４０、ｎ型層３
１、ｐ型層４１の露出した表面に、それぞれ電極層５０
〜５３が部分的に選択成長されている。
バイスに係る第１０実施例の構成を示す。基板１０上に
は、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｎ
型層３０、ｉ型層２１、ｐ型層４０、ｉ型層２２、ｎ型
層３１、ｉ型層２３及びｐ型層４１が順次積層して形成
されている。ｉ型層２１は、ｎ型層３０の表面を部分的
に露出する所定の配置に選択成長されている。また、ｉ
型層２２は、ｐ型層４２の表面を部分的に露出する所定
の配置に選択成長されている。ｉ型層２３は、ｎ型層３
１の表面を部分的に露出する所定の配置に選択成長され
ている。さらに、ｎ型層３０、ｐ型層４０、ｎ型層３
１、ｐ型層４１の露出した表面に、それぞれ電極層５０
〜５３が部分的に選択成長されている。
【０１２７】ここで、基板１０、ｉ型層２０、２１、ｎ
型層３０、３１、ｐ型層４０及び電極層５０〜５２は、
それぞれ上記第８実施例とほぼ同様な条件により形成さ
れている。ただし、ｉ型層２３は、ｉ型層２０と同様の
製造条件により、層厚０．２〜１μｍを有する高抵抗ダ
イヤモンドから形成されている。また、ｐ型層４１は、
ｎ型層３０と同様の製造条件により、層厚約１μｍを有
する低抵抗ダイヤモンドから形成されている。さらに、
電極層５３は、電極層５０とほぼ同様な条件により、Ｔ
ｉ／Ｍｏ／Ａｕから形成されている。
型層３０、３１、ｐ型層４０及び電極層５０〜５２は、
それぞれ上記第８実施例とほぼ同様な条件により形成さ
れている。ただし、ｉ型層２３は、ｉ型層２０と同様の
製造条件により、層厚０．２〜１μｍを有する高抵抗ダ
イヤモンドから形成されている。また、ｐ型層４１は、
ｎ型層３０と同様の製造条件により、層厚約１μｍを有
する低抵抗ダイヤモンドから形成されている。さらに、
電極層５３は、電極層５０とほぼ同様な条件により、Ｔ
ｉ／Ｍｏ／Ａｕから形成されている。
【０１２８】なお、ｉ型層２０〜２３では、窒素濃度、
ホウ素濃度はそれぞれｎ型層３０、３１の窒素濃度、ｐ
型層４０、４１のホウ素濃度の値未満であり、これらの
分布は厚さ方向に不均一でもよい。
ホウ素濃度はそれぞれｎ型層３０、３１の窒素濃度、ｐ
型層４０、４１のホウ素濃度の値未満であり、これらの
分布は厚さ方向に不均一でもよい。
【０１２９】次に、上記第１０実施例の作用について説
明する。
明する。
【０１３０】ｎ型層３０、３１及びｐ型層４０、４１で
は、窒素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドー
パントとして高濃度にドープして形成されていることに
より、ドナー準位、アクセプタ準位が縮退してそれぞれ
伝導帯、価電子帯付近に存在している。そのため、キャ
リアの伝導として金属的伝導が支配的になっているの
で、室温程度においても低抵抗の伝導性が得られる。
は、窒素、ホウ素がそれぞれｎ型ドーパント、ｐ型ドー
パントとして高濃度にドープして形成されていることに
より、ドナー準位、アクセプタ準位が縮退してそれぞれ
伝導帯、価電子帯付近に存在している。そのため、キャ
リアの伝導として金属的伝導が支配的になっているの
で、室温程度においても低抵抗の伝導性が得られる。
【０１３１】また、ｎ型層３０及びｐ型層４０、ｐ型層
４０及びｎ型層３１、ｎ型層３１及びｐ型層４１の間
に、ｉ型層２１〜２３がそれぞれ所定の層厚を有して介
在して形成されている。そのため、これらの接合で逆方
向の耐電圧が大きくなっているので、キャリアの伝導と
して半導体的伝導が主流であり、整流性が得られる。し
たがって、ｎｐｎｐ接合部で半導体的伝導が支配的にな
ってキャリアを制御可能になるので、四端子のサイリス
タを構成する半導体デバイスとして、良好なサイリスタ
特性が実現される。
４０及びｎ型層３１、ｎ型層３１及びｐ型層４１の間
に、ｉ型層２１〜２３がそれぞれ所定の層厚を有して介
在して形成されている。そのため、これらの接合で逆方
向の耐電圧が大きくなっているので、キャリアの伝導と
して半導体的伝導が主流であり、整流性が得られる。し
たがって、ｎｐｎｐ接合部で半導体的伝導が支配的にな
ってキャリアを制御可能になるので、四端子のサイリス
タを構成する半導体デバイスとして、良好なサイリスタ
特性が実現される。
【０１３２】次に、上記第１０実施例に関して行った実
験について説明する。
験について説明する。
【０１３３】まず、上記第１０実施例のダイヤモンド半
導体デバイスにおいて、電気的特性について測定した。
導体デバイスにおいて、電気的特性について測定した。
【０１３４】図２１に、ゲート電圧が一定値である場合
において、ドレイン電圧とドレイン電流との関係を示
す。この結果、ドレイン電流はドレイン電圧に基づくス
イッチ特性を有しているので、良好なサイリスタ特性が
得られることがわかる。
において、ドレイン電圧とドレイン電流との関係を示
す。この結果、ドレイン電流はドレイン電圧に基づくス
イッチ特性を有しているので、良好なサイリスタ特性が
得られることがわかる。
【０１３５】次に、ｎ型層３０、３１の窒素濃度及びｉ
型層２１、２２の層厚を一定の範囲で変動させたことを
除いて上記第１０実施例と同様にしてダイヤモンド半導
体デバイスを形成し、電気的特性について測定した。こ
の結果、所定の範囲でそれぞれｉ型層２１〜２３の層厚
が薄いほど、かつｎ型層３０、３１中の窒素濃度が高い
ほどに、良好なサイリスタ特性が得られた。
型層２１、２２の層厚を一定の範囲で変動させたことを
除いて上記第１０実施例と同様にしてダイヤモンド半導
体デバイスを形成し、電気的特性について測定した。こ
の結果、所定の範囲でそれぞれｉ型層２１〜２３の層厚
が薄いほど、かつｎ型層３０、３１中の窒素濃度が高い
ほどに、良好なサイリスタ特性が得られた。
【０１３６】したがって、上記第３実施例で良好なダイ
オード特性が得られる条件範囲にｉ型層２１〜２３の層
厚及びｎ型層３０、３１中の窒素濃度を一致させて設定
する場合に、良好なサイリスタが形成される。
オード特性が得られる条件範囲にｉ型層２１〜２３の層
厚及びｎ型層３０、３１中の窒素濃度を一致させて設定
する場合に、良好なサイリスタが形成される。
【０１３７】なお、上記第１０実施例の実験では、ｉ型
層２０〜２２、ｎ型層３０、３１及びｐ型層４０、４１
が、単結晶ダイヤモンド基板上に形成された単結晶ダイ
ヤモンド半導体からなる場合でも、シリコン基板上に形
成された多結晶ダイヤモンド半導体からなる場合でも、
同様の結果が得られた。
層２０〜２２、ｎ型層３０、３１及びｐ型層４０、４１
が、単結晶ダイヤモンド基板上に形成された単結晶ダイ
ヤモンド半導体からなる場合でも、シリコン基板上に形
成された多結晶ダイヤモンド半導体からなる場合でも、
同様の結果が得られた。
【０１３８】図２２に、本発明のダイヤモンド半導体デ
バイスに係る第１１実施例の構成を示す。基板１０上に
は、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｐ
型層４０、ｉ型層２１、ｎ型層３０、ｉ型層２２、ｐ型
層４１、ｉ型層２３及びｎ型層３１が順次積層して形成
されている。ｉ型層２１は、ｐ型層４０の表面を部分的
に露出する所定の配置に選択成長されている。また、ｉ
型層２２は、ｎ型層３０の表面を部分的に露出する所定
の配置に選択成長されている。ｉ型層２３は、ｐ型層４
１の表面を部分的に露出する所定の配置に選択成長され
ている。さらに、ｐ型層４０、ｎ型層３０、ｐ型層４
１、ｎ型層３１の露出した表面に、それぞれ電極層５０
〜５３が部分的に選択成長されている。
バイスに係る第１１実施例の構成を示す。基板１０上に
は、マイクロ波プラズマＣＶＤ法によりｉ型層２０、ｐ
型層４０、ｉ型層２１、ｎ型層３０、ｉ型層２２、ｐ型
層４１、ｉ型層２３及びｎ型層３１が順次積層して形成
されている。ｉ型層２１は、ｐ型層４０の表面を部分的
に露出する所定の配置に選択成長されている。また、ｉ
型層２２は、ｎ型層３０の表面を部分的に露出する所定
の配置に選択成長されている。ｉ型層２３は、ｐ型層４
１の表面を部分的に露出する所定の配置に選択成長され
ている。さらに、ｐ型層４０、ｎ型層３０、ｐ型層４
１、ｎ型層３１の露出した表面に、それぞれ電極層５０
〜５３が部分的に選択成長されている。
【０１３９】ここで、基板１０、ｉ型層２０〜２２、ｐ
型層４０、４１及びｎ型層３０は、それぞれ上記第９実
施例とほぼ同様に形成されている。ただし、ｉ型層２３
は、ｉ型層２０と同様の製造条件により、層厚０．２〜
１μｍを有する高抵抗ダイヤモンドから形成されてい
る。また、ｎ型層３１は、ｎ型層３０と同様の製造条件
により、層厚約１μｍを有する低抵抗ダイヤモンドから
形成されている。さらに、電極層５３は、電極層５０と
ほぼ同様な条件により、Ｔｉ／Ｍｏ／Ａｕから形成され
ている。
型層４０、４１及びｎ型層３０は、それぞれ上記第９実
施例とほぼ同様に形成されている。ただし、ｉ型層２３
は、ｉ型層２０と同様の製造条件により、層厚０．２〜
１μｍを有する高抵抗ダイヤモンドから形成されてい
る。また、ｎ型層３１は、ｎ型層３０と同様の製造条件
により、層厚約１μｍを有する低抵抗ダイヤモンドから
形成されている。さらに、電極層５３は、電極層５０と
ほぼ同様な条件により、Ｔｉ／Ｍｏ／Ａｕから形成され
ている。
【０１４０】なお、ｉ型層２０〜２３では、窒素濃度、
ホウ素濃度はそれぞれｎ型層３０、３１の窒素濃度、ｐ
型層４０、４１のホウ素濃度の値未満であり、これらの
分布は厚さ方向に不均一でもよい。
ホウ素濃度はそれぞれｎ型層３０、３１の窒素濃度、ｐ
型層４０、４１のホウ素濃度の値未満であり、これらの
分布は厚さ方向に不均一でもよい。
【０１４１】上記構成によれば、本実施例のダイヤモン
ド半導体デバイスは、上記第１０実施例とほぼ同様に作
用する。したがって、四端子のサイリスタを構成する半
導体デバイスとして、サイリスタ特性が実現される。
ド半導体デバイスは、上記第１０実施例とほぼ同様に作
用する。したがって、四端子のサイリスタを構成する半
導体デバイスとして、サイリスタ特性が実現される。
【０１４２】次に、上記第１１実施例に関して行った実
験について説明する。
験について説明する。
【０１４３】まず、上記第１１実施例のダイヤモンド半
導体デバイスにおいて、電気的特性について測定した。
導体デバイスにおいて、電気的特性について測定した。
【０１４４】図２３に、ゲート電圧が一定値である場合
において、ドレイン電圧とドレイン電流との関係を示
す。この結果、ドレイン電流はドレイン電圧に基づくス
イッチ特性を有しているので、良好なサイリスタ特性が
得られることがわかる。
において、ドレイン電圧とドレイン電流との関係を示
す。この結果、ドレイン電流はドレイン電圧に基づくス
イッチ特性を有しているので、良好なサイリスタ特性が
得られることがわかる。
【０１４５】次に、ｎ型層３０、３１の窒素濃度及びｉ
型層２１、２２の層厚を一定の範囲で変動させたことを
除いて上記第１１実施例と同様にしてダイヤモンド半導
体デバイスを形成し、電気的特性について測定した。こ
の結果、所定の範囲でそれぞれｉ型層２１〜２３の層厚
が薄いほど、かつｎ型層３０、３１中の窒素濃度が高い
ほどに、良好なサイリスタ特性が得られた。
型層２１、２２の層厚を一定の範囲で変動させたことを
除いて上記第１１実施例と同様にしてダイヤモンド半導
体デバイスを形成し、電気的特性について測定した。こ
の結果、所定の範囲でそれぞれｉ型層２１〜２３の層厚
が薄いほど、かつｎ型層３０、３１中の窒素濃度が高い
ほどに、良好なサイリスタ特性が得られた。
【０１４６】したがって、上記第３実施例で良好なダイ
オード特性が得られる条件範囲にｉ型層２１〜２３の層
厚及びｎ型層３０、３１中の窒素濃度を一致させて設定
する場合に、良好なサイリスタが形成される。
オード特性が得られる条件範囲にｉ型層２１〜２３の層
厚及びｎ型層３０、３１中の窒素濃度を一致させて設定
する場合に、良好なサイリスタが形成される。
【０１４７】なお、上記第１１実施例の実験では、ｉ型
層２０〜２２、ｐ型層４０、４１及びｎ型層３０、３１
が、単結晶ダイヤモンド基板上に形成された単結晶ダイ
ヤモンド半導体からなる場合でも、シリコン基板上に形
成された多結晶ダイヤモンド半導体からなる場合でも、
同様の結果が得られた。
層２０〜２２、ｐ型層４０、４１及びｎ型層３０、３１
が、単結晶ダイヤモンド基板上に形成された単結晶ダイ
ヤモンド半導体からなる場合でも、シリコン基板上に形
成された多結晶ダイヤモンド半導体からなる場合でも、
同様の結果が得られた。
【０１４８】本発明は上記諸実施例に限られるものでは
なく、種々の変形が可能である。
なく、種々の変形が可能である。
【０１４９】例えば、上記諸実施例では、ｎ型層及びｐ
型層を介在するｉ型層において、窒素濃度及びホウ素濃
度が共にほぼ均一に分布するとしているが、これらのド
ーパント濃度が層厚方向に傾斜分布していたり、あるい
は相互に異なるドーパント濃度を有する複数層が積層さ
れているように、様々に不均一に分布していても同様な
作用効果が得られる。さらに、このｉ型層は、窒素濃度
及びホウ素濃度が極微小であるようなドーパント無添加
のダイヤモンドから形成されていてもよい。
型層を介在するｉ型層において、窒素濃度及びホウ素濃
度が共にほぼ均一に分布するとしているが、これらのド
ーパント濃度が層厚方向に傾斜分布していたり、あるい
は相互に異なるドーパント濃度を有する複数層が積層さ
れているように、様々に不均一に分布していても同様な
作用効果が得られる。さらに、このｉ型層は、窒素濃度
及びホウ素濃度が極微小であるようなドーパント無添加
のダイヤモンドから形成されていてもよい。
【０１５０】また、上記諸実施例では、各種導電型のダ
イヤモンド半導体層は気相合成された薄膜単結晶（エピ
タキシャル層）であるが、高圧合成された人工のバルク
単結晶、あるいは気相合成された薄膜多結晶であっても
同様な作用効果が得られる。しかしながら、半導体デバ
イス作製上の制御性を考慮すると、単結晶基板、あるい
は平坦に研磨された表面を有する多結晶基板上にＣＶＤ
法により気相合成された薄膜単結晶を用いることが好適
である。
イヤモンド半導体層は気相合成された薄膜単結晶（エピ
タキシャル層）であるが、高圧合成された人工のバルク
単結晶、あるいは気相合成された薄膜多結晶であっても
同様な作用効果が得られる。しかしながら、半導体デバ
イス作製上の制御性を考慮すると、単結晶基板、あるい
は平坦に研磨された表面を有する多結晶基板上にＣＶＤ
法により気相合成された薄膜単結晶を用いることが好適
である。
【０１５１】また、上記諸実施例では、各種導電型のダ
イヤモンド半導体層はプラズマＣＶＤ法により形成され
ているが、次に例示するＣＶＤ法を用いても同様な作用
効果が得られる。第１の方法は、直流電界または交流電
界で放電を起こすことにより、原料ガスを活性化する。
また、第２の方法は、熱電子放射材を加熱することによ
り、原料ガスを活性化する。また、第３の方法は、イオ
ンで衝撃された表面にダイヤモンドを成長させる。ま
た、第４の方法は、レーザ、紫外線等の光を照射するこ
とにより、原料ガスを励起させる。さらに、第５の方法
は、原料ガスを燃焼させる。
イヤモンド半導体層はプラズマＣＶＤ法により形成され
ているが、次に例示するＣＶＤ法を用いても同様な作用
効果が得られる。第１の方法は、直流電界または交流電
界で放電を起こすことにより、原料ガスを活性化する。
また、第２の方法は、熱電子放射材を加熱することによ
り、原料ガスを活性化する。また、第３の方法は、イオ
ンで衝撃された表面にダイヤモンドを成長させる。ま
た、第４の方法は、レーザ、紫外線等の光を照射するこ
とにより、原料ガスを励起させる。さらに、第５の方法
は、原料ガスを燃焼させる。
【０１５２】また、上記諸実施例では、ｎ型層はＣＶＤ
法によりダイヤモンド中に窒素を添加されているが、高
圧合成容器中に炭素を含む原料、窒素を含む原料及び溶
媒を添加して高圧合成法を用いて形成しても、同様な作
用効果が得られる。
法によりダイヤモンド中に窒素を添加されているが、高
圧合成容器中に炭素を含む原料、窒素を含む原料及び溶
媒を添加して高圧合成法を用いて形成しても、同様な作
用効果が得られる。
【０１５３】また、上記諸実施例では、基板は、単結晶
ダイヤモンドからなる絶縁体基板、あるいはシリコンか
らなる半導体基板としているが、その他の材料からなる
絶縁体基板または半導体基板としてもよい。さらに、基
板は、金属から形成されていてもよい。
ダイヤモンドからなる絶縁体基板、あるいはシリコンか
らなる半導体基板としているが、その他の材料からなる
絶縁体基板または半導体基板としてもよい。さらに、基
板は、金属から形成されていてもよい。
【０１５４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ｎ型ダイヤモンド層、ｐ型ダイヤモンド層では、
それぞれｎ型ドーパント、ｐ型ドーパントが高濃度にド
ープして形成されていることにより、ドナー準位、アク
セプタ準位が縮退しているので、キャリアの伝導として
金属的伝導が支配的になっている。
れば、ｎ型ダイヤモンド層、ｐ型ダイヤモンド層では、
それぞれｎ型ドーパント、ｐ型ドーパントが高濃度にド
ープして形成されていることにより、ドナー準位、アク
セプタ準位が縮退しているので、キャリアの伝導として
金属的伝導が支配的になっている。
【０１５５】また、このようなｎ型ダイヤモンド層及び
ｐ型ダイヤモンド層の間に、高抵抗ダイヤモンド層が層
厚及びドーパント濃度として所定の値を有して介在して
形成されていることにより、逆方向の耐電圧が大きくな
るので、ｐｎ接合部ではキャリアの伝導として半導体的
伝導が主流であり、整流性が得られる。そのため、ｐｎ
接合部で半導体的伝導が支配的になってキャリアを制御
可能にすることにより、良好なダイオード特性またはト
ランジスタ特性が実現される。
ｐ型ダイヤモンド層の間に、高抵抗ダイヤモンド層が層
厚及びドーパント濃度として所定の値を有して介在して
形成されていることにより、逆方向の耐電圧が大きくな
るので、ｐｎ接合部ではキャリアの伝導として半導体的
伝導が主流であり、整流性が得られる。そのため、ｐｎ
接合部で半導体的伝導が支配的になってキャリアを制御
可能にすることにより、良好なダイオード特性またはト
ランジスタ特性が実現される。
【０１５６】このようにして、ｎ型ダイヤモンド層及び
ｐ型ダイヤモンドにおけるキャリア密度は、室温から６
００℃程度の範囲で温度に依存せずに制御される。した
がって、本発明のダイヤモンド半導体デバイスは、従来
のシリコン等の半導体から構成されていた電子機器を利
用できない温度環境や状態において、ダイオード、トラ
ンジスタ等の様々な半導体デバイスとして利用可能であ
るという効果がある。
ｐ型ダイヤモンドにおけるキャリア密度は、室温から６
００℃程度の範囲で温度に依存せずに制御される。した
がって、本発明のダイヤモンド半導体デバイスは、従来
のシリコン等の半導体から構成されていた電子機器を利
用できない温度環境や状態において、ダイオード、トラ
ンジスタ等の様々な半導体デバイスとして利用可能であ
るという効果がある。
【０１５７】
【図１】本発明のダイヤモンド半導体デバイスに係る原
理を説明するエネルギーダイアグラムであり、（ａ）は
高抵抗層がある場合、（ｂ）は高抵抗層が無い場合をそ
れぞれ示す。
理を説明するエネルギーダイアグラムであり、（ａ）は
高抵抗層がある場合、（ｂ）は高抵抗層が無い場合をそ
れぞれ示す。
【図２】本発明のダイヤモンド半導体デバイスに係る原
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図３】本発明のダイヤモンド半導体デバイスに係る原
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図４】本発明のダイヤモンド半導体デバイスに係る原
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図５】本発明のダイヤモンド半導体デバイスに係る原
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図６】本発明のダイヤモンド半導体デバイスに係る原
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
理を説明する図であり、（ａ）はドーパント濃度分布、
（ｂ）はエネルギーダイアグラムをそれぞれ示す。
【図７】本発明のダイヤモンド半導体デバイスに係る第
１実施例の構成を示す断面図である。
１実施例の構成を示す断面図である。
【図８】本発明のダイヤモンド半導体デバイスに係る第
２実施例の構成を示す断面図である。
２実施例の構成を示す断面図である。
【図９】本発明のダイヤモンド半導体デバイスに係る第
３実施例の構成を示す断面図である。
３実施例の構成を示す断面図である。
【図１０】本発明のダイヤモンド半導体デバイスに係る
第４実施例の構成を示す断面図である。
第４実施例の構成を示す断面図である。
【図１１】本発明のダイヤモンド半導体デバイスに係る
第５実施例の構成を示す断面図である。
第５実施例の構成を示す断面図である。
【図１２】本発明のダイヤモンド半導体デバイスに係る
第６実施例の構成を示す断面図である。
第６実施例の構成を示す断面図である。
【図１３】本発明のダイヤモンド半導体デバイスに係る
第６実施例のトランジスタ特性を示すグラフである。
第６実施例のトランジスタ特性を示すグラフである。
【図１４】本発明のダイヤモンド半導体デバイスに係る
第７実施例の構成を示す断面図である。
第７実施例の構成を示す断面図である。
【図１５】本発明のダイヤモンド半導体デバイスに係る
第７実施例のトランジスタ特性を示すグラフである。
第７実施例のトランジスタ特性を示すグラフである。
【図１６】本発明のダイヤモンド半導体デバイスに係る
第８実施例の構成を示し、（ａ）は断面図、（ｂ）は
（ａ）のＢ−Ｂ線に沿っての断面図である。
第８実施例の構成を示し、（ａ）は断面図、（ｂ）は
（ａ）のＢ−Ｂ線に沿っての断面図である。
【図１７】本発明のダイヤモンド半導体デバイスに係る
第８実施例のトランジスタ特性を示すグラフである。
第８実施例のトランジスタ特性を示すグラフである。
【図１８】本発明のダイヤモンド半導体デバイスに係る
第９実施例の構成を示し、（ａ）は断面図、（ｂ）は
（ａ）のＢ−Ｂ線に沿っての断面図である。
第９実施例の構成を示し、（ａ）は断面図、（ｂ）は
（ａ）のＢ−Ｂ線に沿っての断面図である。
【図１９】本発明のダイヤモンド半導体デバイスに係る
第９実施例のトランジスタ特性を示すグラフである。
第９実施例のトランジスタ特性を示すグラフである。
【図２０】本発明のダイヤモンド半導体デバイスに係る
第１０実施例の構成を示す断面図である。
第１０実施例の構成を示す断面図である。
【図２１】本発明のダイヤモンド半導体デバイスに係る
第１０実施例のサイリスタ特性を示すグラフである。
第１０実施例のサイリスタ特性を示すグラフである。
【図２２】本発明のダイヤモンド半導体デバイスに係る
第１１実施例の構成を示す断面図である。
第１１実施例の構成を示す断面図である。
【図２３】本発明のダイヤモンド半導体デバイスに係る
第１１実施例のサイリスタ特性を示すグラフである。
第１１実施例のサイリスタ特性を示すグラフである。
１０、１１…基板、２０〜２３…ｉ型層、３０〜３２…
ｎ型層、４０〜４２…ｐ型層、５０〜５３…電極層。
ｎ型層、４０〜４２…ｐ型層、５０〜５３…電極層。
Claims (8)
- 【請求項１】 ｎ型ドーパントが高濃度にドープされて
金属的伝導が支配的になるように形成されたｎ型ダイヤ
モンド層と、ｐ型ドーパントが高濃度にドープされて金
属的伝導が支配的になるように形成されたｐ型ダイヤモ
ンド層と、これらダイヤモンド層の間に介在して形成さ
れた高抵抗ダイヤモンド層とを備え、前記高抵抗ダイヤ
モンド層の層厚及びドーパント濃度は半導体的伝導が支
配的になる値であることを特徴とするダイヤモンド半導
体デバイス。 - 【請求項２】 前記ｎ型ドーパントは、窒素であること
を特徴とする請求項１記載のダイヤモンド半導体デバイ
ス。 - 【請求項３】 前記ｐ型ドーパントは、ホウ素であるこ
とを特徴とする請求項１記載のダイヤモンド半導体デバ
イス。 - 【請求項４】 前記高抵抗ダイヤモンド層の層厚は、３
０〜３０００ｎｍの範囲であることを特徴とする請求項
１記載のダイヤモンド半導体デバイス。 - 【請求項５】 前記ｎ型ダイヤモンド層の窒素濃度は１
ｘ１０17ｃｍ-3以上であり、前記高抵抗ダイヤモンド層
の窒素濃度は１ｘ１０17ｃｍ-3未満であることを特徴と
する請求項２記載のダイヤモンド半導体デバイス。 - 【請求項６】 前記ｎ型ダイヤモンド層の窒素濃度は１
ｘ１０19ｃｍ-3以上であり、前記高抵抗ダイヤモンド層
の窒素濃度は１ｘ１０19ｃｍ-3未満であることを特徴と
する請求項２記載のダイヤモンド半導体デバイス。 - 【請求項７】 前記ｐ型ダイヤモンド層のホウ素濃度は
１ｘ１０17ｃｍ-3以上であり、前記高抵抗ダイヤモンド
層のホウ素濃度は１ｘ１０17ｃｍ-3未満であることを特
徴とする請求項３記載のダイヤモンド半導体デバイス。 - 【請求項８】 前記ｐ型ダイヤモンド層のホウ素濃度は
１ｘ１０19ｃｍ-3以上であり、前記高抵抗ダイヤモンド
層のホウ素濃度は１ｘ１０19ｃｍ-3未満であることを特
徴とする請求項３記載のダイヤモンド半導体デバイス。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22623593A JP4071833B2 (ja) | 1993-09-10 | 1993-09-10 | ダイヤモンド半導体デバイス |
| DE69430094T DE69430094T2 (de) | 1993-09-10 | 1994-09-06 | Diamant-Halbleiteranordnung |
| AT94113945T ATE214520T1 (de) | 1993-09-10 | 1994-09-06 | Diamant-halbleiteranordnung |
| EP94113945A EP0643423B1 (en) | 1993-09-10 | 1994-09-06 | Diamond semiconductor device |
| US08/303,112 US5600156A (en) | 1993-09-10 | 1994-09-08 | Diamond semiconductor device with P-I-N type multilayer structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22623593A JP4071833B2 (ja) | 1993-09-10 | 1993-09-10 | ダイヤモンド半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786620A true JPH0786620A (ja) | 1995-03-31 |
| JP4071833B2 JP4071833B2 (ja) | 2008-04-02 |
Family
ID=16842016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22623593A Expired - Fee Related JP4071833B2 (ja) | 1993-09-10 | 1993-09-10 | ダイヤモンド半導体デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5600156A (ja) |
| EP (1) | EP0643423B1 (ja) |
| JP (1) | JP4071833B2 (ja) |
| AT (1) | ATE214520T1 (ja) |
| DE (1) | DE69430094T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076369A (ja) * | 2000-09-01 | 2002-03-15 | Kobe Steel Ltd | 電子素子並びにそれを使用するダイオード、トランジスタ及びサイリスタ |
| JP2004207272A (ja) * | 2002-12-20 | 2004-07-22 | Kobe Steel Ltd | ダイヤモンド電子素子 |
| JP2006076851A (ja) * | 2004-09-10 | 2006-03-23 | National Institute For Materials Science | ダイヤモンド膜、その製造方法、電気化学素子、及びその製造方法 |
| JP2008141218A (ja) * | 2008-01-07 | 2008-06-19 | Kobe Steel Ltd | 電子素子構造 |
| JP2010028052A (ja) * | 2008-07-24 | 2010-02-04 | National Institute Of Advanced Industrial & Technology | ダイヤモンド半導体素子 |
| KR20140068894A (ko) * | 2011-07-30 | 2014-06-09 | 아칸 테크놀로지스, 아이엔씨. | 다이아몬드 반도체 시스템 및 방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4002955B2 (ja) * | 1999-06-21 | 2007-11-07 | 独立行政法人科学技術振興機構 | ダイヤモンド半導体デバイスの製造方法 |
| JP3138705B1 (ja) * | 1999-08-31 | 2001-02-26 | 工業技術院長 | ダイヤモンドｐｎ接合ダイオードおよびその作製方法 |
| JP3411989B2 (ja) * | 2000-03-28 | 2003-06-03 | 独立行政法人産業技術総合研究所 | ダイヤモンド半導体発光素子 |
| US7402835B2 (en) * | 2002-07-18 | 2008-07-22 | Chevron U.S.A. Inc. | Heteroatom-containing diamondoid transistors |
| US7224532B2 (en) * | 2002-12-06 | 2007-05-29 | Chevron U.S.A. Inc. | Optical uses diamondoid-containing materials |
| US20050019955A1 (en) * | 2003-07-23 | 2005-01-27 | Dahl Jeremy E. | Luminescent heterodiamondoids as biological labels |
| CN100433371C (zh) * | 2007-01-26 | 2008-11-12 | 哈尔滨工业大学 | 以掺硼非晶金刚石薄膜为窗口层的a-Si:H太阳电池及制备方法 |
| US8933462B2 (en) * | 2011-12-21 | 2015-01-13 | Akhan Semiconductor, Inc. | Method of fabricating diamond semiconductor and diamond semiconductor formed according to the method |
| US20130175546A1 (en) * | 2012-01-06 | 2013-07-11 | Akhan Technologies, Inc. | Diamond Semiconductor System and Method |
| JP6257459B2 (ja) * | 2014-06-23 | 2018-01-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP6727928B2 (ja) * | 2016-05-30 | 2020-07-22 | 株式会社東芝 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2730271B2 (ja) * | 1990-03-07 | 1998-03-25 | 住友電気工業株式会社 | 半導体装置 |
| JP2961812B2 (ja) * | 1990-05-17 | 1999-10-12 | 住友電気工業株式会社 | 半導体装置 |
| JPH04293272A (ja) * | 1991-03-22 | 1992-10-16 | Kobe Steel Ltd | ダイヤモンドｐｉｎ型ダイオード |
-
1993
- 1993-09-10 JP JP22623593A patent/JP4071833B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-06 DE DE69430094T patent/DE69430094T2/de not_active Expired - Lifetime
- 1994-09-06 AT AT94113945T patent/ATE214520T1/de not_active IP Right Cessation
- 1994-09-06 EP EP94113945A patent/EP0643423B1/en not_active Expired - Lifetime
- 1994-09-08 US US08/303,112 patent/US5600156A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076369A (ja) * | 2000-09-01 | 2002-03-15 | Kobe Steel Ltd | 電子素子並びにそれを使用するダイオード、トランジスタ及びサイリスタ |
| JP2004207272A (ja) * | 2002-12-20 | 2004-07-22 | Kobe Steel Ltd | ダイヤモンド電子素子 |
| JP2006076851A (ja) * | 2004-09-10 | 2006-03-23 | National Institute For Materials Science | ダイヤモンド膜、その製造方法、電気化学素子、及びその製造方法 |
| JP2008141218A (ja) * | 2008-01-07 | 2008-06-19 | Kobe Steel Ltd | 電子素子構造 |
| JP2010028052A (ja) * | 2008-07-24 | 2010-02-04 | National Institute Of Advanced Industrial & Technology | ダイヤモンド半導体素子 |
| KR20140068894A (ko) * | 2011-07-30 | 2014-06-09 | 아칸 테크놀로지스, 아이엔씨. | 다이아몬드 반도체 시스템 및 방법 |
| KR20190094476A (ko) * | 2011-07-30 | 2019-08-13 | 아칸 테크놀로지스, 아이엔씨. | 다이아몬드 반도체 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4071833B2 (ja) | 2008-04-02 |
| DE69430094T2 (de) | 2002-11-21 |
| DE69430094D1 (de) | 2002-04-18 |
| EP0643423A3 (en) | 1995-08-09 |
| ATE214520T1 (de) | 2002-03-15 |
| US5600156A (en) | 1997-02-04 |
| EP0643423A2 (en) | 1995-03-15 |
| EP0643423B1 (en) | 2002-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4071833B2 (ja) | ダイヤモンド半導体デバイス | |
| US5132749A (en) | Semiconductor device | |
| JP2961812B2 (ja) | 半導体装置 | |
| US9171914B2 (en) | Semiconductor device | |
| US8178949B2 (en) | Bipolar semiconductor device, method for producing the same, and method for controlling Zener voltage | |
| KR20060123409A (ko) | 탄화규소 반도체 소자 및 그 제조 방법 | |
| WO2009119248A1 (ja) | 半導体装置 | |
| JPH0541551A (ja) | 金属−絶縁体−金属接合構造の製造方法 | |
| US9564491B2 (en) | Semiconductor device | |
| US6674152B2 (en) | Bipolar diode | |
| Pankove et al. | High-temperature GaN/SiC heterojunction bipolar transistor with high gain | |
| JP2019016680A (ja) | ショットキーバリアダイオード | |
| US7557385B2 (en) | Electronic devices formed on substrates and their fabrication methods | |
| JP3269625B2 (ja) | 炭化珪素に形成された高速回復高温度整流ダイオード | |
| US5670796A (en) | Semiconductor device consisting of a semiconductor material having a deep impurity level | |
| JP2000133819A (ja) | 炭化けい素ショットキーバリアダイオードおよびその製造方法 | |
| US5298766A (en) | Diamond heterojunction diode | |
| US20070228519A1 (en) | Semiconductor device | |
| Taube et al. | Electrical properties of isotype and anisotype ZnO/4H-SiC heterojunction diodes | |
| Yamasaki et al. | Potential of diamond power devices | |
| US3831185A (en) | Controlled inversion bistable switching diode | |
| JP2000500287A (ja) | 静電障壁付きバラクタ | |
| US6204522B1 (en) | Switching device | |
| JP3913716B2 (ja) | 半導体装置 | |
| JPH0567056B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |
|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20060424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060606 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |