JPH0786308A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH0786308A JPH0786308A JP5248595A JP24859593A JPH0786308A JP H0786308 A JPH0786308 A JP H0786308A JP 5248595 A JP5248595 A JP 5248595A JP 24859593 A JP24859593 A JP 24859593A JP H0786308 A JPH0786308 A JP H0786308A
- Authority
- JP
- Japan
- Prior art keywords
- source
- metal film
- semiconductor substrate
- gate
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】パッケージ(もしくは配線基板)上に占める面
積が小さく、また、チップ面積が小さいくし型FETの
構造を提供する。 【構成】(a)半導体基板上の入出力方向に延びる複数の
ソース電極、ドレイン電極およびその間に設けられたゲ
ート電極を含み、(b)前記ソース電極間をつなぐ金属膜
からなる連結部と、(c)両端の一対のソース電極に隣接
した一対のソースパッド部とを含む。
積が小さく、また、チップ面積が小さいくし型FETの
構造を提供する。 【構成】(a)半導体基板上の入出力方向に延びる複数の
ソース電極、ドレイン電極およびその間に設けられたゲ
ート電極を含み、(b)前記ソース電極間をつなぐ金属膜
からなる連結部と、(c)両端の一対のソース電極に隣接
した一対のソースパッド部とを含む。
Description
【0001】
【産業上の利用分野】本発明は、くし型構造を有する高
周波電力増幅用の電界効果トランジスタ(FET)の構
造に関する。
周波電力増幅用の電界効果トランジスタ(FET)の構
造に関する。
【0002】
【従来の技術】GaAs電界効果トランジスタの出力電
力は、そのゲート幅に比例するため、数ワット以上の出
力電力を得るためには、通常10mm以上のゲート幅が
必要となる。このような長いゲート幅を得るために、ゲ
ート電極を複数の電極指に分割し、それらを並列に接続
したくし型構造とよばれる平面構造が用いられる。
力は、そのゲート幅に比例するため、数ワット以上の出
力電力を得るためには、通常10mm以上のゲート幅が
必要となる。このような長いゲート幅を得るために、ゲ
ート電極を複数の電極指に分割し、それらを並列に接続
したくし型構造とよばれる平面構造が用いられる。
【0003】このようなくし型FETにおける、電極か
らの配線の取り出し構造の典型例を図4に示す。半導体
基板10上の入力側辺10a近傍に信号入力のための複
数のゲートパッド部21が設けられている。ショットキ
ー接合を形成するゲート電極11は、イオン注入により
形成された活性層上に多数の電極指に分かれて設けられ
ている。電極指の長さは、高周波特性に影響を与えない
長さに限定され、入力側辺10aでゲート集電部14に
よりゲートパッド部15に接続されている。ソース電極
13、ドレイン電極12は、活性層上でゲート電極11
をはさむように設けられている。信号を出力するドレイ
ン電極12は、出力側辺10b近傍に設けられたドレイ
ンパッド部16に接続されている。ソース電極13は、
複数に分離されたソースパッド部21に接続されてい
る。
らの配線の取り出し構造の典型例を図4に示す。半導体
基板10上の入力側辺10a近傍に信号入力のための複
数のゲートパッド部21が設けられている。ショットキ
ー接合を形成するゲート電極11は、イオン注入により
形成された活性層上に多数の電極指に分かれて設けられ
ている。電極指の長さは、高周波特性に影響を与えない
長さに限定され、入力側辺10aでゲート集電部14に
よりゲートパッド部15に接続されている。ソース電極
13、ドレイン電極12は、活性層上でゲート電極11
をはさむように設けられている。信号を出力するドレイ
ン電極12は、出力側辺10b近傍に設けられたドレイ
ンパッド部16に接続されている。ソース電極13は、
複数に分離されたソースパッド部21に接続されてい
る。
【0004】半導体基板10上の入力側辺10aに隣接
したゲート配線部分31、半導体基板10上の入力側辺
10aとゲート配線部分31の間に配置されたソース配
線部分33、および半導体基板10上の出力側辺10b
に隣接したドレイン配線部分32と、各パット部15、
21、16の間がボンデイングワイヤ34、36、35
によりそれぞれ接続されている。
したゲート配線部分31、半導体基板10上の入力側辺
10aとゲート配線部分31の間に配置されたソース配
線部分33、および半導体基板10上の出力側辺10b
に隣接したドレイン配線部分32と、各パット部15、
21、16の間がボンデイングワイヤ34、36、35
によりそれぞれ接続されている。
【0005】
【発明が解決しようとする課題】このようなくし型FE
Tの接続においては、パッケージ(もしくは配線基板)
上に占める面積が大きく、また、半導体基板の面積(チ
ップ面積)も大きい。このため、装置を小型化しがた
く、半導体基板に比例するチップの製造コストを低減す
ることができない。加えて、狭い面積に多くのゲート用
とドレイン用のボンデイングワイヤを隣接して敷設する
ことが必要となり、組立て工程も煩雑である。なお、ビ
アホールとよばれる貫通孔を介してソース電極を半導体
基板の裏側に接続することも可能であるが、貫通孔の作
製自体が煩雑な工程を必要とし、また、貫通孔自体も比
較的大きな面積を必要とするため、上述の問題点を解決
しがたい。
Tの接続においては、パッケージ(もしくは配線基板)
上に占める面積が大きく、また、半導体基板の面積(チ
ップ面積)も大きい。このため、装置を小型化しがた
く、半導体基板に比例するチップの製造コストを低減す
ることができない。加えて、狭い面積に多くのゲート用
とドレイン用のボンデイングワイヤを隣接して敷設する
ことが必要となり、組立て工程も煩雑である。なお、ビ
アホールとよばれる貫通孔を介してソース電極を半導体
基板の裏側に接続することも可能であるが、貫通孔の作
製自体が煩雑な工程を必要とし、また、貫通孔自体も比
較的大きな面積を必要とするため、上述の問題点を解決
しがたい。
【0006】本発明は上記の課題を解決したもので、本
発明の目的は、パッケージ(もしくは配線基板)上に占
める面積が小さく、また、チップ面積が小さいくし型F
ETの構造を提供することにある。
発明の目的は、パッケージ(もしくは配線基板)上に占
める面積が小さく、また、チップ面積が小さいくし型F
ETの構造を提供することにある。
【0007】
【課題を解決するための手段】本発明は、上記課題を解
決するために、(a)半導体基板上の入出力方向に延びる
複数のソース電極、ドレイン電極およびその間に設けら
れたゲート電極を含み、(b)前記ソース電極間をつなぐ
金属膜からなる連結部と、(c)両端の一対のソース電極
に隣接した一対のソースパッド部とを含むことを要旨と
する。また、前記連結部の幅の狭い領域の金属膜の厚さ
が、それ以外の連結部の金属膜の厚さよりも厚いことが
望ましい。
決するために、(a)半導体基板上の入出力方向に延びる
複数のソース電極、ドレイン電極およびその間に設けら
れたゲート電極を含み、(b)前記ソース電極間をつなぐ
金属膜からなる連結部と、(c)両端の一対のソース電極
に隣接した一対のソースパッド部とを含むことを要旨と
する。また、前記連結部の幅の狭い領域の金属膜の厚さ
が、それ以外の連結部の金属膜の厚さよりも厚いことが
望ましい。
【0008】
【作用及び効果】上記構成を用いると、ソース電極間が
つながれており、その両端のソース電極に隣接して一対
のソースパッド部が設けられているので、ソースパッド
部が両端にあるのみで、パッケージ(もしくは配線基
板)上に占める面積およびチップ面積を小さくすること
が可能となる。
つながれており、その両端のソース電極に隣接して一対
のソースパッド部が設けられているので、ソースパッド
部が両端にあるのみで、パッケージ(もしくは配線基
板)上に占める面積およびチップ面積を小さくすること
が可能となる。
【0009】また、連結部の幅の狭い領域の金属膜の厚
さを、それ以外の連結部よりも厚くしているので、連結
部の金属膜の面積を小さくしても金属膜がエレクトロマ
イグレーションなどにより劣化することがなく、信頼性
の高いFETが得られる。
さを、それ以外の連結部よりも厚くしているので、連結
部の金属膜の面積を小さくしても金属膜がエレクトロマ
イグレーションなどにより劣化することがなく、信頼性
の高いFETが得られる。
【0010】特に、マイクロ波以上の周波数で用いられ
るGaAsなどの化合物半導体を用いた電界効果トラン
ジスタにおいて、素子の小型化により高周波特性が向上
し、製造コストをより低減することが可能となる。
るGaAsなどの化合物半導体を用いた電界効果トラン
ジスタにおいて、素子の小型化により高周波特性が向上
し、製造コストをより低減することが可能となる。
【0011】
【実施例】本発明の実施例であるGaAs電界効果トラ
ンジスタとそのパッケージへの配置を図1乃至図3に基
いて説明する。
ンジスタとそのパッケージへの配置を図1乃至図3に基
いて説明する。
【0012】GaAs電界効果トランジスタのパッケー
ジへの配置の平面図を図1に示す。なお、GaAs電界
効果トランジスタの電極構造は簡略化して図示してい
る。GaAs電界効果トランジスタが形成された半導体
基板10はパッケージ30上に配置される。このGaA
s電界効果トランジスタはくし型電極構造であり、ショ
ットキー接合を形成するゲート電極11は、80本の長
さ(ゲート幅)0.1mmのゲート電極指から構成され
ている。このゲート電極指をはさむようにオーミックコ
ンタクトを形成するドレイン電極12およびソース電極
13が配置されている。これらのゲート電極11、ドレ
イン電極12およびソース電極13は、信号の入出力方
向に延び、半導体基板10上にイオン注入により形成さ
れた活性層上に配置されている。
ジへの配置の平面図を図1に示す。なお、GaAs電界
効果トランジスタの電極構造は簡略化して図示してい
る。GaAs電界効果トランジスタが形成された半導体
基板10はパッケージ30上に配置される。このGaA
s電界効果トランジスタはくし型電極構造であり、ショ
ットキー接合を形成するゲート電極11は、80本の長
さ(ゲート幅)0.1mmのゲート電極指から構成され
ている。このゲート電極指をはさむようにオーミックコ
ンタクトを形成するドレイン電極12およびソース電極
13が配置されている。これらのゲート電極11、ドレ
イン電極12およびソース電極13は、信号の入出力方
向に延び、半導体基板10上にイオン注入により形成さ
れた活性層上に配置されている。
【0013】ゲート電極11は、ゲート集電部14を介
して、半導体基板の入力側辺10a近傍に配置された4
つの分離したゲートパッド部15に接続されている。ド
レイン電極12は、半導体基板の出力側辺10b近傍に
配置されたドレインパッド部16に接続されている。ソ
ース電極13は、連結部を構成する金属膜20により相
互に接続される。金属膜20のうち入出力側辺以外の両
側の辺の近傍の部分がソースパッド部21として用いら
れる。
して、半導体基板の入力側辺10a近傍に配置された4
つの分離したゲートパッド部15に接続されている。ド
レイン電極12は、半導体基板の出力側辺10b近傍に
配置されたドレインパッド部16に接続されている。ソ
ース電極13は、連結部を構成する金属膜20により相
互に接続される。金属膜20のうち入出力側辺以外の両
側の辺の近傍の部分がソースパッド部21として用いら
れる。
【0014】パッケージ30上には半導体基板の入力辺
側10aにゲート配線部分31、出力辺側10bにはド
レイン配線部分32が延びており、半導体基板10の両
側にはソース配線部分33が配置されている。各ボンデ
イングパッド部と各配線部分の間はボンデイングワイヤ
34、35、36によりそれぞれ接続されている。特に
ソース電極は半導体基板10の両側でのみ接続されてい
るので、パッケージ30上の入出力方向の長さを長くす
ることなく、また、ソース電極接続用のボンデイングワ
イヤ35とゲート接続用のボンデイングワイヤ34が接
触することもない。
側10aにゲート配線部分31、出力辺側10bにはド
レイン配線部分32が延びており、半導体基板10の両
側にはソース配線部分33が配置されている。各ボンデ
イングパッド部と各配線部分の間はボンデイングワイヤ
34、35、36によりそれぞれ接続されている。特に
ソース電極は半導体基板10の両側でのみ接続されてい
るので、パッケージ30上の入出力方向の長さを長くす
ることなく、また、ソース電極接続用のボンデイングワ
イヤ35とゲート接続用のボンデイングワイヤ34が接
触することもない。
【0015】金属膜20は、ゲートパッド部15に対応
した幅の狭い部分22とそれ以外の部分23に分けら
れ、図1中でA−A’で示す部分の断面図を図2に示
す。幅の狭い部分22の金属膜の厚さは、それ以外の部
分23よりも厚くなっている。この幅の狭い部分22の
厚さtは、幅の狭い部分22の幅W、ソース電流J、金
属膜のエレクトロマイグレーションを生じる臨界電流密
度Jsatから次式で決められる。
した幅の狭い部分22とそれ以外の部分23に分けら
れ、図1中でA−A’で示す部分の断面図を図2に示
す。幅の狭い部分22の金属膜の厚さは、それ以外の部
分23よりも厚くなっている。この幅の狭い部分22の
厚さtは、幅の狭い部分22の幅W、ソース電流J、金
属膜のエレクトロマイグレーションを生じる臨界電流密
度Jsatから次式で決められる。
【式1】t≧J/(2×W×Jsat)
【0016】これ以上の厚さtとすることで、エレクト
ロマイグレーションを生じることなく、また、半導体基
板上に占める面積を少なくすることができる。本実施例
では、ソース連結部の幅の狭い部分22に流れる最大電
流は、最大ソース電流の半分の1.4Aである。金属膜
20を金(Au)で構成しているのでそのエレクトロマ
イグレーションを生じる臨界電流密度Jsatは2mA/
μm2であり、幅の狭い部分22の厚さtを15μm、
幅の狭い部分22の幅Wを50μmとすることで充分な
信頼性が得られる。仮りに、幅の狭い部分22の厚さt
をそれ以外の部分の厚さと同じ5μmとすると、その幅
Wとして150μm以上が必要となり、半導体基板10
の面積が倍程度となる。
ロマイグレーションを生じることなく、また、半導体基
板上に占める面積を少なくすることができる。本実施例
では、ソース連結部の幅の狭い部分22に流れる最大電
流は、最大ソース電流の半分の1.4Aである。金属膜
20を金(Au)で構成しているのでそのエレクトロマ
イグレーションを生じる臨界電流密度Jsatは2mA/
μm2であり、幅の狭い部分22の厚さtを15μm、
幅の狭い部分22の幅Wを50μmとすることで充分な
信頼性が得られる。仮りに、幅の狭い部分22の厚さt
をそれ以外の部分の厚さと同じ5μmとすると、その幅
Wとして150μm以上が必要となり、半導体基板10
の面積が倍程度となる。
【0017】また、図1中でA−A’で示す部分の断面
図の他の実施例を図3に示す。幅の狭い部分22の半導
体基板10に掘り込み部17を設けて、その部分の金属
膜20の厚さを厚くし、金属膜20の表面は平坦にして
いる。
図の他の実施例を図3に示す。幅の狭い部分22の半導
体基板10に掘り込み部17を設けて、その部分の金属
膜20の厚さを厚くし、金属膜20の表面は平坦にして
いる。
【0018】なお、本発明は、以上の実施例に限定され
るものではなく、ソース電極、ドレイン電極、ゲート電
極指の長さ、幅、本数、構成材料などは、適宜選択しう
るものである。
るものではなく、ソース電極、ドレイン電極、ゲート電
極指の長さ、幅、本数、構成材料などは、適宜選択しう
るものである。
【図1】本発明の実施例による電界効果トランジスタの
パッケージへの配置を示す平面図である。
パッケージへの配置を示す平面図である。
【図2】本発明の実施例による電界効果トランジスタの
断面図である。
断面図である。
【図3】本発明の他の実施例による電界効果トランジス
タの断面図である。
タの断面図である。
【図4】従来技術による電界効果トランジスタのパッケ
ージへの配置を示す平面図である。
ージへの配置を示す平面図である。
10 半導体基板 10a 入力側辺 10b 出力側辺 11 ゲート電極 12 ドレイン電極 13 ソース電極 14 ゲート集電部 15 ゲートパッド部 16 ドレインパッド部 17 掘り込み部 20 金属膜 21 ソースパッド部 22 幅の狭い部分 23 それ以外の部分 30 パッケージ 31 ゲート配線部分 32 ドレイン配線部分 33 ソース配線部分 34、35、36 ボンデイングワイヤ
Claims (2)
- 【請求項1】 (a)半導体基板上の入出力方向に延びる
複数のソース電極、ドレイン電極およびその間に設けら
れたゲート電極を含み、 (b)前記ソース電極間をつなぐ金属膜からなる連結部
と、 (c)両端の一対のソース電極に隣接した一対のソースパ
ッド部とを含む電界効果トランジスタ。 - 【請求項2】 前記連結部の幅の狭い領域の金属膜の厚
さが、それ以外の連結部の金属膜の厚さよりも厚いこと
を特徴とする請求項1記載の電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5248595A JPH0786308A (ja) | 1993-09-10 | 1993-09-10 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5248595A JPH0786308A (ja) | 1993-09-10 | 1993-09-10 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0786308A true JPH0786308A (ja) | 1995-03-31 |
Family
ID=17180458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5248595A Pending JPH0786308A (ja) | 1993-09-10 | 1993-09-10 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0786308A (ja) |
-
1993
- 1993-09-10 JP JP5248595A patent/JPH0786308A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3515886B2 (ja) | 半導体装置およびその製造方法 | |
JP3499103B2 (ja) | 半導体装置 | |
US6900482B2 (en) | Semiconductor device having divided active regions with comb-teeth electrodes thereon | |
US5025296A (en) | Center tapped FET | |
US6424006B1 (en) | Semiconductor component | |
JP2629643B2 (ja) | 電界効果トランジスタ | |
JP3985016B2 (ja) | 半導体装置 | |
JPH0786308A (ja) | 電界効果トランジスタ | |
JP2669392B2 (ja) | 半導体装置およびその実装構造 | |
US5021844A (en) | Semiconductor device | |
JP2576773B2 (ja) | マルチフィンガー型電界効果トランジスタ | |
JPH06342813A (ja) | 電界効果トランジスタ | |
JPH01181574A (ja) | 半導体素子 | |
JPH04125941A (ja) | 電界効果トランジスタ | |
JPH065849A (ja) | 半導体素子の構造 | |
JPH01173761A (ja) | 高周波用トランジスタ | |
JP3443367B2 (ja) | 半導体装置 | |
JPS61172376A (ja) | 半導体装置 | |
JP2919159B2 (ja) | GaAsショットキー障壁電界効果トランジスタ及びその製造方法 | |
JP3381108B2 (ja) | デュアルゲート型電界効果トランジスタ | |
JPS61121469A (ja) | ダイオ−ド回路 | |
JPH09232334A (ja) | 化合物半導体装置 | |
JPH11251333A (ja) | 半導体装置 | |
JP3499394B2 (ja) | マイクロ波集積回路 | |
JPH04271136A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20081212 |
|
FPAY | Renewal fee payment |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091212 |
|
FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |