JPH0783074B2 - モ−ルドトランジスタ - Google Patents
モ−ルドトランジスタInfo
- Publication number
- JPH0783074B2 JPH0783074B2 JP60275632A JP27563285A JPH0783074B2 JP H0783074 B2 JPH0783074 B2 JP H0783074B2 JP 60275632 A JP60275632 A JP 60275632A JP 27563285 A JP27563285 A JP 27563285A JP H0783074 B2 JPH0783074 B2 JP H0783074B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrodes
- exterior body
- electrode
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモールドトランジスタに係り、特にトランジス
タ本体を構成するデバイスをモールドして封入するよう
にしたモールドトランジスタに関する。
タ本体を構成するデバイスをモールドして封入するよう
にしたモールドトランジスタに関する。
本発明は、デバイスと接続された電極の少なくとも一部
がモールドによって構成されている外装体の外表面のほ
ぼ同一表面となるように構成し、電極が外装体の外表面
に露出されるようにしたものであって、これによってト
ランジスタをより小型化するようにしたものである。
がモールドによって構成されている外装体の外表面のほ
ぼ同一表面となるように構成し、電極が外装体の外表面
に露出されるようにしたものであって、これによってト
ランジスタをより小型化するようにしたものである。
回路基板上にマウントされるようになっているチップ状
のトランジスタとして、従来よりモールドトランジスタ
が用いられている。モールドトランジスタはデバイスを
モールドによって封入するようにしたものであって、デ
バイスと接続された電極が外装体の外部に突出するよう
になっており、この電極を回路基板上の配線パターンと
接続して所定の回路を形成するようにしている。このよ
うな場合における電極は、モールドの外装体の外側部に
突出するようになるとともに、屈曲された形状を有して
おり、その先端部が回路基板上の銅箔と接触するように
なっている。
のトランジスタとして、従来よりモールドトランジスタ
が用いられている。モールドトランジスタはデバイスを
モールドによって封入するようにしたものであって、デ
バイスと接続された電極が外装体の外部に突出するよう
になっており、この電極を回路基板上の配線パターンと
接続して所定の回路を形成するようにしている。このよ
うな場合における電極は、モールドの外装体の外側部に
突出するようになるとともに、屈曲された形状を有して
おり、その先端部が回路基板上の銅箔と接触するように
なっている。
従来のこのようなモールドトランジスタによれば、その
大きさを余り小さくすることができず、小型化が阻害さ
れている。また電極が屈曲した形状になっているため
に、あらかじめ曲げ加工をしてデバイスと接続しなけれ
ばならず、これによってコストが上昇する欠点がある。
さらにこのような従来のモールドトランジスタは、電極
の面積が小さいために、自装機によるマウントを行なう
場合における許容誤差が小さくなるという問題がある。
さらに従来のモールドトランジスタは、放熱性が悪く、
温度が上昇し易い欠点があった。
大きさを余り小さくすることができず、小型化が阻害さ
れている。また電極が屈曲した形状になっているため
に、あらかじめ曲げ加工をしてデバイスと接続しなけれ
ばならず、これによってコストが上昇する欠点がある。
さらにこのような従来のモールドトランジスタは、電極
の面積が小さいために、自装機によるマウントを行なう
場合における許容誤差が小さくなるという問題がある。
さらに従来のモールドトランジスタは、放熱性が悪く、
温度が上昇し易い欠点があった。
本発明はこのような問題点に鑑みてなされたものであっ
て、より小型化することが可能で、必ずしも電極をあら
かじめ曲げ加工する必要がなく、さらには自装機による
マウントの許容誤差が比較的大きくなり、さらには放熱
し易い構造を有するモールドトランジスタを提供するこ
とを目的とするものである。
て、より小型化することが可能で、必ずしも電極をあら
かじめ曲げ加工する必要がなく、さらには自装機による
マウントの許容誤差が比較的大きくなり、さらには放熱
し易い構造を有するモールドトランジスタを提供するこ
とを目的とするものである。
本発明は、モールドから成り、少なくともその底面が平
坦面になっている外装体と、 前記外装体の底面に露出されかつ底面とほぼ同一平面と
なるように前記外装体の底面に沿って配され、幅広のマ
ウント部を有するとともに、先端部が前記外装体の一側
端側に向って延びる中央の電極と、 前記外装体の底面に露出されたかつ底面とほぼ同一平面
となるように前記外装体の底面に沿って前記中央の電極
の両側に配され、先端部が前記外装体の他側端側に向っ
て延び、かつ前記中央の電極とは反対側であって横方向
に突出する突部を有する両側の一対の電極と、 前記外装体の埋設された状態で前記３つの電極の内の中
央の電極の前記幅広のマウント部上に直接接触した状態
でマウントされており、トランジスタ本体を構成するデ
バイスと、 前記外装体内に埋設された状態で前記デバイスと前記３
つの電極の内の両側の電極とを接続するボンディング用
ワイヤと、 をそれぞれ具備するモールドトランジスタに関するもの
である。
坦面になっている外装体と、 前記外装体の底面に露出されかつ底面とほぼ同一平面と
なるように前記外装体の底面に沿って配され、幅広のマ
ウント部を有するとともに、先端部が前記外装体の一側
端側に向って延びる中央の電極と、 前記外装体の底面に露出されたかつ底面とほぼ同一平面
となるように前記外装体の底面に沿って前記中央の電極
の両側に配され、先端部が前記外装体の他側端側に向っ
て延び、かつ前記中央の電極とは反対側であって横方向
に突出する突部を有する両側の一対の電極と、 前記外装体の埋設された状態で前記３つの電極の内の中
央の電極の前記幅広のマウント部上に直接接触した状態
でマウントされており、トランジスタ本体を構成するデ
バイスと、 前記外装体内に埋設された状態で前記デバイスと前記３
つの電極の内の両側の電極とを接続するボンディング用
ワイヤと、 をそれぞれ具備するモールドトランジスタに関するもの
である。
中央の電極の幅広のマウント部にトランジスタ本体を構
成するデバイスを直接接触した状態でマウントするとと
もに、このデバイスと両側の電極とをボンディング用ワ
イヤによって接続し、しかも３つの電極が外装体の平坦
な底面に露出するように外装体によってモールドするこ
とによってモールドトランジスタが得られる。このよう
なモールドトランジスタはそのまま回路基板上にマウン
トされ、３つの電極がそれぞれ半田を介して回路基板上
の導電性パターンに接続され、これによって所定の回路
を形成することになる。
成するデバイスを直接接触した状態でマウントするとと
もに、このデバイスと両側の電極とをボンディング用ワ
イヤによって接続し、しかも３つの電極が外装体の平坦
な底面に露出するように外装体によってモールドするこ
とによってモールドトランジスタが得られる。このよう
なモールドトランジスタはそのまま回路基板上にマウン
トされ、３つの電極がそれぞれ半田を介して回路基板上
の導電性パターンに接続され、これによって所定の回路
を形成することになる。
以下本発明を図示の一実施例につき説明する。本実施例
に係るモールドトランジスタを作成する場合には、帯状
の電極材10を用いる。この電極材10は真鍮や黄銅等の導
電性材料を用いる。そしてこのような帯状の電極材10を
第３図に示すように打抜き、コレクタ電極11、ベース電
極12、およびエミッタ電極13をそれぞれ形成する。これ
らの電極11、12、13は電極材10の両側の連結部14から延
出されるように形成される。また両側の連結部14を適当
に連結するために、横方向の連結部材15を所定のピッチ
で設けるようにしている。また両側のベース電極12とエ
ミッタ電極13とにはそれぞれ側方に突出するように突部
16が形成されており、これによって後述する外装体との
間の接触面積を広くし、電極12、13の接合強度を高める
ようにしている。
に係るモールドトランジスタを作成する場合には、帯状
の電極材10を用いる。この電極材10は真鍮や黄銅等の導
電性材料を用いる。そしてこのような帯状の電極材10を
第３図に示すように打抜き、コレクタ電極11、ベース電
極12、およびエミッタ電極13をそれぞれ形成する。これ
らの電極11、12、13は電極材10の両側の連結部14から延
出されるように形成される。また両側の連結部14を適当
に連結するために、横方向の連結部材15を所定のピッチ
で設けるようにしている。また両側のベース電極12とエ
ミッタ電極13とにはそれぞれ側方に突出するように突部
16が形成されており、これによって後述する外装体との
間の接触面積を広くし、電極12、13の接合強度を高める
ようにしている。
このような電極材10のコレクタ電極11上には、第４図に
示すように、ペレットからなるベアチップ17がマウント
される。このベアチップ17がトランジスタ本体を構成す
ることになる。そしてこのベアチップ17のコレクタは直
接コレクタ電極11に接触するようになっており、これに
対してベアチップ17のベースおよびエミッタはボンデイ
ング用ワイヤ18を介してベース電極12およびエミッタ電
極13にそれぞれ接続されるようになっている。このよう
にしてワイヤボンデイングを行なったならば、つぎに第
５図において鎖線19で示すように、モールドによって外
装体19を成形し、コレクタ電極11上のベアチップ17を封
入する。この後に鎖線19に沿って電極11、12、13の延出
部をそれぞれカッティングするとともに、外装体19のバ
リ取りを行なう。これによってモールドトランジスタが
得られることになる。
示すように、ペレットからなるベアチップ17がマウント
される。このベアチップ17がトランジスタ本体を構成す
ることになる。そしてこのベアチップ17のコレクタは直
接コレクタ電極11に接触するようになっており、これに
対してベアチップ17のベースおよびエミッタはボンデイ
ング用ワイヤ18を介してベース電極12およびエミッタ電
極13にそれぞれ接続されるようになっている。このよう
にしてワイヤボンデイングを行なったならば、つぎに第
５図において鎖線19で示すように、モールドによって外
装体19を成形し、コレクタ電極11上のベアチップ17を封
入する。この後に鎖線19に沿って電極11、12、13の延出
部をそれぞれカッティングするとともに、外装体19のバ
リ取りを行なう。これによってモールドトランジスタが
得られることになる。
第１図および第２図はこのようにして得られたモールド
トランジスタを示すものであって、このトランジスタの
特徴は、外装体19の底面に露出するように３つの電極1
1、12、13がそれぞれ設けられていることである。すな
わち電極11、12、13はともにストレートな形状をなして
おり、しかもそれらの底面が外装体19の底面と同一平面
となるように外装体19の底面に露出されるようになって
いる。そしてこのようなトランジスタは、第６図に示す
ように、回路基板22上にマウントされるようになってい
る。すなわちトランジスタは電極11、12、13が露出する
底面が回路基板22と対向するように回路基板22上にマウ
ントするようになっており、電極11、12、13はそれぞれ
銅箔からなる導電性パターン23と半田24によって接続さ
れるようになっており、これによって所定の回路を形成
するようにしている。
トランジスタを示すものであって、このトランジスタの
特徴は、外装体19の底面に露出するように３つの電極1
1、12、13がそれぞれ設けられていることである。すな
わち電極11、12、13はともにストレートな形状をなして
おり、しかもそれらの底面が外装体19の底面と同一平面
となるように外装体19の底面に露出されるようになって
いる。そしてこのようなトランジスタは、第６図に示す
ように、回路基板22上にマウントされるようになってい
る。すなわちトランジスタは電極11、12、13が露出する
底面が回路基板22と対向するように回路基板22上にマウ
ントするようになっており、電極11、12、13はそれぞれ
銅箔からなる導電性パターン23と半田24によって接続さ
れるようになっており、これによって所定の回路を形成
するようにしている。
このような本実施例に係るモールドトランジスタによれ
ば、外装体19の両側に電極11、12、13がそれぞれ出張る
ことがなく、このためにトランジスタを小型化すること
が可能になる。さらにストレートな形状の電極11、12、
13を備えるようになっているために、あらかじめ電極1
1、12、13をそれぞれ曲げ加工する必要がなくなり、こ
のためにトランジスタのコストダウンを図ることが可能
になる。また外装体19の底面が平坦に構成されるととも
に、この平坦な底面に３つの電極11、12、13がそれぞれ
露出するようになっているために、自装機によるマウン
トが容易になるとともに、許容される精度を低くしても
確実に接続を行なうことが可能になる。さらにトランジ
スタの平坦な底面が回路基板22と接触する構造になるた
めに回路基板22を通して放熱が行なわれ、温度上昇が少
ないトランジスタを提供することが可能になる。またこ
のようなトランジスタは、その底面に電極11、12、13が
露出されるようになっているために、異方性導電膜でも
十分な接合抵抗をとることができるようになる。さらに
電極12、13の側部に突部16が形成されているために、外
装体を構成するモールド19との間の接合強度を高くする
ことが可能になり、ストレスに強いトランジスタとな
る。またこのようなトランジスタは、不良の場合に容易
に交換することが可能になる。
ば、外装体19の両側に電極11、12、13がそれぞれ出張る
ことがなく、このためにトランジスタを小型化すること
が可能になる。さらにストレートな形状の電極11、12、
13を備えるようになっているために、あらかじめ電極1
1、12、13をそれぞれ曲げ加工する必要がなくなり、こ
のためにトランジスタのコストダウンを図ることが可能
になる。また外装体19の底面が平坦に構成されるととも
に、この平坦な底面に３つの電極11、12、13がそれぞれ
露出するようになっているために、自装機によるマウン
トが容易になるとともに、許容される精度を低くしても
確実に接続を行なうことが可能になる。さらにトランジ
スタの平坦な底面が回路基板22と接触する構造になるた
めに回路基板22を通して放熱が行なわれ、温度上昇が少
ないトランジスタを提供することが可能になる。またこ
のようなトランジスタは、その底面に電極11、12、13が
露出されるようになっているために、異方性導電膜でも
十分な接合抵抗をとることができるようになる。さらに
電極12、13の側部に突部16が形成されているために、外
装体を構成するモールド19との間の接合強度を高くする
ことが可能になり、ストレスに強いトランジスタとな
る。またこのようなトランジスタは、不良の場合に容易
に交換することが可能になる。
以上本発明を図示の一実施例につき述べたが、本発明は
上記実施例によって限定されることなく、本発明の技術
的思想に基いて各種の変更が可能である。例えば上記実
施例に係るトランジスタにおいては、その電極11、12、
13の先端部は外装体19の外側面と同一の平面を構成する
ようになっているが、電極11、12、13の先端部について
は、第７図および第８図に示すように、外装体19の両側
の側面から突出するようにしてもよい。
上記実施例によって限定されることなく、本発明の技術
的思想に基いて各種の変更が可能である。例えば上記実
施例に係るトランジスタにおいては、その電極11、12、
13の先端部は外装体19の外側面と同一の平面を構成する
ようになっているが、電極11、12、13の先端部について
は、第７図および第８図に示すように、外装体19の両側
の側面から突出するようにしてもよい。
以上のように本発明は、モールドから成る外装体の平坦
な底面とほぼ同一平面となるように外装体の底面に沿っ
て配されかつ一側端側に向って延びる中央の電極の幅広
のマウント部にトランジスタ本体を構成するデバイスを
直接接触した状態でマウントし、しかも外装体の底面と
ほぼ同一平面となるように外装体の底面に沿って中央の
電極の両側に配されており、外装体の他側端側に向って
延びかつ中央の電極とは反対側であって横方向に突出す
る突部を有する両側の一対の電極と上記デバイスとをボ
ンディング用ワイヤによって接続し、上記３つの電極が
平坦な底面に露出した状態で外装体によってモールドす
るようにしたモールドトランジスタに関するものであ
る。
な底面とほぼ同一平面となるように外装体の底面に沿っ
て配されかつ一側端側に向って延びる中央の電極の幅広
のマウント部にトランジスタ本体を構成するデバイスを
直接接触した状態でマウントし、しかも外装体の底面と
ほぼ同一平面となるように外装体の底面に沿って中央の
電極の両側に配されており、外装体の他側端側に向って
延びかつ中央の電極とは反対側であって横方向に突出す
る突部を有する両側の一対の電極と上記デバイスとをボ
ンディング用ワイヤによって接続し、上記３つの電極が
平坦な底面に露出した状態で外装体によってモールドす
るようにしたモールドトランジスタに関するものであ
る。
このようなモールドトランジスタによれば、とくに中央
の電極の幅広のマウント部上にトランジスタ本体を構成
するデバイスを直接接触させてマウントするようにして
いるために、アイランド部が不要になるとともに、２本
のボンディング用ワイヤによって両側の電極との接続を
達成することが可能になり、ボンディング用ワイヤの数
を最小限にすることが可能になる。従ってより小型でか
つ低コストのトランジスタを提供することが可能にな
る。
の電極の幅広のマウント部上にトランジスタ本体を構成
するデバイスを直接接触させてマウントするようにして
いるために、アイランド部が不要になるとともに、２本
のボンディング用ワイヤによって両側の電極との接続を
達成することが可能になり、ボンディング用ワイヤの数
を最小限にすることが可能になる。従ってより小型でか
つ低コストのトランジスタを提供することが可能にな
る。
しかも中央の電極が外装体の一側端側に向って延びるの
に対して、両側の電極が外装体の他側端側に向って延び
るようになっているために、小型化しても３つの電極間
の距離をかせぐことが可能になる。従ってより小型なモ
ールドトランジスタが得られることになる。
に対して、両側の電極が外装体の他側端側に向って延び
るようになっているために、小型化しても３つの電極間
の距離をかせぐことが可能になる。従ってより小型なモ
ールドトランジスタが得られることになる。
また中央の電極にはデバイスをマウントするための幅広
のマウント部が設けられ、両側の電極には中央の電極と
は反対側であって横方向に突出する突部が設けられてお
り、これらの幅広のマウント部と突部とによってそれぞ
れの電極の外装体に対する接合強度が高くなる。
のマウント部が設けられ、両側の電極には中央の電極と
は反対側であって横方向に突出する突部が設けられてお
り、これらの幅広のマウント部と突部とによってそれぞ
れの電極の外装体に対する接合強度が高くなる。
このようなモールドトランジスタは外形がシンプルな形
状になるために、自装機によるマウントが容易になると
ともに、とくに面実装に適したトランジスタを提供する
ことが可能になる。
状になるために、自装機によるマウントが容易になると
ともに、とくに面実装に適したトランジスタを提供する
ことが可能になる。
回路基板上にマウントされると、平坦な底面に露出して
いる電極の部分が直接回路基板上に接触するために、３
つの電極を有する底面から回路基板を通して放熱が効率
的に行なわれることになり、温度上昇を防止することが
可能になる。
いる電極の部分が直接回路基板上に接触するために、３
つの電極を有する底面から回路基板を通して放熱が効率
的に行なわれることになり、温度上昇を防止することが
可能になる。
第１図は本発明の一実施例に係るモールドトランジスタ
を示す外観斜視図、第２図は同底面図、第３図は打抜か
れた電極材の平面図、第４図はボンディングが行なわれ
た電極材の平面図、第５図はモールドの状態を示す電極
材の平面図、第６図はこのトランジスタを実装した回路
基板の断面図、第７図は変形例に係るモールドトランジ
スタの外観斜視図、第８図は同底面図である。 なお図面に用いた符号において、 11……コレクタ電極 12……ベース電極 13……エミッタ電極 16……突部 17……ベアチップ（ペレット） 18……ボンデング用ワイヤ 19……外装体（モールド） である。
を示す外観斜視図、第２図は同底面図、第３図は打抜か
れた電極材の平面図、第４図はボンディングが行なわれ
た電極材の平面図、第５図はモールドの状態を示す電極
材の平面図、第６図はこのトランジスタを実装した回路
基板の断面図、第７図は変形例に係るモールドトランジ
スタの外観斜視図、第８図は同底面図である。 なお図面に用いた符号において、 11……コレクタ電極 12……ベース電極 13……エミッタ電極 16……突部 17……ベアチップ（ペレット） 18……ボンデング用ワイヤ 19……外装体（モールド） である。
Claims (1)
- 【請求項１】モールドから成り、少なくともその底面が
平坦面になっている外装体と、 前記外装体の底面に露出されかつ底面とほぼ同一平面と
なるように前記外装体の底面に沿って配され、幅広のマ
ウント部を有するとともに、先端部が前記外装体の一側
端側に向って延びる中央の電極と、 前記外装体の底面に露出されかつ底面とほぼ同一平面と
なるように前記外装体の底面に沿って前記中央の電極の
両側に配され、先端部が前記外装体の他側端側に向って
延び、かつ前記中央の電極とは反対側であって横方向に
突出する突部を有する両側の一対の電極と、 前記外装体に埋設された状態で前記３つの電極の内の中
央の電極の前記幅広のマウント部上に直接接触した状態
でマウントされており、トランジスタ本体を構成するデ
バイスと、 前記外装体内に埋設された状態で前記デバイスと前記３
つの電極の内の両側の電極とを接続するボンディング用
ワイヤと、 をそれぞれ具備するモールドトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275632A JPH0783074B2 (ja) | 1985-12-06 | 1985-12-06 | モ−ルドトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275632A JPH0783074B2 (ja) | 1985-12-06 | 1985-12-06 | モ−ルドトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62134945A JPS62134945A (ja) | 1987-06-18 |
| JPH0783074B2 true JPH0783074B2 (ja) | 1995-09-06 |
Family
ID=17558162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60275632A Expired - Lifetime JPH0783074B2 (ja) | 1985-12-06 | 1985-12-06 | モ−ルドトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783074B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770656B2 (ja) * | 1989-08-08 | 1995-07-31 | 三菱電機株式会社 | 高出力トランジスタ |
| JP3220264B2 (ja) * | 1992-12-01 | 2001-10-22 | 株式会社東芝 | 半導体装置 |
| JPH0786460A (ja) * | 1993-09-17 | 1995-03-31 | Toshiba Corp | 半導体装置 |
| EP0895287A3 (en) * | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and lead frame for the same |
| JP3862410B2 (ja) | 1998-05-12 | 2006-12-27 | 三菱電機株式会社 | 半導体装置の製造方法及びその構造 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59121862A (ja) * | 1982-12-28 | 1984-07-14 | Fujitsu Ltd | 樹脂封止形半導体装置 |
| JPS6033452U (ja) * | 1983-08-10 | 1985-03-07 | 日本電気株式会社 | 樹脂封止型半導体装置 |
-
1985
- 1985-12-06 JP JP60275632A patent/JPH0783074B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62134945A (ja) | 1987-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4677526A (en) | Plastic pin grid array chip carrier | |
| US5706177A (en) | Multi-terminal surface-mounted electronic device | |
| US5976914A (en) | Method of making plastic package for a surface mounted integrated circuit | |
| JP3272587B2 (ja) | 電気部品パッケージ | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| US6255135B1 (en) | Quad flat pack integrated circuit package | |
| US5137479A (en) | Lead structure for packaging semiconductor chip | |
| JPH0783074B2 (ja) | モ−ルドトランジスタ | |
| JP2000031545A (ja) | 半導体発光素子及びその製造方法 | |
| JP3864263B2 (ja) | 発光半導体装置 | |
| KR930004255B1 (ko) | 수지밀봉형 반도체장치 | |
| JP3630713B2 (ja) | 表面実装用パッケージ及びパッケージ実装装置 | |
| US5677571A (en) | Semiconductor package having reinforced lead pins | |
| JPH09214093A (ja) | 実装回路装置およびその製造方法 | |
| JP2501950B2 (ja) | 半導体装置 | |
| JP3179414B2 (ja) | 半導体装置及びその製造方法 | |
| US4472153A (en) | Subminiature array fabricating process | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| KR100391124B1 (ko) | 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 | |
| JP4122560B2 (ja) | 半導体装置及び半導体装置の実装構造 | |
| JPS6217382B2 (ja) | ||
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2840293B2 (ja) | Ｔａｂ用テープ及びこれを用いた半導体装置 | |
| JP3036597B1 (ja) | 半導体装置用リードフレーム | |
| JP3396948B2 (ja) | 樹脂モールド型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |